JP2950467B2 - データ処理システム及び関連する方法 - Google Patents

データ処理システム及び関連する方法

Info

Publication number
JP2950467B2
JP2950467B2 JP7251583A JP25158395A JP2950467B2 JP 2950467 B2 JP2950467 B2 JP 2950467B2 JP 7251583 A JP7251583 A JP 7251583A JP 25158395 A JP25158395 A JP 25158395A JP 2950467 B2 JP2950467 B2 JP 2950467B2
Authority
JP
Japan
Prior art keywords
frame
queue
input
unit
output control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP7251583A
Other languages
English (en)
Other versions
JPH08115271A (ja
Inventor
ポール・ペイクソト・カレイロ
アレナ・チャン
ダク・ティク・ドーン
ロバート・アール・フィッシュ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH08115271A publication Critical patent/JPH08115271A/ja
Application granted granted Critical
Publication of JP2950467B2 publication Critical patent/JP2950467B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4004Coupling between buses
    • G06F13/4022Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Computer And Data Communications (AREA)
  • Retry When Errors Occur (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、データ処理システ
ムにおいて処理ユニットと周辺装置との間の通信を制御
するための方法及び装置に関し、特に、通信チャネルの
ビジー(使用中)状態又は競合状態が検知された場合に
おいても当該チャネルを介して処理ユニットと周辺装置
との間を効率的に接続することに関する。
【0002】
【従来の技術】従来のデータ処理システムは、システム
中のいずれかのエレメントにビジー状態が検知されたた
めに周辺装置と処理ユニットとの間の最初の接続要求が
拒否された場合、その後、通信リンクを介してI/Oコ
ントローラ及びチャネルを用いてこれらの間の再接続要
求を与えるための装置及び方法を備えている。このよう
なシステムでは、一般的にソフトウェアにて実現される
プロセスが、接続要求フレーム・メッセージを部分的に
作成し、処理ユニットに配置されたチャネルへの1又は
複数のパスに沿ってフレームを送るために装置を指示す
る。無事に再接続されたトラック及び再接続されなかっ
たトラックを保持する様々なインタフェースを監視する
ことは、退屈で時間を浪費することである。このような
監視を行うと、チャネルと制御装置との間に接続された
通信リンクやスイッチがビジーであるときに、不必要に
コントローラ・サブシステムにおける貴重な処理資源を
浪費し、またコントローラによるチャネルへの再接続の
試みを妨げることになる。
【0003】ビジー状態のとき、一般的にサブシステム
は、コントローラの処理ユニットへの接続要請に対応す
るべく、同じチャネルに対してもう一度再接続要求フレ
ームを再試行したり、異なるチャネルに対してもう一度
再接続要求を再試行したりする再接続の試行を延期しな
ければならない。いくつかの従来のシステムでは、チャ
ネル・サービス要求が存在しかつコントローラ資源が利
用可能であるときは常に自動的に開始される自動フレー
ム伝送プロセスが備えられている。さらに、いくつかの
従来のシステムでは、システムの性能調整を可能とする
ために再試行の回数を変更できる。再試行プロセスは、
再試行可能なビジー状態と再試行不可能なビジー状態と
を区別できなければならない。
【0004】いずれにせよ、従来技術は、チャネルとコ
ントローラとの間の再試行機構を含む通信システムに対
して、オペレーションを妨げることなくそのプロセスへ
別のアドレスを追加し、また再接続の試みが不成功であ
ったことを識別する機能を設けることは示唆しておら
ず、また提示してもいない。
【0005】
【発明が解決しようとする課題】本発明の目的は、接続
の試行に用いられるチャネル・アドレスの数を可変とす
ることができ、さらに通信プロセスを妨げることなく別
のチャネル・アドレスを追加し、そしてその接続の試行
が不成功であったことを通知する方法及び装置により、
周辺装置コントローラと中央処理複合体のチャネルとの
間を接続することである。
【0006】本発明の更なる目的は、状態マシンの制御
下において再接続要求のキューを含む装置及び方法を備
える自動フレーム伝送機能により、周辺装置コントロー
ラと中央処理複合体チャネルとの間を伝送インタフェー
スを介して接続することである。上記の状態マシンは、
キューを読取り、フレームをロードして送信装置から目
標装置へ(例えば、コントローラからチャネルへ)送
り、再試行タイマを管理し、そしてシステム・パラメー
タ及び送り先装置(例えば、チャネルや別の周辺装置コ
ントローラ)から受信された応答に応じて自動フレーム
伝送処理を再試行したり終了したりする。
【0007】
【課題を解決するための手段】本発明を実施するデータ
処理システムは、1又は複数のプロセッサ・ユニットか
らなる中央処理複合体と、1又は複数の入出力チャネル
をもつ各プロセッサ・ユニットと、各入出力チャネルへ
接続される伝送媒体と、1又は複数の直接アクセス記憶
装置(DASD)等を制御するための1又は複数の周辺
装置コントローラとを有する。複数の入出力チャネルを
有するシステムでは、それらの入出力チャネルとコント
ローラとの間に接続されるスイッチング機構を備えてお
り、この機構により、多数のコントローラの中の1つと
多数のチャネルの中の1つとの間を接続することができ
る。各コントローラは、自動フレーム伝送機能を備える
ことになり、この機能は、コントローラとチャネルとの
間の情報フレームの伝送を制御するための装置及び方法
を含む。接続要求のキューが作成され、状態マシンがこ
のキューを制御する。例えば、状態マシンは、キューを
読み取り、コントローラからチャネルへフレームをロー
ドして伝送し、再試行タイマを管理し、そしてシステム
・パラメータとチャネルから受信された応答又はコント
ローラ間通信においては別のコントローラから受信され
た応答とに応じて自動フレーム伝送処理を自動的に再実
行したり終了したりする。
【0008】本発明の特徴と利点は、自動フレーム伝送
プロセスが、固定された数のチャネル・アドレスのみで
同時に動作する装置により制限されないことである。
【0009】本発明の更なる特徴と利点は、オペレーシ
ョンを妨げることなく自動フレーム伝送プロセスに、別
のチャネル・アドレスを導入することができることであ
る。
【0010】本発明の更なる特徴と利点は、再接続の試
行における自動フレーム伝送が不成功であったとき、シ
ステムに通知することである。
【0011】本発明の更なる特徴と利点は、2つのコン
トローラ間でのピア・ツー・ピア接続が、システムの変
更なしにサポートされることである。
【0012】以上は、本発明の特徴と技術的利点を比較
的大まかに概要として示したものであり、以降の詳細な
説明の理解を補助するためである。本発明の詳細な特徴
と利点は、本発明のクレームの要旨を形成する以降の説
明により明らかとされよう。
【0013】
【発明の実施の形態】図1は、本発明の好適例を示す図
である。図1は、データ処理システムのブロック図であ
り、1又は複数のプロセッサを含む中央処理複合体12
を有し、各々のプロセッサが1又は複数の入出力チャネ
ル16a、16bを備えている。各チャネル16a、1
6bは、それぞれ伝送媒体20、22へ接続される。伝
送媒体は、ファイバー・オプティク伝送媒体等でよい。
入出力チャネル16a、16bは、Enterprise System
Connectionアーキテクチャ(ESCON)を用いて非常
に効率的に操作することができる。これは、Internatio
nal Business MachinesCorporationにより開発された高
速のチャネル−コントローラ間のアーキテクチャであ
る。ESCONは、International Business Machines
Corporationの米国登録商標である。ESCONアーキ
テクチャは、米国特許第5101477号に開示されて
おり、そのシリアル・チャネル−コントローラ間アーキ
テクチャの記述をここに参照する。
【0014】マルチプル・チャネル及びマルチプル・コ
ントローラのデータ処理システムにおいては、図1に示
されるスイッチ18等のスイッチを含むことが有用であ
る。スイッチは、異なるプロセッサの多数の異なるチャ
ネルを多数の異なるコントローラへ接続することがで
き、それによって、システムの多数のプロセッサ・チャ
ネルのいずれかから多数の異なるデータ記憶装置の任意
の1つにデータを記憶しかつそれを検索することができ
る。スイッチ18は、市販の製品であるIBM 3814通信ス
イッチング・ユニットにより実現できる。スイッチ18
は、例えば伝送媒体28及び30によりそれぞれコント
ローラ24及び26へ接続される。伝送媒体28及び3
0は、好適にはファイバー・オプティク通信媒体により
実現できる。
【0015】コントローラ24及び26は、それぞれ、
市販の製品であるIBM 3990 Model 6により実現できる。
各コントローラ24及び26は、多数の直接アクセス記
憶装置32又は他の周辺装置を制御し、これらに接続さ
れている。
【0016】ESCONアーキテクチャ及びフレーム構
造についての更なる詳細は、米国特許第5025458
号に記載がある。この特許を、ここに参照する。
【0017】図2を参照して、本発明による自動フレー
ム伝送方法を実現する装置及び方法をさらに詳細に説明
する。
【0018】コントローラ24、26(図1参照)は、
各々、制御記憶メモリ202(図2参照)を備えてお
り、制御記憶メモリ202は、自動フレーム伝送再接続
要求キューである伝送ポート・テーブル(TPT)20
4と、自動フレーム伝送機能により伝送される画像フレ
ームを含むフレーム・テンプレート(FT)206内の
制御ブロックのための記憶部とを有する。伝送ポート・
テーブル204は、多数のエントリ(TPTE)20
8、210、212、214、216等を有し、各エン
トリは、1つのチャネル・パスへの1つの再接続要求を
表す。エントリ208等のTPT204内の各エントリ
は、フレーム・テンプレート206内の制御ブロック2
18、220、222、224、226のうちの1つへ
のポインタを含む。例えば、TPTE208は制御ブロ
ック218へのポインタを含み、TPTE210は制御
ブロック220へのポインタを含み、TPTE212は
制御ブロック222へのポインタを含み、TPTE21
4は制御ブロック224へのポインタを含み、TPTE
216は制御ブロック226へのポインタを含む。
【0019】自動フレーム伝送機能は、状態マシン(A
FT)230により制御される。状態マシン230は、
図3により詳細に示される。状態マシン230は、再接
続要求キュー204の読取り、再接続要求プロセスの開
始、制御ブロック206から現フレーム伝送レジスタ2
32へのそして伝送媒体28若しくは30上の通信チャ
ネルへのフレームのロード及び伝送を制御する。状態マ
シン230はタイマ234を制御し、それによりタイマ
234は接続要求の再試行のタイミングを制御する。自
動フレーム伝送プロセスは、AFTキュー・ビルダ/管
理機構240により管理され、これは、状態マシン23
0を制御し、伝送ポート・テーブル204及び制御記憶
メモリ202の開始アドレスを記憶する伝送ポート・テ
ーブル原点レジスタ236を制御する。これによりソフ
トウェアが、伝送ポート・テーブル・エントリ208、
210、212、214、216へロードする場所を見
出すことができる。現伝送ポート・テーブル・エントリ
・レジスタ238は、伝送ポート・テーブル・エントリ
208、210、212、214、216の1つからロ
ードされる現伝送ポート・テーブル・エントリを記憶す
る。これらの制御記憶メモリ202内のこれらのエント
リは、全て状態マシン230の制御下にある。
【0020】自動フレーム伝送キュー・ビルダ/管理機
構240は、再試行カウントの完遂や認識されないイベ
ント等のライン242上のイベントにより起動される。
【0021】コントローラ・システムの他の構成要素
は、自動フレーム伝送機能と他の機能とで共有される。
例えば、フレーム・デコーディング応答、状態ブロック
形成割り込み等がある。
【0022】次に、図3乃至図6を参照して、状態マシ
ン230についてより詳細に説明する。
【0023】本発明の好適例におけるオペレーション 本発明の好適例のオペレーションについて、図3乃至図
6の流れ図並びに以下の表1及び表2を参照して説明す
る。
【0024】表1は、伝送ポート・テーブル204内の
伝送ポート・テーブル・エントリの定義を示している。
各エントリは、32バイト長であってかつ32バイト境
界アドレス上に配列されると有用である。
【0025】
【表1】
【0026】フレーム・テンプレート206は、例えば
要求再接続フレームやコマンド・フレーム等のアイドル
状態中に送られるフレームについてAFTキュー・ビル
ダ/管理機構240により作成される。フレーム・テン
プレートは、8バイト境界上に配列されなければならな
い。常に、1又は複数のフレーム・テンプレートが現伝
送ポート・レジスタ232を介して伝送ポートへ送られ
ようとしている可能性がある。以下の表2は、伝送フレ
ーム・テンプレートのフォーマットを示す。フレーム・
テンプレートの最初の4バイトは、フレーム長を判断す
るために処理される。フレーム長は、このフレームを作
成するためにさらにどれだけのバイトが必要であるかを
指定する。フレーム・テンプレート・ワード・カウント
は、制御記憶メモリ202から転送される必要なワード
数を指定する。その後、残りのバイトが制御記憶メモリ
202から転送される。具体的に云えば、フレーム・テ
ンプレート・エントリ218、220、222、22
4、及び226からそれぞれ現フレーム・テンプレート
・レジスタ232を介して伝送ポートへと、そして通信
リンク28、30へと転送される。
【0027】
【表2】
【0028】AFTポート準備コマンドを出す前に、次
に示すものが作成されるかまたは初期化されなければな
らない。 ・1又は複数の有効なエントリをもつ伝送ポート・テー
ブル ・例えば、218、220、222、224、226と
して制御ブロックに記憶された1又は複数の伝送フレー
ム・テンプレート ・伝送ポート・テーブル原点レジスタ236 ・タイマ234の初期化
【0029】自動フレーム伝送の初期化は、状態マシン
を、AFTポート準備コマンドに先立つアイドル状態に
セットすることにより実現される。
【0030】状態マシン230のアイドル状態時にAF
Tポート準備コマンドが出されると、AFTプロセスが
開始される。AFTポート準備コマンドによって、シス
テムが、伝送ポート・テーブル原点レジスタ236から
のオフセットとして順に指定された論理ポート番号を使
用して、AFTキュー204から1又は複数の伝送ポー
ト・テーブル・エントリ208、210、212、21
4、又は216をフェッチする。AFT状態マシン23
0は、どの時点においても、制御記憶メモリから1つの
伝送ポート・テーブル・エントリ218等をロードする
のみである。しかしながら、所与のセッションについ
て、伝送ポート・テーブル・エントリの連鎖に従って、
AFTハードウェアは、ソフトウェアへ制御が戻される
前にいくつかのエントリを処理する。一旦AFTプロセ
スが開始されると、ハードウェアがアイドル状態に留ま
る限り継続することになる。ハードウェアをアイドル状
態から解除するイベントであれば、自動フレーム伝送プ
ロセスをも終了させる。一旦AFTプロセスが開始され
ると、その後に続いて出されるAFTポート準備コマン
ドは、いずれも非オペレーションとして扱われる。もし
ハードウェアがアイドル状態でないときAFTポート準
備コマンドがソフトウェアにより出されたならば、その
命令もまた非オペレーションとして扱われる。AFTキ
ューは、マルチプル伝送ポートをもついずれのコントロ
ーラにおいても各伝送ポートについて作成されることに
なる。
【0031】一旦AFTプロセスが開始されると、更な
るポート・テーブル・エントリをキューに追加すること
ができる。しかしながら、AFTが進行している限り、
エントリをキューから取り除くことはできない。状態マ
シンがもはやアイドル状態ではなくなったとき、キュー
からエントリを取り除くことができる。状態マシン23
0がアイドル状態にセットされ、AFTポート準備コマ
ンドが出されたとき、次のステップが実行される。 (1)AFTポート準備コマンドにより指示された送信
器ポート・テーブル・エントリがフェッチされる。 (2)アイドル状態にセットされた後に出された最初の
AFTポート準備コマンドが、自動フレーム伝送処理を
イネーブルとする。自動フレーム伝送処理は、状態マシ
ン230をアイドル状態から待ち状態へと移行させるイ
ベントが発生するまでイネーブルのままとなる。 (3)送信器ポート・テーブル・エントリの試行回数が
「0」であれば、送信器ポートは、内部イベント・レジ
スタ(図示せず)のフレーム伝送カウントをゼロ・ビッ
トにセットする。内部イベント・レジスタのロードによ
って、システムが割り込みを発生する。この割り込み
は、この割り込み条件を生じたテーブル・ポート・エン
トリへのポインタを含む。このエントリについては、フ
レームは伝送されない。状態マシンは待ち状態へと移行
し、自動フレーム伝送プロセスは終了する。
【0032】送信器ポート・テーブル・エントリの試行
回数が「0」でなければ、システムは次のステップを実
行する。 (1)送信器ポート・テーブル・エントリのフラグ・イ
ネーブル・カウンタがセットされていれば、送信器ポー
ト・テーブル・エントリの試行回数を1だけ減数する。
送信器ポート・テーブル・エントリのイネーブル・カウ
ンタがリセットされていれば、送信器ポート・テーブル
・エントリの試行回数を減数しない。218等のフレー
ム・テンプレートに含まれるフレームは、送信器ポート
・テーブル204内のエントリ208から送信器ポート
・テーブル・エントリのフレーム・テンプレート・ポイ
ンタにより指示され、そしてフェッチされて伝送され
る。フレームの内容は、ハードウェアによっては有効化
されない。フレームが伝送されると、Pending_Automati
c_Frame_Transmission(自動フレーム伝送進行中ビット)
がセットされ、50マイクロ秒タイマが再スタートす
る。自動フレーム伝送進行中ビットの状態は、検出され
るチャネル・イベント及びエラーと共に検出されるチャ
ネル・イベントの割り込み状態を用いて発生される次の
割り込み状態ブロック(ISB)のいずれにも含まれる
ことになる。もしハードウェアがアイドル状態を離れた
ときにこのビットがセットされていれば、自動フレーム
伝送プロセスを再開する前にこのビットをリセットしな
ければならない。
【0033】自動フレーム伝送プロセスが開始されかつ
自動フレーム伝送進行中ビットがセットされている場
合、さらに、TPTEフラグのFrame_Type(フレーム・
タイプ)が「拒否された接続を破棄」である場合、Conn
ection Refused(接続拒否)、Link Busy(リンク・ビ
ジー)、Destination Port Busy(送り先ポート・ビジ
ー)、又はSource Port Busy(送り元ポート・ビジー)
の(非接続の)フレームが受信されたならば、ハードウ
ェアは、自動フレーム伝送進行中ビットをリセットし、
受信されたフレームを破棄する。受信された他のいずれ
のフレームも記憶され、検出されたチャネル・イベント
の割り込み状態によりISBが発生される。
【0034】受信されたフレームがConnection Refused
フレーム又はLink Busyフレームであるならば、ハード
ウェアは、50マイクロ秒タイマが切れるまで待ってか
ら次のTPTEをフェッチしてチャネルに対する別の再
接続要求を送る。
【0035】受信されたフレームがDestination Port B
usyフレーム又はSource Port Busyフレーム(非接続フ
レーム)であるならば、ハードウェアは、50マイクロ
秒タイマが切れるのを待たずに次の再接続要求をフェッ
チして送る。
【0036】自動フレーム伝送プロセスが開始され、自
動フレーム伝送進行中ビットがセットされ、かつTPT
EフラグのFrame_Typeが「拒否された接続を記憶」であ
る場合、Link Busy、Destination Port Busy、又はSour
ce Port Busyの(非接続の)フレームを受信したなら
ば、ハードウェアは自動フレーム伝送進行中ビットをリ
セットし、受信されたフレームを破棄する。
【0037】ハードウェアによりデコードされず又は処
理されない他のフレームが受信されたならば、検出され
たチャネル・イベントの割り込み状態によりISBが発
生される。もし受信されたフレームが、Link Busyフレ
ームであれば、ハードウェアは、50マイクロ秒タイマ
が切れるのを待って次のTPTEをフェッチする。もし
受信されたフレームがDestination Port BusyまたはSou
ce Port Busyの(非接続の)フレームであれば、ハード
ウェアは、50マイクロ秒タイマが切れるのを待たずに
次のTPTEをフェッチする。
【0038】ハードウェアは、アイドル状態に留まる限
り、キューを通して次TPTEフィールドにより決定さ
れるTPTEをフェッチするサイクルを繰り返す。次T
PTEフィールドは、1つのみのキューについては自己
を指示する。
【0039】ハードウェアをアイドル状態から待ち状態
へと移行させるいずれのイベントも、ソフトウェアに対
する割り込みとなり、自動フレーム伝送処理を終了させ
る。
【0040】ハードウェアがアイドル状態にある間は、
ソフトウェアはキューからTPTEを取り除くことはで
きない。もしソフトウェアが、ハードウェアのアイドル
状態中にTPTEを取り除きたいならば、ソフトウェア
は、割り込み制御レジスタ(図示せず)中の割り込みビ
ットに割り込みをセットし、ハードウェアがアイドル状
態を離れたことが示されるまで待たなければならない。
【0041】ハードウェアがアイドル状態にないとき、
ソフトウェアは、TPキューを変更することができる。
ソフトウェアは、いずれのハードウェアのアクティビテ
ィもこのキューの変更と競合しないことを保証しなけれ
ばならない。
【0042】キューに追加できるTPTEの数には制限
がない。ソフトウェアは、自動フレーム伝送プロセスが
開始される前でも開始された後でもTPTEを追加する
ことができる。
【0043】自動フレーム伝送プロセスが進行中でなけ
れば、ソフトウェアは、キュー内の最後のTPTEが最
初のTPTEを指示するよう確保しなければならない。
これは、次TPTEフィールドを最初のTPTEへセッ
トすることにより実現される。キューに1つのTPTE
しかない場合は、次TPTEフィールドは自己を指示す
ることになる。自動フレーム伝送が進行中にソフトウェ
アがキューにTPTEを追加する場合、ソフトウェアは
以下のことを実行しなければならない。 (1)先ず、新しいTPTEの次TPTEフィールド
が、キューの最初のTPTEを指示するようにセットす
る。 (2)次に、キューの最後のTPTEの次TPTEフィ
ールドが、新しいTPTEを指示するようにセットす
る。 (3)ソフトウェアは、任意に、AFTポート準備コマ
ンドを出してもよい。ハードウェアは、いかなる状況下
においてもこのフィールドに書き込んではならない。
【0044】図3乃至図6を参照して、本発明による好
適例のオペレーションを制御するAFT要求接続状態マ
シン230を説明する。状態マシン230は、5つの状
態をもつ。状態0はアイドル状態、状態1については図
4を参照して後述する。状態2は待ち状態、状態3につ
いては図5を参照して後述する。状態4については図6
を参照して後述する。加えて、ステップ304の状態0
(アイドル状態)と通信するステップ302の待ち状態
がある。
【0045】前述のように、状態マシン230を待ち状
態302とするいずれのイベントも、自動フレーム伝送
プロセスをディスエーブルとする。待ち状態302とア
イドル状態304との間の通信は、ソフトウェアの制御
下にあり、「Go To Idle(アイドル状態へ移行せよ)」
又は「Go To Wait(待ち状態へ移行せよ)」等のコマン
ドを用いる。
【0046】ステップ304のアイドル状態である状態
0から、ソフトウェアがAFTポート準備コマンドを送
ると、状態マシン230はステップ306の状態1へ移
行する。状態1は、TPTEをフェッチし、FT206
をフェッチする。状態マシンを待ち状態に戻すイベント
が発生した場合は常に、AFTプロセスが中断される。
【0047】再接続の再試行を含む所与の状況において
ハードウェアは、状態マシン230を状態0(ステップ
304)から状態1(ステップ306)へと移行させて
再びTPTE及びFT206をフェッチするべくコマン
ドを再試行させる。ソフトウェア駆動によるAFTポー
ト準備コマンドでは、再試行フレーム・タイプ・テスト
(ステップ308)並びにタイマ待ち状態2(ステップ
310)及び再試行タイマ切れテスト(ステップ31
2)を飛び越して、状態1から状態3(ステップ31
4)へ直接移行し、その間、フレーム・テンプレートの
内容が通信リンクへと伝送される。ハードウェア再試行
が実行されている場合、状態マシン230は、状態1
(ステップ306)から再試行フレーム・タイプ・テス
ト(ステップ308)へと進む。送り先ポートがビジー
又は送り元ポートがビジーのいずれかであるならば、前
述のように、状態マシンは状態3(ステップ314)へ
直接進む。接続拒否フレーム又はリンク・ビジー・フレ
ームが受信されたならば、ステップ310の状態2に
て、再試行タイマが時間切れとなるまでタイマがループ
する(ステップ312)。再試行タイマが時間切れとな
った後、状態マシン230は、再び状態3へ進み、ここ
でフレーム・テンプレートが通信リンクへと伝送され
る。
【0048】ステップ314の状態3において情報が通
信リンク上へ出された後、状態マシン230は、状態4
(ステップ316)から待ち状態(ステップ302)へ
進み、チャネルからの応答を待つ。
【0049】再試行状況下では、状態マシンは状態4
(ステップ316)からアイドル状態である状態0(ス
テップ304)へと戻る。再試行がなければ、状態マシ
ンは状態4から待ち状態へと移行し、自動フレーム伝送
プロセスはリセットされる。
【0050】図4は、状態1を詳細に示した図である。
ハードウェア再試行が必要な場合、状態マシン230は
アイドル状態(ステップ304)から状態1(ステップ
306)へと進むが、このときアクティビティが再試行
であるかAFTポート準備コマンドであるかによって2
つに分けられる。再試行であれば、現TPTEが、Next
_TPTE_Pointerと称するTPTE制御ブロック・フィー
ルドの内容と等しくなるようにセットされる。AFTポ
ート準備コマンドであれば、ステップ322において現
TPTEが、「TPTE+命令ポート番号」に等しくな
るようにセットされる。その後、状態マシン230は、
ステップ306の状態1へ進み、TPTEがフェッチさ
れる。次に、試行回数が検査される(ステップ32
4)。試行回数が「0」であれば、ISBが作成されて
フレーム伝送カウントが「0」にセットされ(ステップ
326)、そして状態マシンは待ち状態(ステップ30
2)へ戻る。
【0051】試行回数が「0」でなければ、試行回数が
1だけ減数され(ステップ328)、試行回数が制御記
憶メモリへ記憶される(ステップ330)。フレーム・
テンプレートの最初の8バイトがフェッチされ(ステッ
プ332)、そしてそれに続くバイトがフェッチされる
(ステップ334)。フレーム・テンプレートの全ての
バイトフェッチされた後、状態マシンは状態2(ステッ
プ310)へ戻る。
【0052】図5は、フレーム・テンプレートの内容を
通信リンクへ伝送する詳細を示した図である。
【0053】サブ状態マシンのアイドル状態0(ステッ
プ338)から、サブ状態マシンはステップ340へ進
み、フレーム・テンプレートのフレーム・デリミタをエ
ンコードし、通信リンクへ伝送する。ステップ342に
おいてフレーム長が「0」でなければ、ステップ344
においてフレーム長が1だけ減数され、フレーム・テン
プレートのフレーム・バイトnがエンコードされ、通信
リンクへ伝送される。る。このプロセスは、フレームの
全てのバイトが伝送されるまで、フレーム長が「0」で
あるかを検査するべくループする。この時点で、フレー
ムCRCがエンコードされて通信リンクへ伝送され、ま
たフレーム・テンプレートのフレーム・デリミタが通信
リンクへ伝送される(ステップ346)。その後、サブ
状態マシンは、ステップ348に進み、TPTEの自動
フレーム伝送進行中ビットを1にセットし、ステップ3
50において50マイクロ秒再試行タイマをスタートさ
せる。次に、ステップ352においてリンク応答タイマ
がスタート又は再スタートさせられる。その後、ステッ
プ316の状態4にてサブ状態マシンは、制御を状態マ
シン230へ渡す。
【0054】図6は、状態マシン230の状態4を示す
図である。状態4にあるとき、ステップ360にて状態
マシンは、チャネル16a、16bからの応答を待って
いる。次にステップ362において、フレームが存在す
るか否かを判断するために、受信器入力ポートが検査さ
れる。ステップ366において、デコードされたフレー
ム・タイプが、送り元ポート・ビジー・フレーム、リン
ク・ビジーフ・レーム、又は送り先ポート・ビジー・フ
レームである場合、状態マシンは、自動フレーム伝送進
行中ビットをリセットし、そのフレームを破棄し(ステ
ップ370)、そしてリンク応答タイマを停止させる
(ステップ372)。処理は、ステップ304の状態マ
シン230の状態0にて継続される。
【0055】デコードされたフレーム・タイプが、接続
拒否フレームである場合、それに引き続く処理を判断す
るために、TPTEフレーム・タイプ・ビットが検査さ
れる(ステップ374)。TPTEフレーム・タイプが
「接続拒否フレームを破棄」であれば、PAFTビット
がリセットされ、接続拒否フレームが破棄され(ステッ
プ370)、そしてリンク応答タイマが停止される(ス
テップ372)。再び、処理は、ステップ304の状態
マシン230の状態0にて継続される。
【0056】TPTEフレーム・タイプが「接続拒否フ
レームを記憶」であれば、ステップ368においてチャ
ネル・イベント割り込みを示すISBビットが作成さ
れ、そしてステップ302の状態マシン230の待ち状
態へ戻る。
【0057】他のいずれのフレーム・デコード条件の場
合も、ステップ366のフレーム・デコードからステッ
プ368のISB作成へと進む。
【0058】以上、本発明及びその利点を詳細に説明し
てきたが、請求の範囲により決定される本発明の要旨を
逸脱することなく様々な変更、置換、及び代替が可能で
あることは自明であろう。
【0059】本発明の構成に関して、以下の事項を開示
する。
【0060】(1)1又は複数の入出力チャネル・ユニ
ットを各々が備える1又は複数の処理ユニットと、各々
が1又は複数の周辺装置を制御する1又は複数の入出力
制御ユニットと、前記チャネル・ユニット及び前記入出
力制御ユニットの各々へ接続される情報伝送媒体とを有
し、前記制御ユニットの各々が、前記伝送媒体に接続さ
れたいずれの2つのユニット間についても情報フレーム
の伝送を制御するための自動フレーム伝送手段を有し、
該自動フレーム伝送手段が、不成功であった接続試行に
続いて同じ送り先ユニット又は異なる送り先ユニットへ
の接続要求を再試行するための手段を有するデータ処理
システム。 (2)前記情報伝送媒体が、前記チャネル・ユニットの
いずれか1つを前記制御ユニットのいずれか1つへ接続
するためのスイッチング手段を有する上記(1)に記載
のデータ処理システム。 (3)前記自動フレーム伝送手段が、前記接続要求に関
連するデータを記憶するための手段と、接続要求のキュ
ーを保持するための手段と、前記キュー内の情報に基づ
いて前記接続要求を管理するための手段とを有する上記
(1)に記載のデータ処理システム。 (4)前記自動フレーム伝送手段と、前記接続要求に関
連するデータ及びポインタを一時的に記憶するための1
又は複数のレジスタとを有する上記(3)に記載のデー
タ処理システム。 (5)前記管理するための手段が、前記接続要求の再試
行のタイミングを制御するためのタイマを有する上記
(4)に記載のデータ処理システム。 (6)前記キューを保持するための手段が、前記キュー
の長さを1個のエントリからn個のエントリまで変化さ
せるための手段を有する上記(3)に記載のデータ処理
システム。 (7)1又は複数の入出力チャネル・ユニットを各々が
備える1又は複数の処理ユニットと、各々が1又は複数
の周辺装置を制御する1又は複数の入出力制御ユニット
と、前記チャネル・ユニット及び前記入出力制御ユニッ
トの各々へ接続される情報伝送媒体とを有するデータ処
理システムにおいていずれか2つのユニット間で情報フ
レームの伝送を制御するための方法であって、接続要求
に関連するデータを記憶するステップと、接続要求のキ
ューを保持するステップと、前記キュー内の情報に基づ
いて前記接続要求を管理するステップと、不成功であっ
た接続試行に続いて同じ送り先ユニット又は異なる送り
先ユニットへの接続要求を再試行するステップとを含む
情報フレーム伝送の制御方法。 (8)前記キューを保持するステップが、前記キューの
長さを1個のエントリからn個のエントリまで変化させ
るステップを含む上記(7)に記載の方法。 (9)前記キューに、更なるエントリを追加するステッ
プを含む上記(7)に記載の方法。 (10)前記制御ユニットの1つと前記チャネル・ユニ
ットの1つとの間で伝送される各情報フレームについて
1つのフレーム・テンプレートが存在するように、1又
は複数のフレーム・テンプレートを作成するステップを
含む上記(7)に記載の方法。
【図面の簡単な説明】
【図1】本発明を実施するデータ処理システムのブロッ
ク図である。
【図2】本発明による自動フレーム伝送プロセスを制御
するサブシステムのブロック図である。
【図3】本発明による図2のプロセスを制御する状態マ
シンのブロック図の一部である。
【図4】本発明による図2のプロセスを制御する状態マ
シンのブロック図の一部である。
【図5】本発明による図2のプロセスを制御する状態マ
シンのブロック図の一部である。
【図6】本発明による図2のプロセスを制御する状態マ
シンのブロック図の一部である。
【符号の説明】
10 データ処理システム 12 中央処理複合体 14 プロセッサ・ユニット 16a、16b 入出力チャネル 20、22 伝送媒体 18 スイッチ 24、26 コントローラ 32 周辺装置
───────────────────────────────────────────────────── フロントページの続き (72)発明者 アレナ・チャン アメリカ合衆国95119、カリフォルニア 州、サンノゼ、プラーグ・ドライブ 231 (72)発明者 ダク・ティク・ドーン アメリカ合衆国94538、カリフォルニア 州、フレモント、カービー・コモン 672 (72)発明者 ロバート・アール・フィッシュ アメリカ合衆国95120、カリフォルニア 州、サンノゼ、ストルロー・コート 6121 (58)調査した分野(Int.Cl.6,DB名) G06F 13/00 301 G06F 13/00 351 G06F 11/14 310

Claims (7)

    (57)【特許請求の範囲】
  1. 【請求項1】1又は複数の入出力チャネル・ユニットを
    各々が備える1又は複数の処理ユニットと、 各々が1又は複数の周辺装置を制御する1又は複数の入
    出力制御ユニットと、 前記チャネル・ユニット及び前記入出力制御ユニットの
    各々へ接続される情報伝送媒体とを有し、 前記入出力制御ユニットの各々が、前記チャネル・ユニ
    ットの1つに情報を送るため前記入出力制御ユニットで
    発生した接続要求を制御するための自動フレーム伝送手
    段を有し、 前記自動フレーム伝送手段が、 前記接続要求に関連するデータを記憶するための手段
    と、 接続要求のキューを保持するための手段と、 初期化を必要とすることなく前記キューに追加の接続要
    求を追加するための手段と、 前記キュー内の情報に基づいて前記接続要求を管理する
    ための手段と、 不成功であった接続試行に続いて同じ送り先ユニット又
    は異なる送り先ユニットへの接続要求を再試行する手段
    と、 を有するデータ処理システム。
  2. 【請求項2】前記自動フレーム伝送手段と、前記接続要
    求に関連するデータ及びポインタを一時的に記憶するた
    めの1又は複数のレジスタとを有する請求項1に記載の
    データ処理システム。
  3. 【請求項3】前記管理するための手段が、前記接続要求
    の再試行のタイミングを制御するためのタイマを有する
    請求項2に記載のデータ処理システム。
  4. 【請求項4】前記キューを保持するための手段が、前記
    キューの長さを1個のエントリからn個のエントリまで
    変化させるための手段を有する請求項1に記載のデータ
    処理システム。
  5. 【請求項5】1又は複数の入出力チャネル・ユニットを
    各々が備える1又は複数の処理ユニットと、各々が1又
    は複数の周辺装置を制御する1又は複数の入出力制御ユ
    ニットと、前記入出力チャネル・ユニット及び前記入出
    力制御ユニットの各々へ接続される情報伝送媒体とを有
    するデータ処理システムにおいて任意の入出力チャネル
    ・ユニットおよび入出力制御ユニットの間で情報フレー
    ムの伝送を制御するための方法であって、 前記入出力制御ユニットの1つにおいて、前記データ処
    理システム内の他のユニットに情報を送るため前記入出
    力制御ユニットで発生した接続要求を識別するステップ
    と、 接続要求に関連するデータを記憶するステップと、 接続要求のキューを保持するステップと、 初期化を必要とすることなく前記キューに追加の接続要
    求を追加するステップと、 前記キュー内の情報に基づいて前記接続要求を管理する
    ステップと、 不成功であった接続試行に続いて同じ送り先ユニット又
    は異なる送り先ユニットへの接続要求を再試行するステ
    ップとを含む情報フレーム伝送の制御方法。
  6. 【請求項6】前記キューを保持するステップが、前記キ
    ューの長さを1個のエントリからn個のエントリまで変
    化させるステップを含む請求項5に記載の方法。
  7. 【請求項7】前記入出力制御ユニットの1つと前記チャ
    ネル・ユニットの1つとの間で伝送される各情報フレー
    ムについて1つのフレーム・テンプレートが存在するよ
    うに、1又は複数のフレーム・テンプレートを作成する
    ステップを含む請求項5に記載の方法。
JP7251583A 1994-10-03 1995-09-28 データ処理システム及び関連する方法 Expired - Fee Related JP2950467B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US31699494A 1994-10-03 1994-10-03
US316994 2002-12-11

Publications (2)

Publication Number Publication Date
JPH08115271A JPH08115271A (ja) 1996-05-07
JP2950467B2 true JP2950467B2 (ja) 1999-09-20

Family

ID=23231648

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7251583A Expired - Fee Related JP2950467B2 (ja) 1994-10-03 1995-09-28 データ処理システム及び関連する方法

Country Status (4)

Country Link
US (1) US5878278A (ja)
JP (1) JP2950467B2 (ja)
KR (1) KR0161569B1 (ja)
CA (1) CA2154509A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6275874B1 (en) * 1998-12-23 2001-08-14 Nortel Networks Limited System for producing communication codes responsive to communication signals, translating communication codes into peripheral codes, and producing signals for communicating with peripheral responsive to peripheral codes
US7428224B2 (en) * 2000-12-27 2008-09-23 Sanyo Electric Co., Ltd. Radio base station system, and method and program for controlling transmission of synchronous burst
JP4432388B2 (ja) * 2003-08-12 2010-03-17 株式会社日立製作所 入出力制御装置
JP4711709B2 (ja) * 2005-03-18 2011-06-29 富士通株式会社 パーティション割り振り方法及びコンピュータシステム
US7466715B2 (en) * 2005-03-28 2008-12-16 International Business Machines Corporation Flexible control block format for frame description and management
KR101968879B1 (ko) 2018-12-28 2019-07-03 성풍솔레드 주식회사 Led 바닥형 보행신호 보조장치

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3564502A (en) * 1968-01-15 1971-02-16 Ibm Channel position signaling method and means
US4113991A (en) * 1977-05-03 1978-09-12 Xerox Corporation Automatic dialer having a selective retry capability
US4139739A (en) * 1977-07-05 1979-02-13 Tdx Systems, Inc. Telecommunications call back system
US4166929A (en) * 1978-02-17 1979-09-04 Bell Telephone Laboratories, Incorporated Interoffice callback arrangement
US4191997A (en) * 1978-04-10 1980-03-04 International Business Machines Corporation Circuits and methods for multiple control in data processing systems
US4495571A (en) * 1979-01-31 1985-01-22 Honeywell Information Systems Inc. Data processing system having synchronous bus wait/retry cycle
US4271468A (en) * 1979-11-06 1981-06-02 International Business Machines Corp. Multiprocessor mechanism for handling channel interrupts
US4396984A (en) * 1981-03-06 1983-08-02 International Business Machines Corporation Peripheral systems employing multipathing, path and access grouping
JPS58102359A (ja) * 1981-12-15 1983-06-17 Fujitsu Ltd 磁気テ−プ自動装着装置
US4435755A (en) * 1981-12-28 1984-03-06 International Business Machines Corporation Balanced channel finding method
JPS59212983A (ja) * 1983-05-18 1984-12-01 Tokyo Electric Co Ltd 紙片計数機の自動リトライ機構
JPH0680492B2 (ja) * 1984-09-29 1994-10-12 株式会社日立製作所 エラー回復方法
JPS61142574A (ja) * 1984-12-14 1986-06-30 Nec Corp 光デイスク処理装置
US5067071A (en) * 1985-02-27 1991-11-19 Encore Computer Corporation Multiprocessor computer system employing a plurality of tightly coupled processors with interrupt vector bus
US4967344A (en) * 1985-03-26 1990-10-30 Codex Corporation Interconnection network for multiple processors
JPS61271530A (ja) * 1985-05-27 1986-12-01 Hitachi Ltd 記憶サブシステム制御方式
JPS6326049A (ja) * 1986-07-17 1988-02-03 Nec Corp 通信制御装置
JP2543349B2 (ja) * 1986-08-29 1996-10-16 いすゞ自動車株式会社 電子制御自動変速機の変速制御装置
JPS6441046A (en) * 1987-08-06 1989-02-13 Nec Corp Fault processing system for address conversion buffer
US4797779A (en) * 1987-10-05 1989-01-10 Folger Adam Company Pulsed power supply
JPH01161428A (ja) * 1987-12-17 1989-06-26 Fujitsu Ltd 対話型ライタ制御方式
JPH01282709A (ja) * 1988-05-09 1989-11-14 Nec Corp 磁気テープ装置
US4912707A (en) * 1988-08-23 1990-03-27 International Business Machines Corporation Checkpoint retry mechanism
JPH0281532A (ja) * 1988-09-17 1990-03-22 Mitsubishi Electric Corp アンサーバック方式
JPH02260204A (ja) * 1989-03-31 1990-10-23 Nec Corp 磁気テープ装置
JPH0379860A (ja) * 1989-08-19 1991-04-04 Toyota Autom Loom Works Ltd 変速機のギア切換用アクチュエータの故障検出方法
US5025458A (en) * 1989-10-30 1991-06-18 International Business Machines Corporation Apparatus for decoding frames from a data link
US5101477A (en) * 1990-02-16 1992-03-31 International Business Machines Corp. System for high speed transfer of data frames between a channel and an input/output device with request and backup request count registers
JPH0476854A (ja) * 1990-07-18 1992-03-11 Fujitsu Ltd リトライ処理方式
JPH04235638A (ja) * 1991-01-10 1992-08-24 Fuji Electric Co Ltd プリフェッチ機能付マイクロプロセッサ
US5209804A (en) * 1991-04-30 1993-05-11 United Technologies Corporation Integrated, automted composite material manufacturing system for pre-cure processing of preimpregnated composite materials
US5644712A (en) * 1991-06-05 1997-07-01 International Business Machines Corporation Indirect addressing of channels via logical channel groups

Also Published As

Publication number Publication date
JPH08115271A (ja) 1996-05-07
KR0161569B1 (ko) 1999-01-15
CA2154509A1 (en) 1996-04-04
US5878278A (en) 1999-03-02
KR960015249A (ko) 1996-05-22

Similar Documents

Publication Publication Date Title
US6804703B1 (en) System and method for establishing persistent reserves to nonvolatile storage in a clustered computer environment
US8312189B2 (en) Processing of data to monitor input/output operations
US6157962A (en) Multipath I/O storage systems with multiipath I/O request mechanisms
US6728746B1 (en) Computer system comprising a plurality of machines connected to a shared memory, and control method for a computer system comprising a plurality of machines connected to a shared memory
JPH0648476B2 (ja) 直列延長装置及びデータ処理装置
JP2006072591A (ja) 仮想計算機制御方法
US20020078163A1 (en) Communicating between zones of a central processing complex
JP2950467B2 (ja) データ処理システム及び関連する方法
US7240043B2 (en) Method of controlling storage control apparatus, storage control apparatus, and computer readable program for controlling the same
KR100346873B1 (ko) Scsi 버스상의 재선택을 관리하기 위한 방법 및 시스템
JP2003067355A (ja) データ転送および受信方法、マルチ・ノードコンピュータシステム、およびコンピュータ読取り可能な記録媒体
JP2776442B2 (ja) 複合コンピュータシステム
JPH09190317A (ja) 印刷装置および印刷方法
JP2890962B2 (ja) 疎結合マルチホットスタンバイコンピュータシステム
JP4193754B2 (ja) データ二重化方法とプログラム
JPH02291039A (ja) メモリ制御システム
JP3235207B2 (ja) 回線制御装置
JP2002094718A (ja) 情報処理装置および情報処理装置のデータ処理方法および記憶媒体
JPH08139875A (ja) ファクシミリ装置及びファクシミリ装置におけるメモリ管理方法
JPH0822441A (ja) 情報処理装置およびその通信エラー検出方法
JP2583169B2 (ja) 通信処理装置の運用プログラム切替方法
JP2001125866A (ja) データ処理システム、中央処理装置およびディスク制御装置
JPH05216792A (ja) プロセッサ間におけるサービス要求制御方式
JPH0713907A (ja) データ転送装置
JPH06250964A (ja) 制御装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070709

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080709

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080709

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080709

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090709

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees