JP2949752B2 - 配線体とその形成方法 - Google Patents
配線体とその形成方法Info
- Publication number
- JP2949752B2 JP2949752B2 JP1751290A JP1751290A JP2949752B2 JP 2949752 B2 JP2949752 B2 JP 2949752B2 JP 1751290 A JP1751290 A JP 1751290A JP 1751290 A JP1751290 A JP 1751290A JP 2949752 B2 JP2949752 B2 JP 2949752B2
- Authority
- JP
- Japan
- Prior art keywords
- metal
- film
- wiring body
- wiring
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特に高いエレ
クトロマイグレーション耐性と低電気抵抗をあわせ持つ
金属配線体とその形成方法に関する。
クトロマイグレーション耐性と低電気抵抗をあわせ持つ
金属配線体とその形成方法に関する。
従来、この種の配線体はその材料として、例えば銅を
不純物として添加したアルミニウム合金が用いられるこ
とが多かった。また、さらに高いエレクトロマイグレー
ション耐性を持つ配線が必要な場合には、例えばタング
ステンなどの高融点金属膜が単体、あるいはアルミニウ
ムとの積層膜の形で用いられていた。
不純物として添加したアルミニウム合金が用いられるこ
とが多かった。また、さらに高いエレクトロマイグレー
ション耐性を持つ配線が必要な場合には、例えばタング
ステンなどの高融点金属膜が単体、あるいはアルミニウ
ムとの積層膜の形で用いられていた。
上述した従来の配線構造では （１）銅添加のアルミニウム合金では、将来の超高速バ
イポーラデバイスで要求されるような極めて高い電流密
度には耐ええない。
イポーラデバイスで要求されるような極めて高い電流密
度には耐ええない。
（２）高融点金属は一般的に銅添加のアルミニウム合金
よりもはるかに高いエレクトロマイグレーション耐性を
持つが、比抵抗がアルミニウムに比較して高く、高速デ
バイスにおいては配線抵抗に起因する動作速度低下の原
因になる。
よりもはるかに高いエレクトロマイグレーション耐性を
持つが、比抵抗がアルミニウムに比較して高く、高速デ
バイスにおいては配線抵抗に起因する動作速度低下の原
因になる。
という欠点があった。
本発明の目的は前記課題を解決した配線体とその形成
方法を提供することにある。
方法を提供することにある。
前記目的を達成するため、本発明に係る配線体は、半
導体装置に用いる、絶縁膜上に形成された配線体構造で
あって、 該配線体を構成する第一の金属粒子と、前記第一の金
属粒子を内包して配線体を構成する第二の金属膜とを有
し、 前記第一の金属粒子は、アルミニウム，金，銀，銅の
いずれかであり、 前記第二の金属膜は、タングステン，モリブデン，チ
タンのいずれかの金属膜であり、 前記第一の金属粒子は、少なくとも一部が前記絶縁膜
の表面に接して前記第二の金属膜中に分散して存在する
ものである。
導体装置に用いる、絶縁膜上に形成された配線体構造で
あって、 該配線体を構成する第一の金属粒子と、前記第一の金
属粒子を内包して配線体を構成する第二の金属膜とを有
し、 前記第一の金属粒子は、アルミニウム，金，銀，銅の
いずれかであり、 前記第二の金属膜は、タングステン，モリブデン，チ
タンのいずれかの金属膜であり、 前記第一の金属粒子は、少なくとも一部が前記絶縁膜
の表面に接して前記第二の金属膜中に分散して存在する
ものである。
また本発明に係る配線体の形成方法は、半導体装置に
用いる配線体の形成方法であって、 前記配線体は、第一の金属粒子と、前記第一の金属粒
子を内包して配線体を構成する第二の金属膜とを有して
おり、 前記第一の金属粒子は、アルミニウム，金，銀，銅の
いずれかであり、 前記第二の金属膜は、タングステン，モリブデン，チ
タンのいずれかの金属膜であり、 絶縁膜上に結晶成長核を形成する工程と、 前記成長核を核として、気相あるいは液相成長法によ
って前記第一の金属粒子の結晶粒を成長せしめる工程
と、 該結晶粒を内包して前記第二の金属膜を形成する工程
と、 前記第一の金属粒子の結晶粒及び前記第二の金属膜か
らなる金属膜を配線形状に加工する工程とを含むもので
ある。
用いる配線体の形成方法であって、 前記配線体は、第一の金属粒子と、前記第一の金属粒
子を内包して配線体を構成する第二の金属膜とを有して
おり、 前記第一の金属粒子は、アルミニウム，金，銀，銅の
いずれかであり、 前記第二の金属膜は、タングステン，モリブデン，チ
タンのいずれかの金属膜であり、 絶縁膜上に結晶成長核を形成する工程と、 前記成長核を核として、気相あるいは液相成長法によ
って前記第一の金属粒子の結晶粒を成長せしめる工程
と、 該結晶粒を内包して前記第二の金属膜を形成する工程
と、 前記第一の金属粒子の結晶粒及び前記第二の金属膜か
らなる金属膜を配線形状に加工する工程とを含むもので
ある。
本発明による高信頼配線体の形成方法は、絶縁膜上に
結晶成長核を形成する工程と、該成長核を核として、気
相あるいは液相成長法によって低い電気抵抗を持つ第一
の金属の結晶粒を成長せしめる工程と、この結晶粒を包
み込む形で耐マイグレーション特性に優れた第二の金属
膜を形成する工程と、第一，第二の金属膜を配線体の形
状に加工する工程を含んでいる。この方法によって形成
された配線体構造は、第二の金属膜中に第一の金属粒が
分散している構造であり、これは、従来の単一種類の金
属膜で形成された配線とは異なることはもちろん、２種
以上の金属膜の積層体からなる配線体構造とも異なって
いる。
結晶成長核を形成する工程と、該成長核を核として、気
相あるいは液相成長法によって低い電気抵抗を持つ第一
の金属の結晶粒を成長せしめる工程と、この結晶粒を包
み込む形で耐マイグレーション特性に優れた第二の金属
膜を形成する工程と、第一，第二の金属膜を配線体の形
状に加工する工程を含んでいる。この方法によって形成
された配線体構造は、第二の金属膜中に第一の金属粒が
分散している構造であり、これは、従来の単一種類の金
属膜で形成された配線とは異なることはもちろん、２種
以上の金属膜の積層体からなる配線体構造とも異なって
いる。
次に本発明について図面を参照して説明する。
（実施例１） 第１図（ａ）〜（ｄ）は本発明の実施例１を工程順に
示す断面図である。
示す断面図である。
図において、本発明に係る配線体は該配線体を構成す
る第一の金属粒子（実施例ではアルミニウム結晶粒10
3）と該第一の金属粒子を内包する第二の金属膜（実施
例ではタングステン膜104）とからなり、第一の金属粒
子はその一部がSi基板105の絶縁膜101に接して第二の金
属膜中に分散して存在し、第一の金属粒子の平均粒径は
配線体の配線幅の10分の１よりも大きくしたものであ
る。実施例では第一の金属粒子としてアルミニウムのも
のを用いたが、これ以外に金，銀，銅のいずれかを用い
ることができる。また、第二の金属膜としてタングステ
ン膜104を用いたが、これ以外にモリブデンあるいはチ
タンの金属膜を用いることができる。
る第一の金属粒子（実施例ではアルミニウム結晶粒10
3）と該第一の金属粒子を内包する第二の金属膜（実施
例ではタングステン膜104）とからなり、第一の金属粒
子はその一部がSi基板105の絶縁膜101に接して第二の金
属膜中に分散して存在し、第一の金属粒子の平均粒径は
配線体の配線幅の10分の１よりも大きくしたものであ
る。実施例では第一の金属粒子としてアルミニウムのも
のを用いたが、これ以外に金，銀，銅のいずれかを用い
ることができる。また、第二の金属膜としてタングステ
ン膜104を用いたが、これ以外にモリブデンあるいはチ
タンの金属膜を用いることができる。
次に本発明に係る配線体の形成方法について説明す
る。
る。
まず、第１図（ａ）に示すように、Si基板105の絶縁
膜101上にタングステンのCVD法によって粒径が約100Å
のタングステン粒102を平均粒間隔が約4000Å程度にな
るように形成する。実験によれば、このような条件のタ
ングステン粒102は熱CVD法において、以下の条件にて形
成することができた。
膜101上にタングステンのCVD法によって粒径が約100Å
のタングステン粒102を平均粒間隔が約4000Å程度にな
るように形成する。実験によれば、このような条件のタ
ングステン粒102は熱CVD法において、以下の条件にて形
成することができた。
温度:450度,WF6流量:5sccm,H2流量:200sccm,全圧力:
0.05Torr,形成時間:10分 次に第１図（ｂ）に示すように前記タングステン粒10
2を核とし、アルミニウムのCVD法によってアルミニウム
の結晶粒103を約3000Å程度の大きさまで成長させる。
この粒径は加工する配線幅に応じて選ぶが、各結晶粒が
接触しない程度の大きさとする。本実施例で用いたアル
ミニウムの成膜条件は、 TIBA（トリイソブチルアルミニウム）気化温度:45
℃，キャリアガス:Ar,ウェハ温度:250℃，成膜圧力:0.3
Torr,成膜時間:6分である。
0.05Torr,形成時間:10分 次に第１図（ｂ）に示すように前記タングステン粒10
2を核とし、アルミニウムのCVD法によってアルミニウム
の結晶粒103を約3000Å程度の大きさまで成長させる。
この粒径は加工する配線幅に応じて選ぶが、各結晶粒が
接触しない程度の大きさとする。本実施例で用いたアル
ミニウムの成膜条件は、 TIBA（トリイソブチルアルミニウム）気化温度:45
℃，キャリアガス:Ar,ウェハ温度:250℃，成膜圧力:0.3
Torr,成膜時間:6分である。
続いて第１図（ｃ）に示すように、アルミニウムの結
晶粒103を内包させてタングステンのCVD法によりタング
ステン膜104を絶縁膜101の全面に約１μｍ成長させる。
タングステン膜104の成長後は、通常のレジストエッチ
バック法により表面の凹凸を平坦化し全体の膜厚を約0.
5μｍとする。第１図（ｄ）に示すように平坦化に続い
て通常の加工技術により上記膜104を配線体の形状に加
工する。本実施例では、幅約１μｍの配線体を形成し
た。
晶粒103を内包させてタングステンのCVD法によりタング
ステン膜104を絶縁膜101の全面に約１μｍ成長させる。
タングステン膜104の成長後は、通常のレジストエッチ
バック法により表面の凹凸を平坦化し全体の膜厚を約0.
5μｍとする。第１図（ｄ）に示すように平坦化に続い
て通常の加工技術により上記膜104を配線体の形状に加
工する。本実施例では、幅約１μｍの配線体を形成し
た。
本法によって形成した配線体の電気抵抗率は、約7.5
μΩcmであった。これは、薄膜におけるＷとAlの抵抗率
を合成した値に近く、従来の高融点金属単体の配線では
実現できなかった値である。また、ほとんどのAl粒子の
周囲がＷで被覆されているため、極めて良好なマイグレ
ーション特性が得られた。断線寿命は、従来のＷ被覆Al
配線に比較して約３倍以上の向上がみられた。これは、
通常のAl配線の寿命に比較して10倍以上の寿命延長に相
当する。
μΩcmであった。これは、薄膜におけるＷとAlの抵抗率
を合成した値に近く、従来の高融点金属単体の配線では
実現できなかった値である。また、ほとんどのAl粒子の
周囲がＷで被覆されているため、極めて良好なマイグレ
ーション特性が得られた。断線寿命は、従来のＷ被覆Al
配線に比較して約３倍以上の向上がみられた。これは、
通常のAl配線の寿命に比較して10倍以上の寿命延長に相
当する。
（実施例２） 第２図（ａ）〜（ｄ）は本発明の実施例２を工程順に
示す断面図である。第２図（ａ）に示すようにまずSi基
板205の絶縁膜201表面をアルゴンプラズマ中で100Å程
度スパッタエッチングし、通常用いられているニッケル
の無電解メッキ液に浸漬させてニッケルの微小な結晶粒
202を絶縁膜201上に点在的に成長させる。このニッケル
結晶粒202を成長核として、通常用いられる銅の無電解
メッキ液中にて銅の結晶粒203を成長させる（第２図
（ｂ））。その結晶の大きさは実施例１と同様である。
示す断面図である。第２図（ａ）に示すようにまずSi基
板205の絶縁膜201表面をアルゴンプラズマ中で100Å程
度スパッタエッチングし、通常用いられているニッケル
の無電解メッキ液に浸漬させてニッケルの微小な結晶粒
202を絶縁膜201上に点在的に成長させる。このニッケル
結晶粒202を成長核として、通常用いられる銅の無電解
メッキ液中にて銅の結晶粒203を成長させる（第２図
（ｂ））。その結晶の大きさは実施例１と同様である。
続いてタングスタンのCVD法によってタングステン膜2
04を全面に約１μｍ成長させる。タングステン膜204の
成長後は、通常のレジストエッチバック法により表面の
凹凸を平坦化し全体の膜厚を約0.5μｍとする（第２図
（ｃ））。平坦化に続いて通常のスパッタエッチングあ
るいはイオンミリング技術により上記膜204を配線体の
形状に加工する（第２図（ｄ））。本実施例では、幅約
１μｍの配線体を形成した。
04を全面に約１μｍ成長させる。タングステン膜204の
成長後は、通常のレジストエッチバック法により表面の
凹凸を平坦化し全体の膜厚を約0.5μｍとする（第２図
（ｃ））。平坦化に続いて通常のスパッタエッチングあ
るいはイオンミリング技術により上記膜204を配線体の
形状に加工する（第２図（ｄ））。本実施例では、幅約
１μｍの配線体を形成した。
本法によって形成した配線体の電気抵抗率は、約7.0
μΩcmであった。これは、薄膜におけるＷとCuの抵抗率
を合成した値に近く、従来の高融点金属単体の配線では
実現できなかった値である。また、ほとんどのCu粒子の
周囲がＷで被覆されているため、極めて良好なマイグレ
ーション特性が得られた。断線寿命は、従来のＷ被覆Al
配線に比較して約50倍以上の向上がみられた。これは、
通常のAl配線の寿命に比較して170倍以上の寿命延長に
相当する。
μΩcmであった。これは、薄膜におけるＷとCuの抵抗率
を合成した値に近く、従来の高融点金属単体の配線では
実現できなかった値である。また、ほとんどのCu粒子の
周囲がＷで被覆されているため、極めて良好なマイグレ
ーション特性が得られた。断線寿命は、従来のＷ被覆Al
配線に比較して約50倍以上の向上がみられた。これは、
通常のAl配線の寿命に比較して170倍以上の寿命延長に
相当する。
以上説明したように本発明によれば、配線体を構成す
る第二の金属膜内に第一の金属粒子が分散しているた
め、配線体の持つ電気抵抗は第二の金属膜のみで形成さ
れた配線より低く抑えられることができる。また第一の
金属粒子が第二の金属膜で周囲を囲まれており、第一の
金属粒子の原子移動が制限されるため、配線体のエレク
トロマイグレーション耐性，ストレスマイグレーション
耐性を、第一の金属粒子単体で構成された配線に比較し
て向上できる効果を有する。
る第二の金属膜内に第一の金属粒子が分散しているた
め、配線体の持つ電気抵抗は第二の金属膜のみで形成さ
れた配線より低く抑えられることができる。また第一の
金属粒子が第二の金属膜で周囲を囲まれており、第一の
金属粒子の原子移動が制限されるため、配線体のエレク
トロマイグレーション耐性，ストレスマイグレーション
耐性を、第一の金属粒子単体で構成された配線に比較し
て向上できる効果を有する。
第１図（ａ）〜（ｄ）は本発明の実施例１を工程順に示
す断面図、第２図（ａ）〜（ｄ）は本発明の実施例２を
工程順に示す断面図である。 101,201……絶縁膜、102……タングステン粒 103……アルミニウム結晶粒 104,204……タングステン膜 105,205……シリコン基板、202……ニッケルの結晶粒 203……銅の結晶粒
す断面図、第２図（ａ）〜（ｄ）は本発明の実施例２を
工程順に示す断面図である。 101,201……絶縁膜、102……タングステン粒 103……アルミニウム結晶粒 104,204……タングステン膜 105,205……シリコン基板、202……ニッケルの結晶粒 203……銅の結晶粒
Claims (2)
- 【請求項１】半導体装置に用いる、絶縁膜上に形成され
た配線体構造であって、 該配線体を構成する第一の金属粒子と、前記第一の金属
粒子を内包して配線体を構成する第二の金属膜とを有
し、 前記第一の金属粒子は、アルミニウム，金，銀，銅のい
ずれかであり、 前記第二の金属膜は、タングステン，モリブデン，チタ
ンのいずれかの金属膜であり、 前記第一の金属の粒子は、少なくとも一部が前記絶縁膜
の表面に接して前記第二の金属膜中に分散して存在する
ことを特徴とする配線体。 - 【請求項２】半導体装置に用いる配線体の形成方法であ
って、 前記配線体は、第一の金属粒子と、前記第一の金属粒子
を内包して配線体を構成する第二の金属膜とを有してお
り、 前記第一の金属粒子は、アルミニウム，金，銀，銅のい
ずれかであり、 前記第二の金属膜は、タングステン，モリブデン，チタ
ンのいずれかの金属膜であり、 絶縁膜上に結晶成長核を形成する工程と、 前記成長核を核として、気相あるいは液相成長法によっ
て前記第一の金属粒子の結晶粒を成長せしめる工程と、 前記結晶粒を内包して前記第二の金属膜を形成する工程
と、 前記第一の金属粒子の結晶粒及び前記第二の金属膜から
なる金属膜を配線形状に加工する工程とを含むことを特
徴とする配線体の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1751290A JP2949752B2 (ja) | 1990-01-26 | 1990-01-26 | 配線体とその形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1751290A JP2949752B2 (ja) | 1990-01-26 | 1990-01-26 | 配線体とその形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03222331A JPH03222331A (ja) | 1991-10-01 |
| JP2949752B2 true JP2949752B2 (ja) | 1999-09-20 |
Family
ID=11946022
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1751290A Expired - Lifetime JP2949752B2 (ja) | 1990-01-26 | 1990-01-26 | 配線体とその形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2949752B2 (ja) |
-
1990
- 1990-01-26 JP JP1751290A patent/JP2949752B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03222331A (ja) | 1991-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6242808B1 (en) | Semiconductor device with copper wiring and semiconductor device manufacturing method | |
| US5391517A (en) | Process for forming copper interconnect structure | |
| JP3353874B2 (ja) | 半導体装置及びその製造方法 | |
| US5187561A (en) | Metal single crystal line having a particular crystal orientation | |
| US5891802A (en) | Method for fabricating a metallization stack structure to improve electromigration resistance and keep low resistivity of ULSI interconnects | |
| EP1466359A2 (en) | Use of conductive electrolessly deposided etch stop layers, liner layers and via plugs in interconnect structures | |
| US6998342B2 (en) | Electronic device manufacturing method | |
| JPH02341A (ja) | 半導体装置及びその製造方法 | |
| US4166279A (en) | Electromigration resistance in gold thin film conductors | |
| JP3244058B2 (ja) | 半導体装置の製造方法 | |
| US5880023A (en) | Process for formation of wiring layer in semiconductor device | |
| JP2949752B2 (ja) | 配線体とその形成方法 | |
| JPS60115221A (ja) | 半導体装置の製造方法 | |
| JP2570857B2 (ja) | 半導体装置の製造方法 | |
| JP3099406B2 (ja) | 集積回路の多層配線構造 | |
| JPH07115073A (ja) | 半導体装置の製造方法 | |
| JPS59100565A (ja) | 半導体装置 | |
| JP3072544B2 (ja) | 半導体装置の配線方法 | |
| JPH0448854B2 (ja) | ||
| JP3109269B2 (ja) | 半導体装置の製造方法 | |
| JPS62240735A (ja) | 半導体配線材料用ｎ含有アルミニウム合金 | |
| JPH11283981A (ja) | 半導体装置およびその製造方法 | |
| JP3346794B2 (ja) | 半導体装置及びその形成方法 | |
| JPH0448855B2 (ja) | ||
| JPH11312655A (ja) | Ｃｕ合金膜の形成方法および半導体装置の製造方法 |