JP2943291B2 - レジストの研磨方法 - Google Patents
レジストの研磨方法Info
- Publication number
- JP2943291B2 JP2943291B2 JP24206190A JP24206190A JP2943291B2 JP 2943291 B2 JP2943291 B2 JP 2943291B2 JP 24206190 A JP24206190 A JP 24206190A JP 24206190 A JP24206190 A JP 24206190A JP 2943291 B2 JP2943291 B2 JP 2943291B2
- Authority
- JP
- Japan
- Prior art keywords
- resist
- polishing
- film
- wafer
- sio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Photosensitive Polymer And Photoresist Processing (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【発明の詳細な説明】 ［概要］ リソグラフィ技術においてウエハー表面に塗布したレ
ジストを平坦化するレジストの研磨方法に関し、 機械的な研磨方法よりも一層安定化させることを目的
とし、 ポジレジストを塗布して全面露光したウエハーを、ア
ルカリ溶液を含ませた研磨布に押圧して研磨するように
したことを特徴とする。
ジストを平坦化するレジストの研磨方法に関し、 機械的な研磨方法よりも一層安定化させることを目的
とし、 ポジレジストを塗布して全面露光したウエハーを、ア
ルカリ溶液を含ませた研磨布に押圧して研磨するように
したことを特徴とする。
前記アルカリ溶液に0.01〜５重量％のコロイダルシリ
カを懸濁させることを特徴とする。
カを懸濁させることを特徴とする。
［産業上の利用分野］ 本発明はリソグラフィ技術においてウエハー表面に塗
布したレジストを平坦化するレジストの研磨方法に関す
る。
布したレジストを平坦化するレジストの研磨方法に関す
る。
例えば、LSIなどの半導体デバイスにおいては、微細
パターンを高精度に形成しなければならないために、フ
ィールド絶縁膜を被着して作成したり、また、凹凸ある
表面に多層レジストを積層してパターンニングする方法
が採られており、本発明はそのようなプロセスに用いら
れるレジスト表面の研磨法に関している。
パターンを高精度に形成しなければならないために、フ
ィールド絶縁膜を被着して作成したり、また、凹凸ある
表面に多層レジストを積層してパターンニングする方法
が採られており、本発明はそのようなプロセスに用いら
れるレジスト表面の研磨法に関している。
［従来の技術と発明が解決しようとする課題］ 従来、半導体デバイスを製造する際、ウエハープロセ
ス初期にLOCOS法によってフィールド絶縁膜を形成して
素子分離する著名な製造方法が知られている。それはSi
Nx（窒化シリコン）膜を選択的にパターンニングし、こ
れをマスクにして露出したシリコンウエハー表面を熱酸
化してSiO2（酸化シリコン）膜からなるフィールド絶縁
膜を生成する方法である。
ス初期にLOCOS法によってフィールド絶縁膜を形成して
素子分離する著名な製造方法が知られている。それはSi
Nx（窒化シリコン）膜を選択的にパターンニングし、こ
れをマスクにして露出したシリコンウエハー表面を熱酸
化してSiO2（酸化シリコン）膜からなるフィールド絶縁
膜を生成する方法である。
ところが、このLOCOS法によるフィールド絶縁膜の形
成方法はバーズビークの段差発生などのために配線のカ
バーレイジ不良や高精度にパターンニングでき難い等、
半導体デバイスの微細化に対応できにくいため、最近、
フィールド絶縁膜をCVD（化学気相成長）法で被着して
形成する方法が検討されている。
成方法はバーズビークの段差発生などのために配線のカ
バーレイジ不良や高精度にパターンニングでき難い等、
半導体デバイスの微細化に対応できにくいため、最近、
フィールド絶縁膜をCVD（化学気相成長）法で被着して
形成する方法が検討されている。
第３図（ａ）〜（ｅ）はそのフィールド絶縁膜の形成
方法と問題点を説明する図である。まず、第３図（ａ）
に示すように、ウエハー１をリソグラフィ技術によって
選択的にエッチングして凹部２（深さ0.6〜0.8μｍ程
度）を形成する。次いで、第３図（ｂ）に示すように、
この凹部２を含むウエハー表面にCVD法によってSiO2膜
３を被着する。そのとき、SiO2膜３表面は凹部２に応じ
て凹凸が生じる。次いで、第３図（ｃ）に示すように、
その表面にレジスト４を塗布して平坦化する。
方法と問題点を説明する図である。まず、第３図（ａ）
に示すように、ウエハー１をリソグラフィ技術によって
選択的にエッチングして凹部２（深さ0.6〜0.8μｍ程
度）を形成する。次いで、第３図（ｂ）に示すように、
この凹部２を含むウエハー表面にCVD法によってSiO2膜
３を被着する。そのとき、SiO2膜３表面は凹部２に応じ
て凹凸が生じる。次いで、第３図（ｃ）に示すように、
その表面にレジスト４を塗布して平坦化する。
次いで、第３図（ｄ）に示すように、レジスト４を研
磨して凹部のみがレジストで埋まって、SiO2膜３面が露
出した平坦な表面状態にする。次いで、第３図（ｅ）に
示すように、レジスト４とSiO2膜３とを同時にリアクテ
ィブイオンエッチング（RIE）して、前記した凹部２の
みにSiO2膜３を残存させる。あるいは、レジストをマス
クにして希弗酸でコントロールエッチングした後、ウエ
ハー１の表面が露出する状態まで研磨する。かくして、
バーズビークのない高精度なSiO2膜からなるフィールド
絶縁膜が形成される。
磨して凹部のみがレジストで埋まって、SiO2膜３面が露
出した平坦な表面状態にする。次いで、第３図（ｅ）に
示すように、レジスト４とSiO2膜３とを同時にリアクテ
ィブイオンエッチング（RIE）して、前記した凹部２の
みにSiO2膜３を残存させる。あるいは、レジストをマス
クにして希弗酸でコントロールエッチングした後、ウエ
ハー１の表面が露出する状態まで研磨する。かくして、
バーズビークのない高精度なSiO2膜からなるフィールド
絶縁膜が形成される。
ところが、このレジストを研磨する方法として機械的
研磨がおこなわれているが、そのような機械的研磨法は
表出するSiO2膜を傷つける問題がある。
研磨がおこなわれているが、そのような機械的研磨法は
表出するSiO2膜を傷つける問題がある。
また、近年、半導体デバイスの高集積化に伴って素子
が微細化され、素子表面の凹凸が大きくなってくると、
リソグラフィ技術における焦点深度不足からパターン解
像度が低下することになる。これを回避する方法とし
て、多層レジストプロセスによる多層レジストパターン
の形成法が開発されており、それには、例えば３層レジ
スト法（トリレベル法;tri−level法）があるが、それ
は凹凸ある素子表面に平坦化するまで非感光性の有機樹
脂膜を下層として塗布して固化させる。次いで、中間層
としてシリコン含有膜（例えば、スピンオングラス（SO
G）膜）を塗布して固化させ、更に、その上に高感度な
解像度の良い感光性のレジスト（例えばポジレジスト）
を塗布し、露光・現像してパターンを形成する。このレ
ジストパターンをマスクにして、シリコン含有膜および
有機樹脂膜をパターンニングして３層レジストパターン
を形成する方法である。
が微細化され、素子表面の凹凸が大きくなってくると、
リソグラフィ技術における焦点深度不足からパターン解
像度が低下することになる。これを回避する方法とし
て、多層レジストプロセスによる多層レジストパターン
の形成法が開発されており、それには、例えば３層レジ
スト法（トリレベル法;tri−level法）があるが、それ
は凹凸ある素子表面に平坦化するまで非感光性の有機樹
脂膜を下層として塗布して固化させる。次いで、中間層
としてシリコン含有膜（例えば、スピンオングラス（SO
G）膜）を塗布して固化させ、更に、その上に高感度な
解像度の良い感光性のレジスト（例えばポジレジスト）
を塗布し、露光・現像してパターンを形成する。このレ
ジストパターンをマスクにして、シリコン含有膜および
有機樹脂膜をパターンニングして３層レジストパターン
を形成する方法である。
しかし、このような多層レジストプロセスにおける３
層レジスト法を用いても比較的に大面積パターンの間に
存在する段差、即ち、表面レベルの異なる段差（レベル
段差）については下層として有機樹脂膜を塗布するだけ
で平坦化することは困難である。
層レジスト法を用いても比較的に大面積パターンの間に
存在する段差、即ち、表面レベルの異なる段差（レベル
段差）については下層として有機樹脂膜を塗布するだけ
で平坦化することは困難である。
従って、上記したレベル段差をも解消させて平坦化し
た多層レジストの下層を形成する方法として、レジスト
研磨がおこなわれており、例えば、研磨テープを押し付
けローラで接触させてレベル段差を除去して平坦化させ
る方法が提案されている（特開平１−120825号公報参
照）。
た多層レジストの下層を形成する方法として、レジスト
研磨がおこなわれており、例えば、研磨テープを押し付
けローラで接触させてレベル段差を除去して平坦化させ
る方法が提案されている（特開平１−120825号公報参
照）。
しかし、そのような機械的のみの研磨方法は凸部上の
レジストの厚みの制御が難しく、例えば、柔らかい有機
樹脂膜と硬いSiO2膜などを同時に研磨する状態が起こっ
て、SiO2膜に損傷を与える。
レジストの厚みの制御が難しく、例えば、柔らかい有機
樹脂膜と硬いSiO2膜などを同時に研磨する状態が起こっ
て、SiO2膜に損傷を与える。
従って、本発明は上記のような機械的な研磨方法に換
えて、一層安定化させることができるレジストの研磨方
法を提案するものである。
えて、一層安定化させることができるレジストの研磨方
法を提案するものである。
［課題を解決するための手段］ その課題は、第１図および第２図に示す実施例のよう
に、ポジレジスト13を塗布して露光したウエハー11を、
アルカリ溶液を含ませた研磨布22に押圧して研磨するよ
うにしたレジストの研磨方法によつて解決される。
に、ポジレジスト13を塗布して露光したウエハー11を、
アルカリ溶液を含ませた研磨布22に押圧して研磨するよ
うにしたレジストの研磨方法によつて解決される。
その際、例えば、0.01〜５重量％のコロイダルシリカ
を懸濁させたアルカリ溶液を用いると一層効果がある。
を懸濁させたアルカリ溶液を用いると一層効果がある。
［作用］ 即ち、本発明は化学的研磨を主体にして機械的研磨を
混合した研磨をおこなう。そうすれば、機械的研磨に比
べて基板損傷の少ない研磨が可能となる。
混合した研磨をおこなう。そうすれば、機械的研磨に比
べて基板損傷の少ない研磨が可能となる。
［実施例］ 以下、図面を参照して実施例によつて詳細に説明す
る。
る。
第１図は本発明にかかる被研磨ウエハーの断面図で、
記号11はウエハー,12はSiO2膜,13はポジレジストであっ
て、このポジレジスト13は全面露光する。このようなウ
エハー11を第２図に示す研磨器によって研磨する。
記号11はウエハー,12はSiO2膜,13はポジレジストであっ
て、このポジレジスト13は全面露光する。このようなウ
エハー11を第２図に示す研磨器によって研磨する。
第２図（ａ），（ｂ）は本発明にかかるレジスト研磨
器の概要図で、同図（ａ）は平面図、同図（ｂ）は同図
（ａ）のAA断面図を示している。図中の記号11はウエハ
ー,21は回転テーブル（回転定盤）,22はポリウレタン含
浸ポリエステル不織布などからなる研磨布,23はコロイ
ダルシリカを懸濁させたアルカリ溶液を滴下する研磨液
滴下ノズル,24はウエハーを保持する保持ヘッドであ
る。
器の概要図で、同図（ａ）は平面図、同図（ｂ）は同図
（ａ）のAA断面図を示している。図中の記号11はウエハ
ー,21は回転テーブル（回転定盤）,22はポリウレタン含
浸ポリエステル不織布などからなる研磨布,23はコロイ
ダルシリカを懸濁させたアルカリ溶液を滴下する研磨液
滴下ノズル,24はウエハーを保持する保持ヘッドであ
る。
研磨方法は研磨布22を張り付けた直径400mmφの回転
テーブル21を150〜200RPMで回転させる。一方、口径６
インチφのウエハー11を保持した保持ヘッド24を300〜4
00gr/cm2の圧で加圧して、回転テーブルと同一方向にゆ
っくり数十RPMの回転速度で回転させながら研磨液滴下
ノズル23からアルカリ溶液を滴下して研磨する。
テーブル21を150〜200RPMで回転させる。一方、口径６
インチφのウエハー11を保持した保持ヘッド24を300〜4
00gr/cm2の圧で加圧して、回転テーブルと同一方向にゆ
っくり数十RPMの回転速度で回転させながら研磨液滴下
ノズル23からアルカリ溶液を滴下して研磨する。
研磨液は0.4重量％の苛性カリウム（KOH）を溶解した
希薄な水溶液（pH8程度）で、５％以下のコロイダルシ
リカの砥粒（平均粒径0.05μｍ程度）を懸濁させたもの
である。
希薄な水溶液（pH8程度）で、５％以下のコロイダルシ
リカの砥粒（平均粒径0.05μｍ程度）を懸濁させたもの
である。
なお、コロイダルシリカ砥粒の混合率は被研磨対象物
の硬軟の面積比および研磨条件によって変化させるのが
望ましく、その場合、混合率は0.01重量％から５重量％
の間で、５重量％以下にする。それ以上は機械的研磨が
顕著に増加するので好ましくない。また、被研磨対象物
の種類によっては有機アミンや苛性ソーダなどの他のア
ルカリ溶液を用いても良く、また、コロイダルシリカの
代わりにアルミナ砥粒を用いても良い。且つ、砥粒を混
合することなく、アルカリ溶液のみで研磨しても良く、
その場合、研磨布への加圧による機械的な研磨も伴うた
めに、比較的に柔らかい被研磨対象物の研磨に適してい
る。
の硬軟の面積比および研磨条件によって変化させるのが
望ましく、その場合、混合率は0.01重量％から５重量％
の間で、５重量％以下にする。それ以上は機械的研磨が
顕著に増加するので好ましくない。また、被研磨対象物
の種類によっては有機アミンや苛性ソーダなどの他のア
ルカリ溶液を用いても良く、また、コロイダルシリカの
代わりにアルミナ砥粒を用いても良い。且つ、砥粒を混
合することなく、アルカリ溶液のみで研磨しても良く、
その場合、研磨布への加圧による機械的な研磨も伴うた
めに、比較的に柔らかい被研磨対象物の研磨に適してい
る。
このように、被研磨対象物の相異によって砥粒の混合
率を変化させ、且つ、アルカリ溶液濃度も変化させて、
平坦な表面に仕上げることが可能である。従って、前記
したフィールド絶縁膜をCVD法で被着する形成方法や３
層レジスト法の下層の形成方法に適用して極めて効果が
ある。
率を変化させ、且つ、アルカリ溶液濃度も変化させて、
平坦な表面に仕上げることが可能である。従って、前記
したフィールド絶縁膜をCVD法で被着する形成方法や３
層レジスト法の下層の形成方法に適用して極めて効果が
ある。
［発明の効果］ 以上の説明から判るように、本発明にかかるレジスト
研磨方法によれば、レジストを基板表面を損傷すること
なく凹部に残存させることが可能で、表面が平坦化され
て、半導体デバイスの高精度化，高密度化、率いては、
高集積化に大きく寄与するものである。
研磨方法によれば、レジストを基板表面を損傷すること
なく凹部に残存させることが可能で、表面が平坦化され
て、半導体デバイスの高精度化，高密度化、率いては、
高集積化に大きく寄与するものである。
第１図は本発明にかかる被研磨ウエハーの断面図、 第２図（ａ），（ｂ）は本発明にかかる研磨器の概要
図、 第３図（ａ）〜（ｅ）はフィールド絶縁膜の形成方法と
問題点を説明する図である。 図において、 11はウエハー、12はSiO2膜、 13はポジレジスト、 21は回転テーブル、22は研磨布、 23は研磨液滴下ノズル、24は保持ヘッド、 を示している。
図、 第３図（ａ）〜（ｅ）はフィールド絶縁膜の形成方法と
問題点を説明する図である。 図において、 11はウエハー、12はSiO2膜、 13はポジレジスト、 21は回転テーブル、22は研磨布、 23は研磨液滴下ノズル、24は保持ヘッド、 を示している。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/027 H01L 21/304 H01L 21/76
Claims (2)
- 【請求項１】ポジレジストを塗布して全面露光したウエ
ハーを、アルカリ溶液を含ませた研磨布に押圧して研磨
するようにしたことを特徴とするレジストの研磨方法。 - 【請求項２】前記アルカリ溶液に0.01〜５重量％のコロ
イダルシリカを懸濁させることを特徴とする請求項
（１）記載のレジストの研磨方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24206190A JP2943291B2 (ja) | 1990-09-11 | 1990-09-11 | レジストの研磨方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24206190A JP2943291B2 (ja) | 1990-09-11 | 1990-09-11 | レジストの研磨方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04120719A JPH04120719A (ja) | 1992-04-21 |
| JP2943291B2 true JP2943291B2 (ja) | 1999-08-30 |
Family
ID=17083703
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24206190A Expired - Fee Related JP2943291B2 (ja) | 1990-09-11 | 1990-09-11 | レジストの研磨方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2943291B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4160569B2 (ja) | 2004-05-31 | 2008-10-01 | 株式会社東芝 | 半導体装置の製造方法 |
-
1990
- 1990-09-11 JP JP24206190A patent/JP2943291B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04120719A (ja) | 1992-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5663107A (en) | Global planarization using self aligned polishing or spacer technique and isotropic etch process | |
| US5212114A (en) | Process for global planarizing of surfaces for integrated semiconductor circuits | |
| JP3216104B2 (ja) | メタルプラグ形成方法及び配線形成方法 | |
| JP2874486B2 (ja) | ポリッシュ工程を備えたトレンチアイソレーションの形成方法及び半導体装置の製造方法 | |
| JPH11111656A (ja) | 半導体装置の製造方法 | |
| US6020249A (en) | Method for photo alignment after CMP planarization | |
| US6245642B1 (en) | Process for planarizing buried oxide films in trenches by applying sequential diverse CMP treatments | |
| US7541293B2 (en) | Method for manufacturing semiconductor device | |
| JP2943291B2 (ja) | レジストの研磨方法 | |
| JPH03295239A (ja) | 半導体装置の製造方法 | |
| US5736463A (en) | Method and apparatus for chemical/mechanical polishing | |
| JPH09139368A (ja) | 化学的機械研磨方法 | |
| JPH02177435A (ja) | 半導体基板の製法 | |
| JP3116879B2 (ja) | 半導体装置の製造方法 | |
| US6184106B1 (en) | Method for manufacturing a semiconductor device | |
| JP3192346B2 (ja) | 半導体装置の製造方法及び半導体製造装置 | |
| US20050136619A1 (en) | Semiconductor devices and methods of forming a trench in a semiconductor device | |
| JPH08162431A (ja) | 半導体装置の平坦化方法 | |
| JPH0951034A (ja) | 半導体装置の製造方法 | |
| JPH09148285A (ja) | 化学的機械研磨粒子及び半導体装置の製造方法 | |
| JP2570735B2 (ja) | 多層配線形成方法 | |
| GB2298961A (en) | polishing apparatus | |
| JP2597424B2 (ja) | 半導体装置の製造方法 | |
| JP3575126B2 (ja) | 多層配線形成法 | |
| JPH09153494A (ja) | 半導体素子の表面平坦化方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |