JP2938736B2

JP2938736B2 - ストレスモード回路

Info

Publication number: JP2938736B2
Application number: JP5300012A
Authority: JP
Inventors: ブイ・コードバマイケル; シー・ハーディーキム
Original assignee: NIPPON FUAUNDORII KK; YUNAITETSUDO MEMORIIZU Inc
Current assignee: NIPPON FUAUNDORII KK; YUNAITETSUDO MEMORIIZU Inc
Priority date: 1992-11-30
Filing date: 1993-11-30
Publication date: 1999-08-25
Anticipated expiration: 2014-08-25
Also published as: JPH06215600A; EP0600527A1; EP0600527B1; DE69327938T2; DE69327938D1; KR940012849A; KR100247785B1; US5532618A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、集積回路の高速な信
頼性試験に用いて好適なストレスモード回路に関するも
のであり、このストレスモード回路は、集積回路内で使
用する内部ＶＣＣを生成するための基準電圧を供給する
回路である。この基準電圧は、外部ＶＣＣの低値に対し
ては一定となる一方、外部ＶＣＣの高値に対しては外部
ＶＣＣに比例した値となる。

【０００２】

【従来の技術】ある種の集積回路は、内部電圧を増加さ
せることによってその信頼性試験が行われる。一般に、
この試験は、早めに破壊に達する条件で実施される。す
なわち、内部電圧と外部電圧とを等しく設定する装置
が、信頼性試験を行うために外部電圧を上昇させる。こ
れによる内部電圧の上昇は、いわゆるストレスモードを
生じさせる。一般に、ストレスモードとは、人為的に電
圧ＶＣＣのレベルを高くすることを意味する。

【０００３】また、高密度のメモリのような類の集積回
路は、外部電圧ＶＣＣより小さい内部動作電圧（一般
に、５Ｖ）によって動作する。これらの回路は、このよ
うな低い内部電圧を用いることによって、より信頼性が
高く、しかも消費電力が小さくなっている。しかしなが
ら、この５Ｖという電圧は、多くの応用分野に対して工
業的に広く受け入れられているものの、これら集積回路
のチップ上に組み込まれる降圧回路（ＶＤＣ；voltage
down converter）を用いてさらに降圧する必要がある。
すなわち、ＶＤＣとは、与えられる外部ＶＣＣより低い
出力電圧を供給するものである。

【０００４】図１は、チップ上のＶＤＣの理想的な特性
を示すグラフである。同図において、直線１０は、内部
電圧ＶＣＣ（ＶＣＣＩＮＴ）と外部電圧ＶＣＣ（ＶＣＣ
ＥＸＴ）との関係を、ＶＣＣＥＸＴが電圧Ｘ以下の範囲
において表している。この直線１０の傾きは「１」であ
り、したがって、電圧０から電圧Ｘの範囲においてＶＣ
ＣＩＮＴ＝ＶＣＣＥＸＴとなる。また、ＶＣＣＥＸＴが
電圧Ｘ以上の範囲においては、直線１２に表されるよう
に、ＶＣＣＩＮＴはＶＣＣＥＸＴの値に関わりなく一定
となる。

【０００５】しかしながら、ＶＤＣは、ＶＣＣＥＸＴが
電圧Ｘ以上の範囲で変化する間、一定のＶＣＣＩＮＴを
保つために用いられるものの、ＶＣＣＥＸＴを単に上昇
させるのみではＶＣＣＩＮＴを一定値より上昇させるこ
とができないため、高速な信頼性試験を行うことは不可
能である。

【０００６】この問題を克服するには、いくつかの方法
がある。すなわち、ストレスモード回路を組み込み、下
記（ａ）〜（ｃ）のいずれかの値をとるＶＣＣＩＮＴを
発生させる方法がある。（ａ）ＶＣＣＥＸＴと等しい値（ｂ）ＶＣＣＥＸＴに比例する値（ｃ）ＶＣＣＥＸＴより一定の低い値

【０００７】しかしながら、ある種のストレスモード回
路は、テストモードを選択するためのタイミング信号を
必要とする論理ゲートを使用する。すなわち、この方法
の欠点は、ストレスモード回路が偶発的に動作する可能
性が高いということである。例えば、チップの電力を上
げた場合、ストレスモードをイネーブルするのに必要な
タイミング信号が偶発的に供給される可能性がある。こ
のため、利用者が気付かない間にチップがストレスモー
ドで動作し、この結果、回路に高電圧が供給され、チッ
プの信頼性が急速に低下してしまう危険がある。

【０００８】図２は、従来のストレスモード回路の構成
例を示す回路図である。同図において、回路１３は、ス
トレスモード回路１３ａとＶＤＣ１３ｂとから構成され
ている。ストレスモード回路１３ａは、比較器１４とト
ランジスタ１６，１８，２０，２２，２４，２６とから
構成されている。また、ＶＤＣ１３ｂは、トランジスタ
２８，３０，３２，３４，３６，３８，４０から構成さ
れている。回路１３は、２つの外部供給電圧ＶＣＣＥＸ
Ｔ、基準電圧ＶＲ、この基準電圧ＶＲに比例する電圧Ｖ
Ｇ、および前記電圧ＶＣＣＥＸＴの５分の１の電圧ＶＣ
ＣＥＸＴ／５を入力として取り込む。ここで、電圧ＶＧ
は、電圧ＶＣＣＥＸＴ／５との比較電圧として生成され
る。そして、回路１３は、電圧ＶＣＣＩＮＴを出力す
る。

【０００９】ＶＧ≧ＶＣＣＥＸＴ／５のとき、回路１３
はストレスモードにならない。すなわち、比較器１４
は、ｐチャネル型トランジスタ１６へＨｉｇｈレベルの
信号を出力し、トランジスタ１６をオフに維持する。ま
た、トランジスタ１８，２０，２２は、分圧回路として
構成されている。そして、ノード２４の電圧は、トラン
ジスタ１６がオンのとき、ＶＣＣＥＸＴの３分の１とな
り、トランジスタ１６がオフのとき、ＯＶとＶＴＰ（ス
レッシュホールド電圧）との間の値（およそ０．７Ｖ）
となる。

【００１０】ＶＧ≧ＶＣＣＥＸＴ／５の状態が継続する
間、トランジスタ１６はオフとなる。このとき、ノード
２４の電圧は低くなる。ここで、ノード２４は、ｎチャ
ネル型トランジスタ２６のゲートに接続されているの
で、トランジスタ２６はオフあるいはオフに近い状態と
なる。また、トランジスタ２８のゲート電極には電圧Ｖ
Ｒが入力されている。さらに、トランジスタ２８，３
０，３２，３４，３６，３８，４０は、ノード４２に供
給される内部電圧ＶＣＣＩＮＴが電圧ＶＲの２倍になる
よう構成されている。ここで、トランジスタ３８，４０
は、もう１つの分圧回路として構成されている。そし
て、ノード４４の電圧は、ＶＣＣＩＮＴの２分の１か、
あるいは電圧ＶＲと等しい値となる。

【００１１】一方、ＶＣＣＥＸＴ／５＞ＶＧとなり、ス
トレスモードに切り替わると、比較器１４は、Ｌｏｗレ
ベルの信号を出力し、トランジスタ１６をオンする。こ
のとき、ノード２４の電圧は、ＶＣＣＥＸＴの３分の１
となり、この電圧がトランジスタ２６へ供給され、該ト
ランジスタ２６がオンとなる。また、ノード４２の内部
電圧ＶＣＣＩＮＴは、電圧ＶＲがまだトランジスタ２８
へ供給されているので、ＶＣＣＥＸＴの３分の２にはな
らない。トランジスタ２６，２８はともにオンとなり、
トランジスタ２６のみがオンであるときより大きな電流
駆動能力が得られる。これにより、ノード２７の電圧
は、トランジスタ２６のみがオンであるときよりも引き
下げられる。このノード２７の低い電圧では、トランジ
スタ３６はより一層オンとなる。したがって、トランジ
スタ３０のゲートへ供給されるノード４４の電圧は、ス
トレスモードの間、ＶＣＣＥＸＴの３分の１より大きく
なり、トランジスタ２８へ供給される電圧ＶＲの作用を
補うことになる。これにより、ノード４４の電圧の２倍
の電圧であるＶＣＣＩＮＴは、ＶＣＣＥＸＴの３分の２
より大きくなる。

【００１２】

【発明が解決しようとする課題】ところで、上記回路１
３のテストモードにおける１つの欠点は、ＶＣＣＥＸＴ
に比例してＶＣＣＩＮＴを供給できないことである。そ
して、電圧ＶＲと、ノード２４からトランジスタ２６の
ゲートへ供給される電圧とは、ともにＶＣＣＩＮＴに影
響を及ぼす入力電圧である。これら２つの入力電圧は、
それぞれ独立して調整されるため、ＶＣＣＥＸＴに比例
した電圧を生成するよう回路１３を調整することは極め
て困難である。

【００１３】そこで、この発明の主たる目的は、上述し
た課題を解決することにある。また、この発明のもう１
つの目的は、ＶＣＣＩＮＴがＶＣＣＥＸＴの変化率に対
して一定となる状態から変化する状態への変化点をＶＣ
ＣＥＸＴの変化率に依存せずに設定することができる回
路を提供することにある。

【００１４】

【課題を解決するための手段及び作用】この発明は、集
積回路チップの早めに結果を得るための高負荷を設定し
た高速な信頼性試験のためのテストモード回路を提供す
る。この回路は、ＶＣＣＥＸＴの低電圧域において一定
基準電圧を供給する。また、この回路は、高速な信頼性
試験の実行時に、ＶＣＣＥＸＴにほぼ比例した基準電圧
を供給する。この基準電圧は、内部ＶＣＣ（ＶＣＣＩＮ
Ｔ）を生成するのに用いられる。このＶＣＣＩＮＴは、
基準電圧が一定である間は一定となり、ストレスモード
において基準電圧がＶＣＣＥＸＴに比例する間はＶＣＣ
ＥＸＴに比例する。この発明の好適な実施例は、基準電
圧とＶＣＣＥＸＴに比例した電圧とを比較する比較回路
と、ＶＣＣＥＸＴに比例した電圧を生成する回路と、基
準電圧あるいはＶＣＣＥＸＴに比例した電圧のいずれか
を回路出力端へ出力として供給するスイッチ手段とを具
備している。このような電圧変換回路（テストモード回
路）の動作についての新規かつ重要な点は、その基準電
圧を供給する能力、すなわちＶＣＣＥＸＴの低電圧域に
おいて一定電圧となりかつ回路が高速な信頼性試験を実
行する間にＶＣＣＥＸＴに比例した電圧となるＶＣＣＩ
ＮＴを供給する能力である。こうしたテストモード回路
についてのもう１つ重要な点は、テストモードにおける
ＶＣＣＥＸＴに対するＶＣＣＩＮＴの比率と、通常動作
時における基準電圧のレベルとが、異なるサイズのトラ
ンジスタを用いることによって設定されることである。
また、この発明は、テストモード回路を動作させる方法
をも含んでいる。この回路を動作させる方法は、例えば
下記（１）〜（３）のステップを有している。（１）基準電圧ＶＲＥＦと比例電圧ＶＣＣＥＸＴ^*（す
なわち、ＶＣＣＥＸＴに比例した電圧）とを比較するス
テップ（２）ＶＲＥＦ≧ＶＣＣＥＸＴ^*のとき、出力として基
準電圧ＶＲＥＦを供給するステップ（３）ＶＣＣＥＸＴ^*＞ＶＲＥＦのとき、出力として比
例電圧ＶＣＣＥＸＴ^*を供給するステップ

【００１５】

【実施例】以下、図面を参照して、この発明の実施例に
ついて説明する。図３はこの発明の好適な一実施例の構
成を示すブロック図である。同図において、回路４８
は、多くの入力を取り込み、電圧変換器たる降圧回路
（ＶＤＣ）６８へ信号を供給する。好ましくは、これら
全ての回路４８，６８は、メモリなどのホスト回路とし
て同一のチップに搭載されている。

【００１６】回路４８内において、基準電圧ＶＲＥＦ
は、チップ上の（あるいは、チップ外部の）他の箇所で
発生され、信号線５０を介してスイッチ５２へ供給され
る。また、基準電圧ＶＲＥＦは、比較器５４の入力端に
も供給される。比較器５４は、信号線５６を介し、制御
信号をスイッチ５２へ出力する。スイッチ５２は、基準
電圧ＶＲＥＦを選択的に回路出力端のノード５８へ供給
する。

【００１７】電圧生成回路たるＶＣＣＥＸＴ分圧生成器
６０は、信号線６２を介し、電圧をスイッチ６４へ供給
する。生成器６０によって発生される電圧は、比較器５
４の上記と異なる他の入力端へ供給される。比較器５４
は、信号線６６を介し、第２の制御信号をスイッチ６４
へ供給する。これにより、スイッチ６４は、信号線６２
の電圧を選択的にノード５８へ供給する。このノード５
８は、内部信号ＶＣＣＩＮＴを出力するＶＤＣ６８の入
力端に接続されている。なお、ＶＤＣ６８は、図２に示
した回路１３のＶＤＣと同様に構成してもよいし、そう
でなくてもよい。ここで、ＶＤＣ６８の一例を図５に示
しておく。

【００１８】次に、図４に示す詳細図を参照し、この実
施例による回路４８の動作を説明する。同図において、
トランジスタ７０，７２，７４，７６，７８，８０，８
２は、第１の差動増幅器（第１の比較回路）を構成して
いる。図示のように、電界効果トランジスタを用いてい
るが、バイポーラ技術やその他の技術を適用しても良
い。ＶＲＥＦは、第１の入力端であるトランジスタ７
０，７２のゲート電極へ供給される。ＶＣＣＥＸＴ分圧
生成器６０によって生成される０．３ＶＣＣＥＸＴは、
ノードあるいは信号線６２ａを介し、第２の入力端であ
るトランジスタ７４のゲート電極へ供給される。

【００１９】この０．３ＶＣＣＥＸＴは、ＶＣＣＥＸＴ
の任意の比例電圧であって、ＶＣＣＥＸＴに比例する所
定範囲の電圧である。０．３ＶＣＣＥＸＴ＜ＶＲＥＦの
とき、トランジスタ７４は、トランジスタ７２より弱く
オンとなる。すなわち、トランジスタ７４は、トランジ
スタ７２より伝導性が低くなる（これらトランジスタ７
４，７２のソースは互いに接続されているので、各々の
伝導性はそのゲート電圧によって決まる）。トランジス
タ７２は、より多くの電流がアクティブトランジスタ７
０を経て第２の電圧供給源あるいは基準電圧源（通常、
アースである）へ流れることを許容するため、ノード８
４の電圧はノード８６の電圧より低くなる。ＶＣＣＩＮ
Ｔは、トランジスタ７６，７８の両方のゲート電極に供
給されると共に、トランジスタ７８は、そのゲート−ソ
ース間の電圧がトランジスタ７６のゲート−ソース間の
電圧より大きいため、トランジスタ７６より多くの電流
が流れることを許容する。したがって、ノード８８の電
圧は、ノード９０の電圧より低くなる。

【００２０】このノード８８の電圧は、トランジスタ８
０，８２のゲート電極に供給され、また、これらトラン
ジスタ８０，８２のソース電極にはＶＣＣＥＸＴが供給
されるようになっている。トランジスタ８０，８２のゲ
ート−ソース間の電圧は互いに等しいので、これらの間
には等しい量の電流が流れる。しかしながら、トランジ
スタ７６はトランジスタ７８ほど強くオンとならないの
で、トランジスタ７６のソース−ドレイン間の抵抗はト
ランジスタ７８のそれより大きくなる。したがって、ト
ランジスタ８２からの電流は、トランジスタ７６をまた
がる電圧降下を、トランジスタ８０からの電流によるト
ランジスタ７８をまたがる電圧降下より大きくすること
になる。これにより、ノード９０が高い電圧に引き上げ
られ、第１のスイッチすなわちｎチャネル型トランジス
タ５２の伝導性がより高くなる。

【００２１】一方、０．３ＶＣＣＥＸＴ＞ＶＲＥＦのと
き、トランジスタ７４は、トランジスタ７２よりオンと
なり易くなる。したがって、トランジスタ７４はより多
くの電流を流すので、ノード８６はノード８４より電圧
が低くなる。また、トランジスタ７６，７８はＶＣＣＩ
ＮＴによって制御されると共に、トランジスタ７６は、
そのゲート−ソース間の電圧がトランジスタ７８のゲー
ト−ソース間の電圧より大きいため、トランジスタ７８
より強くオンとなる。これにより、ノード９０の電圧は
ノード８８の電圧より低くなる。

【００２２】ノード８８はトランジスタ８２のゲート電
極に接続されているので、トランジスタ８２のゲート電
圧はノード８８の電圧と等しくなる。また、トランジス
タ８０，８２のゲート−ソース間の電圧は互いに等しい
ので、これらの間には等しい量の電流が流れる。しかし
ながら、トランジスタ７６はトランジスタ７８より強く
オンとなるので、トランジスタ７６のソース−ドレイン
間の抵抗はトランジスタ７８のそれより小さくなる。し
たがって、トランジスタ８２からの電流は、トランジス
タ７６をまたがる電圧降下を、トランジスタ８０からの
電流によるトランジスタ７８をまたがる電圧降下より小
さくすることになる。これにより、ノード９０は、上述
した０．３ＶＣＣＥＸＴ＜ＶＲＥＦのときより低い電圧
に引き下げられ、トランジスタ５２の伝導性がより低く
なる。

【００２３】ノード９０の電圧は、信号線５６を介し、
スイッチ５２へ供給される。このスイッチ５２は、１つ
のｎチャネル型トランジスタによって構成されている。
信号線５６は、上述した第１の差動増幅器の入力に応じ
てトランジスタ（すなわち、スイッチ）５２を制御する
ために、該トランジスタ５２のゲート電極に接続されて
いる。ＶＲＥＦ＞０．３ＶＣＣＥＸＴのとき、このトラ
ンジスタ５２はオンとなる。これにより、ＶＲＥＦは、
ＶＲＥＦＰとしてノード５８へ供給され、ＶＣＣＩＮＴ
を生成するためにＶＤＣ（図示略）へ入力として供給さ
れる。一方、ＶＲＥＦ＜０．３ＶＣＣＥＸＴのとき、ト
ランジスタ５２はオフとなる。

【００２４】また、トランジスタ９２，９４，９６，９
８，１００，１０２，１０４は、上述した第１の差動増
幅器と類似した機能を有する第２の差動増幅器（第２の
比較回路）を構成するが、その入力電圧ＶＲＥＦおよび
０．３ＶＣＣＥＸＴは反転されている。すなわち、この
第２の差動増幅器において、ＶＲＥＦは第２の入力端で
あるトランジスタ９２，９６のゲート電極へ供給され、
分圧生成回路の出力電圧は、第１の入力端であるトラン
ジスタ９４のゲート電極へ供給され、その信号線６６へ
供給される出力がＶＲＥＦ＜０．３ＶＣＣＥＸＴのとき
にＨｉｇｈレベルとなるよう構成されている。

【００２５】第２の差動増幅器の出力は、信号線６６を
介し、スイッチ６４へ供給される。このスイッチ６４
は、１つのｎチャネル型トランジスタによって構成され
ている。信号線６６は、このトランジスタ（すなわち、
スイッチ）６４のゲート電極に接続されている。トラン
ジスタ６４は、信号線６６の電圧がＨｉｇｈレベルのと
きオンとなる。信号線６６の電圧は、上記第２の差動増
幅器へ入力されるＶＲＥＦと０．３ＶＣＣＥＸＴとの比
較結果に応じて、Ｈｉｇｈレベルとなる。ＶＲＥＦ＞
０．３ＶＣＣＥＸＴのとき、信号線６６への出力はＬｏ
ｗレベルとなり、トランジスタ６４はオフとなる。一
方、ＶＲＥＦ＜０．３ＶＣＣＥＸＴのとき、信号線６６
への出力はＨｉｇｈレベルとなり、トランジスタ６４は
オンとなる。これにより、０．３ＶＣＣＥＸＴが、ＶＣ
ＣＥＸＴ分圧生成器６０から信号線６２ｂを介して供給
され、電圧ＶＲＥＦＰとして出力される。

【００２６】次に、図５を参照し、図３に示したＶＤＣ
６８の動作を説明する。同図において、回路１１０は、
電圧ＶＲＥＦＰおよびＶＣＣＥＸＴを取り込み、ＶＣＣ
ＩＮＴを出力する。

【００２７】ＶＣＣＥＸＴは、トランジスタ１１４のソ
ース−ドレイン経路を介し、ノード１１２へ選択的に供
給される。また、ＶＣＣＥＸＴは、トランジスタ１１８
のソース−ドレイン経路を介し、ノード１１６へ選択的
に供給される。トランジスタ１１４，１１８のゲート電
極は互いに接続されており、さらにノード１１６に接続
されている。ノード１１２は、トランジスタ１２２のソ
ース−ドレイン経路を介し、ノード１２０に選択的に接
続される。また、ノード１１６は、トランジスタ１２４
のソース−ドレイン経路を介し、ノード１２０に選択的
に接続される。ノード１２０には、電流源１２１を介
し、基準電圧（すなわち、アース）が供給される。さら
に、トランジスタ１２２のゲート電極には、外部より取
り込まれたＶＲＥＦＰが供給される。

【００２８】また、ＶＣＣＥＸＴは、トランジスタ１２
８のソース−ドレイン経路を介し、ノード１２６へ選択
的に供給される。トランジスタ１２８のゲート電極はノ
ード１１２に接続されている。ノード１２６は、トラン
ジスタ１３２のソース−ドレイン経路を介し、ノード１
３０に選択的に接続される。さらに、ノード１３０は、
トランジスタ１２４のゲート電極に接続されている。ま
た、ノード１３０は、トランジスタ１３２のゲート電極
にも接続されている。さらに、ノード１３０は、トラン
ジスタ１３４のソース−ドレイン経路を介し、アースさ
れている。また、トランジスタ１３４のゲート電極はア
ースされている。

【００２９】こうして、回路１１０は、ノード１３０か
らトランジスタ１２４のゲート電極へ供給される電圧を
ＶＲＥＦＰと実質的に等しい電圧に維持するよう動作す
る。ＶＲＥＦＰ＝ＶＲＥＦのとき（すなわち、通常動作
のモード）、ノード１３０の電圧は、実質的に一定のＶ
ＣＣＩＮＴを維持するためにＶＲＥＦＰとほぼ等しくな
る。ＶＲＥＦＰは、前述したように、ＶＣＣＥＸＴの比
例電圧がＶＲＥＦを越えるまでの間、変化するＶＣＣＥ
ＸＴに対して一定の電圧ＶＲＥＦとして供給される。こ
こで、ＶＲＥＦＰは、回路がストレスモードで動作する
場合、ＶＣＣＥＸＴの比例電圧と等しくなる。

【００３０】ＶＲＥＦＰがＶＲＥＦ（通常動作時）から
ＶＣＣＥＸＴの比例電圧（ストレスモード）へ変化する
と、トランジスタ１２２のゲート電極の電圧は増加す
る。これにより、トランジスタ１２２がより強くオンと
なり、ノード１１２の電圧が引き下げられる。ノード１
１２の電圧が低くなると、トランジスタ１２８がより強
くオンとなり、ノード１２６の電圧（ＶＣＣＩＮＴ）が
引き上げられる。こうして、ＶＣＣＩＮＴは、ＶＲＥＦ
Ｐの増加が停止するまで高く引き上げられる。トランジ
スタ１３２，１３４は分圧器として動作するので、ノー
ド１２６の高い電圧によってノード１３０の電圧は増加
される。

【００３１】ノード１３０の電圧が増加されると、トラ
ンジスタ１２４がより強くオンとなり、ノード１１６の
電圧が引き下げられる。ノード１１６の電圧が下がる
と、トランジスタ１１４がより強くオンとなり、ノード
１１２の電圧が引き上げられる。ここで、ノード１１２
の電圧は、トランジスタ１２８をかろうじてオンに保
ち、ノード１２６における電流の漏出を補償する。

【００３２】ここで例えば、この実施例の通常動作時に
おける電圧は下記の値に設定することが望ましい。ＶＲＥＦＰ＝ＶＲＥＦ＝１．５ＶＶＣＣＩＮＴ＝３．３ＶＶＣＣＥＸＴ＝５ＶＶＣＣＥＸＴの比例電圧≦ＶＲＥＦまた、ＶＣＣＩＮＴは、チップが通常動作の状態であろ
うと、あるいはストレスモードであろうと、ＶＲＥＦＰ
のおよそ２．２倍に設定することが望ましい。

【００３３】ＶＣＣＥＸＴの比例電圧がＶＲＥＦを越え
ると、ＶＲＥＦＰはＶＣＣＥＸＴの比例電圧と等しくな
る。ＶＣＣＥＸＴの比例電圧は、ＶＣＣＥＸＴがおよそ
７Ｖに達したとき、およそ２．１Ｖまで増加する。これ
により、ＶＣＣＩＮＴは、およそ４．６２Ｖに等しくな
る。高速な試験は、ＶＣＣＩＮＴがこのような高い電圧
のときに行われる。

【００３４】この実施例によれば、他の入力電圧を必要
とせずに通常動作モードとストレスモードの両モードに
対してＶＣＣＩＮＴを生成可能なＶＲＥＦＰを供給する
ことができる。このことは、図２に示したトランジスタ
２６，２８のように、ＶＣＣＩＮＴを決定するために２
つの入力電圧を必要としなくて済むことを意味する。こ
れにより、ＶＣＣＩＮＴを生成するために２つの入力比
較電圧を用いることによる適切な調整の問題は除去され
る。そして、内部電圧ＶＣＣＩＮＴはＶＣＣＥＸＴに対
してより正確に比例することになる。

【００３５】また、図３に示した実施例の構成において
は、いかなるクロック信号の供給も必要としない。した
がって、例えばチップに与える電力を引き上げたとき
に、偶発的にストレスモードに切り替わる危険がない。

【００３６】トランジスタ１０６は、図４に示した回路
のパワーアップ用トランジスタとして用いられる。電力
を引き上げる場合、トランジスタ１０６によって電流が
トランジスタ７８をバイパスする。これにより、ノード
８８の電圧がノード９０の電圧より引き下げられる。そ
して、トランジスタ８２は、そのゲート−ドレイン間の
電圧降下のために、より高い電流駆動能力を有すること
になる。これにより、ノード９０は、その電圧がＶＣＣ
ＥＸＴに近づけられる。この結果、信号線５６へ出力さ
れる信号はＨｉｇｈレベルとなる。

【００３７】仮に、トランジスタ１０６を用いない場
合、ノード９０の電圧および信号線５６へ出力される信
号のレベルを如何にして引き上げるかについては分から
ない。この実施例では、ＶＲＥＦをＶＲＥＦＰとして供
給するために、信号線５６へ出力する信号のレベルを高
電圧によって引き上げる必要がある。

【００３８】また、図４に示したトランジスタ７６，７
８，９８，１００は、前述した第１および第２の差動増
幅器におけるいくつかのトランジスタをまたがる電圧降
下ＶＣＣＥＸＴ−ＶＳＳを防止するために利用される。
この実施例では、寸法の小さいトランジスタを用いてい
るので、トランジスタをまたがる大きな電圧降下（ＶＣ
ＣＥＸＴ−ＶＳＳ）は、パンチ・スルーやゲートダイオ
ード・ブレイクダウン（gated-diode breakdown）の原
因となる。

【００３９】また、ＶＣＣＥＸＴ分圧生成器６０は、２
つの分圧回路として構成されており、これら分圧回路は
それぞれ信号線６２ａ，６２ｂを介して電圧を供給する
のに用いられる。ＶＣＣＥＸＴ分圧生成器６０として２
つの分圧回路を用いることは、以下の理由から望ましい
と考えられる。すなわち、スイッチ５２，６４は同時に
動作すると考えられ、この場合、ＶＲＥＦを伝達する信
号線５０は（０．３）ＶＣＣＥＸＴを伝達する信号線６
２ｂに接続される。この接続によって、信号線６２ｂに
電圧のゆらぎが起こる。仮に、信号線６２ｂが、信号線
６２ａを介して差動増幅器の入力にも接続されるとする
と、差動増幅器の出力が逆に影響を受けることになる。
したがって、こうした状況を回避するために、別個の分
圧回路として構成されている。

【００４０】また、前述した２つの差動増幅器は、より
適切なＶＲＥＦＰを供給するため、同時に出力を切り替
えないようにすることが望ましい。この同時切り替えを
回避するため、トランジスタ７４は、トランジスタ７
２，９４，９６より大きなチャンネル長を有することが
望ましい。これによって、第１の差動増幅器（トランジ
スタ７４を含む）が第２の差動増幅器の後に切り替わる
ようになる。この点については、増幅器の他の態様にお
いても同様の結果となることに留意すべきである。

【００４１】また、ストレスモードにおけるＶＣＣＥＸ
Ｔの比例電圧を調整し、また、ＶＲＥＦＰがＶＲＥＦと
ＶＣＣＥＸＴの比例電圧との間で変化する変化点を調整
するために、トランジスタのサイズを変更しても良い。
ＶＣＣＥＸＴの比例電圧を調整するために、スイッチ６
４に接続される分圧器を異なる電圧を出力するよう変更
することも可能である。これにより、ストレスモードに
おいて異なるＶＣＣＥＸＴの比例電圧がＶＲＥＦＰとし
て供給される。また、図６に示す破線１４０の右側にお
ける直線ＶＲＥＦＰの傾きは、スイッチ６４に接続され
る分圧器６０の出力に適合するようになる。ＶＲＥＦＰ
の比例電圧を変化させることによって、ストレスモード
における利用者の要求に応じてＶＣＣＩＮＴを変化させ
ることができる。

【００４２】また、図６に示す破線１４０によって表さ
れる変化点を調整するために、差動増幅器の入力に接続
された分圧器６０が異なる電圧を供給するよう調整する
ことも可能である。例えば、分圧器６０の出力電圧が増
加すると、差動増幅器は、ＶＣＣＥＸＴの増加に伴って
破線１４０の左側の点で切り替わる。一方、分圧器６０
の出力電圧が減少すると、ＶＲＥＦＰは破線１４０の右
側の点で変化する。

【００４３】この実施例による回路を組み込んだチップ
は、特に信頼性試験に適しているという利点がある。例
えば、試験者は、チップが破壊するまで該チップをスト
レスモード（高圧のＶＣＣＩＮＴ）で動作させ、チップ
がストレスモードにおいて破壊する時間に基づき、該チ
ップが所定の信頼性を維持し得る予測寿命を算出するこ
とができる。

【００４４】また、この算出される予測寿命は、ストレ
スモードにおけるＶＣＣＩＮＴの値によって定まる。と
ころが、チップは、該チップのパッケージ外部で利用す
るためにＶＣＣＩＮＴに接続すべきピンを持たないとい
う問題がある。したがって、試験者は、設計者によって
提供されるＶＣＣＩＮＴの値を用いる必要がある。ＶＣ
ＣＩＮＴの値が正確に分からない場合には、算出される
予測寿命にその不正確さが反映されることになる。

【００４５】ところで、図２に示した従来の回路によっ
て実際に生成されるＶＣＣＩＮＴは、ＶＣＣＩＮＴがト
ランジスタ２６，２８の両方のゲート入力電圧によって
定まるため、正確かつ精密には算出することができな
い。本質的に、トランジスタ２６，２８の両方のゲート
電極に対する入力電圧の変動範囲は、図２に示した従来
回路のＶＣＣＩＮＴの変動範囲を本実施例のそれよりも
大きくする。このため、図２に示した従来回路のＶＣＣ
ＩＮＴの算出値は、図２に示した従来回路が実際に動作
するときのＶＣＣＩＮＴの値より正確かつ精密ではなく
なる。したがって、予測寿命の決定は正確になされない
ことになる。

【００４６】さらに、図２に示した従来回路は、通常動
作からストレスモードへの変化が明瞭でない。このた
め、ストレスモードか通常動作かを決定する際に問題が
ある。ＶＣＣＥＸＴに対して電圧値が低すぎる状態でチ
ップがストレスモードへ移行すると、電力が無駄に消費
される。また、試験者あるいは利用者が、当該回路がス
トレスモードであることを知らずにいると、チップの寿
命を減少させてしまう危険がある。

【００４７】上述したことは、本実施例によって解決可
能である。また、この発明は、その技術的思想から逸脱
することなく、様々な変形や置き換えが可能である。

【００４８】

【発明の効果】以上説明したように、この発明によれ
ば、通常動作時における外部電圧の低電圧域では一定の
内部電圧が供給される一方、ストレスモードにおける外
部電圧の高電圧域では外部電圧にほぼ比例した内部電圧
が供給されるので、集積回路チップの高速な信頼性試験
を適切に行うことができる。また、従来のように、通常
動作とストレスモードとを切り換えるタイミング信号を
使用しないので、電力の引き上げによる偶発的な切り換
わり等の誤動作を回避することができる。

【図面の簡単な説明】

【図１】図１は、チップ上のＶＤＣの入出力特性を示す
グラフである。

【図２】図２は、テストモード回路に接続される従来の
降圧回路の構成例を示す詳細図である。

【図３】この発明の好適な一実施例の構成を示すブロッ
ク図である。

【図４】図３に示した実施例の詳細図である。

【図５】図４に示した実施例に接続されるＶＤＣの構成
を示す図である。

【図６】図３に示した実施例において、ＶＣＣＥＸＴに
対するＶＲＥＦＰおよびＶＣＣＩＮＴの特性を示すグラ
フである。

【符号の説明】

４８回路５０，５６，６２，６６信号線５２，６４スイッチ５４比較器５８ノード６０ＶＣＣＥＸＴ分圧生成器６８ＶＤＣ

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号ＦＩＧ１１Ｃ 11/413 Ｇ０１Ｒ 31/28 Ｖ (72)発明者マイケルブイ・コードバアメリカ合衆国・コロラド州・80906・コロラド・スプリングス・＃337・クワイル・レイク・ロード・3388 (72)発明者キムシー・ハーディーアメリカ合衆国・コロラド州・80906・コロラド・スプリングス・キット・カーソン・レーン・9760 (56)参考文献特開昭62−232155（ＪＰ，Ａ) 特開平４−184179（ＪＰ，Ａ) 特開平５−314769（ＪＰ，Ａ) 特開平６−18634（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁶，ＤＢ名) G11C 29/00 G11C 11/413 G11C 11/407 G01R 31/26 G01R 31/28

Claims

(57)【特許請求の範囲】

【請求項１】集積回路の信頼性試験に用いられる内部
電圧を供給するストレスモード回路であって、外部電圧を分圧して該電圧の比例電圧を生成する分圧生
成回路と、前記比例電圧と所定の基準電圧とを比較し、この比較結
果を出力する比較回路と、前記比較結果に応じ、前記比例電圧あるいは前記基準電
圧を回路出力端へ選択的に供給するスイッチ手段とを具
備することを特徴とするストレスモード回路。
【請求項２】集積回路の信頼性試験に用いられる内部
電圧を供給するストレスモード回路であって、所定の出力電圧を生成する分圧生成回路と、各々第１および第２の入力端と出力端とを有し、互いに
相反する比較結果を出力する第１および第２の比較回路
と、第１および第２のスイッチとを具備してなり、前記第１の比較回路の第１の入力端および前記第２の比
較回路の第２の入力端に所定の基準電圧が供給されると
共に、前記第１の比較回路の第２の入力端および前記第
２の比較回路の第１の入力端に前記分圧生成回路の出力
電圧が供給され、前記第１のスイッチに前記基準電圧および前記第１の比
較回路の出力が供給され、前記第１の比較回路の出力に
応じて前記基準電圧が回路出力端へ選択的に供給される
と共に、前記第２のスイッチに前記分圧生成回路の出力
電圧および前記第２の比較回路の出力が供給され、前記
第２の比較回路の出力に応じて前記分圧生成回路の出力
電圧が前記回路出力端へ選択的に供給されることを特徴
とするストレスモード回路。
【請求項３】前記回路出力端に接続され、前記選択的
に供給される電圧を所定倍の電圧に変換し、これを内部
電圧として出力する電圧変換器を具備することを特徴と
する請求項１記載または請求項２記載のストレスモード
回路。