JP2937730B2 - Ｓｏｉ基板の製造方法 - Google Patents
Ｓｏｉ基板の製造方法Info
- Publication number
- JP2937730B2 JP2937730B2 JP5348948A JP34894893A JP2937730B2 JP 2937730 B2 JP2937730 B2 JP 2937730B2 JP 5348948 A JP5348948 A JP 5348948A JP 34894893 A JP34894893 A JP 34894893A JP 2937730 B2 JP2937730 B2 JP 2937730B2
- Authority
- JP
- Japan
- Prior art keywords
- ions
- soi substrate
- oxide film
- region
- formation region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Element Separation (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、イオン注入によるＳＯ
Ｉ（エス・オー・アイ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓ
ｕｌａｔｏｒ））基板の製造方法に関する。
Ｉ（エス・オー・アイ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓ
ｕｌａｔｏｒ））基板の製造方法に関する。
【０００２】
【従来の技術】ＳＯＩ技術は、ＣＭＯＳ ＬＳＩの高速
化、高集積化に適した基本技術として注目されている。
その中で、ＳＩＭＯＸ（サイモックス（Ｓｅｐａｒａｔ
ｉｏｎｂｙ Ｉｍｐｌａｎｔｅｄ Ｏｘｙｇｅｎ））
は、ＭＯＳデバイスの適用が比較的容易であるために、
最も注目されている技術の１つである。
化、高集積化に適した基本技術として注目されている。
その中で、ＳＩＭＯＸ（サイモックス（Ｓｅｐａｒａｔ
ｉｏｎｂｙ Ｉｍｐｌａｎｔｅｄ Ｏｘｙｇｅｎ））
は、ＭＯＳデバイスの適用が比較的容易であるために、
最も注目されている技術の１つである。
【０００３】図６は、このＳＩＭＯＸ技術によって作製
したＳＯＩ基板を模式的に示す断面図である。このＳＯ
Ｉ基板の作製の順序としては、まずシリコン基板１に酸
素イオンビーム４を１５０ＫｅＶの加速エネルギー、及
び３×１０18ｉｏｎｓ／ｃｍ2のドーズ量で注入し、次
いで、１１５０°Ｃで５時間の熱処理をおこなう。この
熱処理により、埋め込み酸化膜層５と、デバイスの活性
層となる表面シリコン層９が形成される。
したＳＯＩ基板を模式的に示す断面図である。このＳＯ
Ｉ基板の作製の順序としては、まずシリコン基板１に酸
素イオンビーム４を１５０ＫｅＶの加速エネルギー、及
び３×１０18ｉｏｎｓ／ｃｍ2のドーズ量で注入し、次
いで、１１５０°Ｃで５時間の熱処理をおこなう。この
熱処理により、埋め込み酸化膜層５と、デバイスの活性
層となる表面シリコン層９が形成される。
【０００４】上記ＳＩＭＯＸ技術では、従来、多量の酸
素イオンが表面シリコン層９を通過するため、表面シリ
コン層の結晶品質が低下するという問題があった。すな
わち、酸素イオン注入後に熱処理を施しても、表面シリ
コン層９中に、析出物７や転位８が残存し、表面シリコ
ン層９の結晶性は十分には回復しないという問題であ
る。この結晶欠陥は、デバイスの信頼性を低下させる可
能性があり、実用上の問題となり得る。そこで、これら
表面シリコン層９中の欠陥を低減するために以下の３つ
の方法が示されている。
素イオンが表面シリコン層９を通過するため、表面シリ
コン層の結晶品質が低下するという問題があった。すな
わち、酸素イオン注入後に熱処理を施しても、表面シリ
コン層９中に、析出物７や転位８が残存し、表面シリコ
ン層９の結晶性は十分には回復しないという問題であ
る。この結晶欠陥は、デバイスの信頼性を低下させる可
能性があり、実用上の問題となり得る。そこで、これら
表面シリコン層９中の欠陥を低減するために以下の３つ
の方法が示されている。
【０００５】（Ａ）アプライドフィジックスレターズ、
４８巻１２号、７９４−７９６ページ、１９８６年３月
には、埋め込み酸化膜層５の形成のための酸素イオン注
入後に、窒素雰囲気中で１２５０°Ｃ以上の高温の熱処
理を施すことによって表面シリコン層９中の不純物酸素
を外方向に拡散し、前記欠陥を低減する方法が記載され
ている。
４８巻１２号、７９４−７９６ページ、１９８６年３月
には、埋め込み酸化膜層５の形成のための酸素イオン注
入後に、窒素雰囲気中で１２５０°Ｃ以上の高温の熱処
理を施すことによって表面シリコン層９中の不純物酸素
を外方向に拡散し、前記欠陥を低減する方法が記載され
ている。
【０００６】（Ｂ）特開昭６１−１７００２３号公報に
は、埋め込み酸化膜層５の形成のための酸素イオン注入
後に、更にＨ + イオンビームを加速エネルギー１２Ｋｅ
Ｖ、ドーズ量１．２×１０17ｉｏｎｓ／ｃｍ2 で注入し
たあと、窒素雰囲気中で約１１５０°Ｃの熱処理を施す
ことにより、表面シリコン層中の欠陥を低減する方法が
記載されている。
は、埋め込み酸化膜層５の形成のための酸素イオン注入
後に、更にＨ + イオンビームを加速エネルギー１２Ｋｅ
Ｖ、ドーズ量１．２×１０17ｉｏｎｓ／ｃｍ2 で注入し
たあと、窒素雰囲気中で約１１５０°Ｃの熱処理を施す
ことにより、表面シリコン層中の欠陥を低減する方法が
記載されている。
【０００７】（Ｃ）特開昭６３−３０２５１５号公報に
は、図７で示されるような方法で、表面シリコン層９中
の欠陥を低減できることが示されている。すなわち、図
７（ａ）に示されるように、シリコン基板１に、酸素イ
オンビーム４を１８０ＫｅＶの加速エネルギー、及び
２．５×１０18ｉｏｎｓ／ｃｍ2のドーズ量で注入する
と、埋め込み酸化膜層５が形成される。
は、図７で示されるような方法で、表面シリコン層９中
の欠陥を低減できることが示されている。すなわち、図
７（ａ）に示されるように、シリコン基板１に、酸素イ
オンビーム４を１８０ＫｅＶの加速エネルギー、及び
２．５×１０18ｉｏｎｓ／ｃｍ2のドーズ量で注入する
と、埋め込み酸化膜層５が形成される。
【０００８】次に図７（ｂ）に示すように、少なくとも
後に半導体素子を形成するのに必要な領域を残して、余
分な部分をエッチングによって所定深さまで除去し、Ｓ
i島部１０を形成する。除去すべき所定深さは表面シリ
コン層９及び埋め込み酸化膜層５を通りぬけ、シリコン
基板１に達する深さまでである。その後、ＡｒにＯ2を
１体積％混入した雰囲気で１２５０°Ｃで３時間の熱処
理をおこなう（図７（ｃ））。
後に半導体素子を形成するのに必要な領域を残して、余
分な部分をエッチングによって所定深さまで除去し、Ｓ
i島部１０を形成する。除去すべき所定深さは表面シリ
コン層９及び埋め込み酸化膜層５を通りぬけ、シリコン
基板１に達する深さまでである。その後、ＡｒにＯ2を
１体積％混入した雰囲気で１２５０°Ｃで３時間の熱処
理をおこなう（図７（ｃ））。
【０００９】上記のごとく、Ｓi部を島状に形成してお
くことにより、Ｓi島部の体積に対する表面積の割合が
数倍に増加し、Ｓi島部内の転位等の欠陥がこの熱処理
により表面に向かって移動しやすくなり、内部の欠陥が
除去されやすくなる。
くことにより、Ｓi島部の体積に対する表面積の割合が
数倍に増加し、Ｓi島部内の転位等の欠陥がこの熱処理
により表面に向かって移動しやすくなり、内部の欠陥が
除去されやすくなる。
【００１０】
【発明が解決しようとする課題】ＳＯＩ基板の作製で
は、表面シリコン層９中の欠陥を低減する方法として前
述の方法が知られているが、（Ａ）の方法によると、ま
だ１．１×１０6ｃｍ-2程度の転位が残留し、（Ｂ）の
方法によると１０9ｃｍ-2程度の転位が残存する。ま
た、（Ｃ）の方法によっても、内部の欠陥を満足すべき
程度に除去することはできない。
は、表面シリコン層９中の欠陥を低減する方法として前
述の方法が知られているが、（Ａ）の方法によると、ま
だ１．１×１０6ｃｍ-2程度の転位が残留し、（Ｂ）の
方法によると１０9ｃｍ-2程度の転位が残存する。ま
た、（Ｃ）の方法によっても、内部の欠陥を満足すべき
程度に除去することはできない。
【００１１】上記の如くいずれの方法の場合でも、イオ
ン注入による酸素イオンがデバイスの活性領域となるシ
リコン表面層９を多量に通過するため、結晶欠陥が残
る。このため、イオン注入のあとで、結晶性回復のため
の熱処理を施しても、シリコン表面層９中の欠陥を満足
すべき程度に除去することができない。このように表面
シリコン層中に結晶欠陥が残留すると、不純物の捕獲、
キャリアの散乱、リークの経路になるなどのデバイスの
欠陥を生じ、半導体装置の信頼性の低下につながる。
ン注入による酸素イオンがデバイスの活性領域となるシ
リコン表面層９を多量に通過するため、結晶欠陥が残
る。このため、イオン注入のあとで、結晶性回復のため
の熱処理を施しても、シリコン表面層９中の欠陥を満足
すべき程度に除去することができない。このように表面
シリコン層中に結晶欠陥が残留すると、不純物の捕獲、
キャリアの散乱、リークの経路になるなどのデバイスの
欠陥を生じ、半導体装置の信頼性の低下につながる。
【００１２】本発明は、上記に鑑み、基板中に残存する
結晶の欠陥が少ないため、信頼性の高い半導体装置を形
成できるＳＯＩ基板の製造方法を提供することを目的と
する。
結晶の欠陥が少ないため、信頼性の高い半導体装置を形
成できるＳＯＩ基板の製造方法を提供することを目的と
する。
【００１３】
【課題を解決するための手段】上記目的を達成するた
め、本発明のＳＯＩ基板の製造方法は、素子分離領域及
び素子形成領域が相互に隣接して形成されるＳＯＩ基板
を製造する方法において、前記素子形成領域上にマスク
層を形成する工程と、前記マスク層をマスクとして前記
素子分離領域表面から基板に対して垂直に注入イオンを
導入し、前記素子分離領域に導入された前記注入イオン
と、該注入イオン時の横方向広がりとで前記素子形成領
域を深さ方向と横方向を取り囲み素子分離する工程を含
むことを特徴とする。
め、本発明のＳＯＩ基板の製造方法は、素子分離領域及
び素子形成領域が相互に隣接して形成されるＳＯＩ基板
を製造する方法において、前記素子形成領域上にマスク
層を形成する工程と、前記マスク層をマスクとして前記
素子分離領域表面から基板に対して垂直に注入イオンを
導入し、前記素子分離領域に導入された前記注入イオン
と、該注入イオン時の横方向広がりとで前記素子形成領
域を深さ方向と横方向を取り囲み素子分離する工程を含
むことを特徴とする。
【００１４】本発明は、マスク層でマスクした素子形成
領域に対して、隣接する素子分離領域表面から注入イオ
ンを導入し、注入イオンの横方向の拡がりを利用して、
素子形成領域の下部に、隣接する素子分離領域間で連続
し且つ素子形成領域を取り囲む埋込み絶縁層を形成する
ものである。
領域に対して、隣接する素子分離領域表面から注入イオ
ンを導入し、注入イオンの横方向の拡がりを利用して、
素子形成領域の下部に、隣接する素子分離領域間で連続
し且つ素子形成領域を取り囲む埋込み絶縁層を形成する
ものである。
【００１５】
【作用】窓の開いたマスク層にイオン注入をおこなう
と、イオンの減速過程での性質により、イオンの進行方
向と垂直な横方向にゆらぎが生じ、実際には開口された
窓よりも横方向にふくらんでイオンが分布する。本発明
では、マスク材でマスク層を形成し、該マスク層でマス
クされない素子分離領域からイオン注入された酸素イオ
ンが、マスク層でマスクされた素子形成領域の下部に回
り込むことを利用して、素子形成領域及び素子分離領域
間で連続する埋め込み酸化膜層を形成させる。
と、イオンの減速過程での性質により、イオンの進行方
向と垂直な横方向にゆらぎが生じ、実際には開口された
窓よりも横方向にふくらんでイオンが分布する。本発明
では、マスク材でマスク層を形成し、該マスク層でマス
クされない素子分離領域からイオン注入された酸素イオ
ンが、マスク層でマスクされた素子形成領域の下部に回
り込むことを利用して、素子形成領域及び素子分離領域
間で連続する埋め込み酸化膜層を形成させる。
【００１６】
【実施例】以下、図１を参照して本発明の一実施例に係
るＳＯＩ基板の製造方法を説明する。図１（ａ）〜
（ｄ）はそれぞれ、本実施例方法で製造されるＳＯＩ基
板をその工程段階毎に示す断面図である。
るＳＯＩ基板の製造方法を説明する。図１（ａ）〜
（ｄ）はそれぞれ、本実施例方法で製造されるＳＯＩ基
板をその工程段階毎に示す断面図である。
【００１７】図１（ａ）に示すように、シリコン基板１
上に、公知のＣＶＤ法により酸化膜２を形成する。その
後、リソグラフィー技術により、素子形成領域６上をマ
スクするように酸化膜２をパターニングする（図１
（ｂ））。このとき、半導体素子形成に必要な最小寸法
を２ｄとすると、１辺の長さを２ｄとする正方形となる
ようなパターンの形状が選ばれる。また、除去すべき深
さは、ＣＶＤ法による酸化膜２の厚さに相当する深さで
ある。
上に、公知のＣＶＤ法により酸化膜２を形成する。その
後、リソグラフィー技術により、素子形成領域６上をマ
スクするように酸化膜２をパターニングする（図１
（ｂ））。このとき、半導体素子形成に必要な最小寸法
を２ｄとすると、１辺の長さを２ｄとする正方形となる
ようなパターンの形状が選ばれる。また、除去すべき深
さは、ＣＶＤ法による酸化膜２の厚さに相当する深さで
ある。
【００１８】次に、埋め込み酸化膜層５を形成するため
に、酸素イオンビーム４を、ドーズ量３．０×１０18ｉ
ｏｎｓ／ｃｍ2の条件で注入する。加速エネルギーにつ
いては、最小寸法２ｄから以下に述べるようにして決定
する。
に、酸素イオンビーム４を、ドーズ量３．０×１０18ｉ
ｏｎｓ／ｃｍ2の条件で注入する。加速エネルギーにつ
いては、最小寸法２ｄから以下に述べるようにして決定
する。
【００１９】一般に、イオン注入をおこなうと、イオン
の進行方向に対し横方向のゆらぎが生ずる。この様子が
図２に示されている。同図は、マスク材を通してイオン
をシリコン基板内に注入したときの等濃度イオン曲線で
ある。ここでは、シリコン基板１の表面を原点とし、深
さ方向にｘ軸、横方向にｙ軸をとってある。
の進行方向に対し横方向のゆらぎが生ずる。この様子が
図２に示されている。同図は、マスク材を通してイオン
をシリコン基板内に注入したときの等濃度イオン曲線で
ある。ここでは、シリコン基板１の表面を原点とし、深
さ方向にｘ軸、横方向にｙ軸をとってある。
【００２０】イオン注入マスクの窓の幅を２ａとする
と、ｘｙ平面内での注入イオンの分布ｎ（ｘ，ｙ）は、
以下の式で与えられる。
と、ｘｙ平面内での注入イオンの分布ｎ（ｘ，ｙ）は、
以下の式で与えられる。
【数１】
【００２１】ここで、ｎ（ｘ）はｙ＝０の位置における
深さ方向の濃度分布、
深さ方向の濃度分布、
【数２】 は横方向のゆらぎを表す。
【００２２】また、横方向のゆらぎ
【数３】 は、注入イオンの種類及び加速エネルギーによって値が
変化し、質量数の大きい元素ほど、また加速エネルギー
が大きいほど大きくなるという性質がある。図３に酸素
イオン注入時の加速エネルギーと横方向のゆらぎの大き
さとの関係を示す。
変化し、質量数の大きい元素ほど、また加速エネルギー
が大きいほど大きくなるという性質がある。図３に酸素
イオン注入時の加速エネルギーと横方向のゆらぎの大き
さとの関係を示す。
【００２３】これら（１）式と図３の関係をもとにし
て、１辺の寸法が２ｄであるマスク材の中心であるマス
ク端からｄの位置で、横方向ひろがりによる酸素原子の
濃度Ｎｏの値を基板のシリコンの濃度Ｎｓｉとの比でＮ
ｏ／Ｎｓｉが約１．２以上（およそＮｏ＝１×１０22ａ
ｔｏｍｓ／ｃｍ3）となるように選定し、加速エネルギ
ーＥを決定する。
て、１辺の寸法が２ｄであるマスク材の中心であるマス
ク端からｄの位置で、横方向ひろがりによる酸素原子の
濃度Ｎｏの値を基板のシリコンの濃度Ｎｓｉとの比でＮ
ｏ／Ｎｓｉが約１．２以上（およそＮｏ＝１×１０22ａ
ｔｏｍｓ／ｃｍ3）となるように選定し、加速エネルギ
ーＥを決定する。
【００２４】たとえば、最小寸法が０．７μｍ（ｄ＝
０．３５μｍ）で、開口した窓の幅が０．５μｍ（ａ＝
０．２５μｍ）で、ドーズ量が３．０×１０18ｉｏｎｓ
／ｃｍ2の酸素イオン注入をおこなうとき、加速エネル
ギーＥをおよそ１７００ＫｅＶとすればよい。また、マ
スク材である酸化膜２は、この加速エネルギーをもとに
膜厚を設定する。
０．３５μｍ）で、開口した窓の幅が０．５μｍ（ａ＝
０．２５μｍ）で、ドーズ量が３．０×１０18ｉｏｎｓ
／ｃｍ2の酸素イオン注入をおこなうとき、加速エネル
ギーＥをおよそ１７００ＫｅＶとすればよい。また、マ
スク材である酸化膜２は、この加速エネルギーをもとに
膜厚を設定する。
【００２５】酸素イオンビームの注入後、マスク材の酸
化膜２を除去したのち、１１５０°Ｃで５時間の熱処理
を加えると、埋め込み酸化膜層５が形成され、素子形成
領域６は転位密度が１０2ｃｍ-2以下となる（図１
（ｄ））。
化膜２を除去したのち、１１５０°Ｃで５時間の熱処理
を加えると、埋め込み酸化膜層５が形成され、素子形成
領域６は転位密度が１０2ｃｍ-2以下となる（図１
（ｄ））。
【００２６】このように、素子形成領域６は、イオン注
入のマスク材でマスクするため、注入酸素イオンがデバ
イスの活性領域を通過することはなく、素子分離領域に
導入された酸素イオンとその横方向ひろがりの効果とに
より、基板全体としては連続的につながった埋め込み酸
化膜層を有するＳＯＩ基板が得られる。
入のマスク材でマスクするため、注入酸素イオンがデバ
イスの活性領域を通過することはなく、素子分離領域に
導入された酸素イオンとその横方向ひろがりの効果とに
より、基板全体としては連続的につながった埋め込み酸
化膜層を有するＳＯＩ基板が得られる。
【００２７】なお、図３にみられるように、横方向ひろ
がりが加速エネルギーの増加とともに飽和傾向を示すこ
と、並びに、イオン注入のドーズ量をあげることには装
置上の限界があることから、加速エネルギーの範囲につ
いて実質的に有効であるのは、最大で約２０００ＫｅＶ
までである。
がりが加速エネルギーの増加とともに飽和傾向を示すこ
と、並びに、イオン注入のドーズ量をあげることには装
置上の限界があることから、加速エネルギーの範囲につ
いて実質的に有効であるのは、最大で約２０００ＫｅＶ
までである。
【００２８】また、デバイスの寸法微細化の限界を０．
１μｍとしたとき、加速エネルギーの最小は２００Ｋｅ
Ｖである。このうち、加速エネルギーが５００〜１８０
０ＫｅＶの範囲がもっとも好ましい。
１μｍとしたとき、加速エネルギーの最小は２００Ｋｅ
Ｖである。このうち、加速エネルギーが５００〜１８０
０ＫｅＶの範囲がもっとも好ましい。
【００２９】図４は、本発明の第２の実施例の方法を示
す、ＳＯＩ基板の工程段階毎の断面図である。まず、同
図（ａ）に示すように、シリコン基板１上に、ＣＶＤ法
にて酸化膜２を形成する。その後、リソグラフィー技術
により、素子形成領域６上をマスクするように酸化膜２
をパターニングする（同図（ｂ））。この時、各パター
ンの形状は、半導体素子形成に必要な最小寸法を２ｄと
すると、２ｄを１辺とする正方形になるようにパターン
を形成する。また、除去すべき深さは、ＣＶＤ法による
酸化膜２の厚さに相当する深さである。
す、ＳＯＩ基板の工程段階毎の断面図である。まず、同
図（ａ）に示すように、シリコン基板１上に、ＣＶＤ法
にて酸化膜２を形成する。その後、リソグラフィー技術
により、素子形成領域６上をマスクするように酸化膜２
をパターニングする（同図（ｂ））。この時、各パター
ンの形状は、半導体素子形成に必要な最小寸法を２ｄと
すると、２ｄを１辺とする正方形になるようにパターン
を形成する。また、除去すべき深さは、ＣＶＤ法による
酸化膜２の厚さに相当する深さである。
【００３０】次に、この酸化膜２をマスクとしてシリコ
ン基板を深さ１〜２μｍエッチングし、素子形成領域の
みを島状に形成する（第４図（ｃ））。次いで、この上
から埋め込み酸化膜層を形成するために、酸素イオンビ
ーム４をドーズ量３．０×１０18ｉｏｎｓ／ｃｍ2で注
入する（同図（ｄ））。
ン基板を深さ１〜２μｍエッチングし、素子形成領域の
みを島状に形成する（第４図（ｃ））。次いで、この上
から埋め込み酸化膜層を形成するために、酸素イオンビ
ーム４をドーズ量３．０×１０18ｉｏｎｓ／ｃｍ2で注
入する（同図（ｄ））。
【００３１】加速エネルギーの決定では、（１）式と図
３の関係をもとにして、１辺の寸法が２ｄであるマスク
材の中心であるマスク端からｄの位置で、横方向ひろが
りによる酸素原子の濃度Ｎｏを、基板のシリコン濃度Ｎ
ｓｉとの比でＮｏ／Ｎｓｉが約１．２以上（およそＮｏ
＝１×１０22ａｔｏｍｓ／ｃｍ3）となるように選定
し、加速エネルギーＥを決定する。
３の関係をもとにして、１辺の寸法が２ｄであるマスク
材の中心であるマスク端からｄの位置で、横方向ひろが
りによる酸素原子の濃度Ｎｏを、基板のシリコン濃度Ｎ
ｓｉとの比でＮｏ／Ｎｓｉが約１．２以上（およそＮｏ
＝１×１０22ａｔｏｍｓ／ｃｍ3）となるように選定
し、加速エネルギーＥを決定する。
【００３２】酸素イオンビームの注入後、マスク材の酸
化膜２を除去したのち、１１５０°Ｃで５時間の熱処理
を加えると、シリコン基板の表層の素子形成領域６にお
ける転位密度が１０2個ｃｍ-2以下のＳＯＩ基板が得ら
れる（図４（ｅ））。
化膜２を除去したのち、１１５０°Ｃで５時間の熱処理
を加えると、シリコン基板の表層の素子形成領域６にお
ける転位密度が１０2個ｃｍ-2以下のＳＯＩ基板が得ら
れる（図４（ｅ））。
【００３３】上記の如く、素子形成領域６はイオン注入
のマスク材でマスクするので、注入酸素イオンがデバイ
スの活性領域を通過することはなく、素子分離領域に導
入された酸素イオンとその横方向ひろがりの効果とによ
り、基板全体としては連続的につながった埋め込み酸化
膜層を有するＳＯＩ基板が得られる。
のマスク材でマスクするので、注入酸素イオンがデバイ
スの活性領域を通過することはなく、素子分離領域に導
入された酸素イオンとその横方向ひろがりの効果とによ
り、基板全体としては連続的につながった埋め込み酸化
膜層を有するＳＯＩ基板が得られる。
【００３４】また、図４（ｅ）に示すように、表面シリ
コン層は、島状に形成されているので、第１の実施例に
比べ深さ方向についてデバイスの設計寸法を大きくとる
ことが出来る。
コン層は、島状に形成されているので、第１の実施例に
比べ深さ方向についてデバイスの設計寸法を大きくとる
ことが出来る。
【００３５】本願発明の構成を明確にするために図５に
参考例を示す。
参考例を示す。
【００３６】まず、図５（ａ）に示すように、シリコン
基板１上にＣＶＤ法にて酸化膜２を形成する。その後、
リソグラフィー技術により、素子形成領域６上をマスク
するように酸化膜２をパターニングする（第５図
（ｂ））。このとき、各パターンの形状は、半導体素子
形成に必要な最小寸法２ｄより大きな寸法Ｗを１辺とす
る正方形となるように形成する。また、除去すべき深さ
は、ＣＶＤ法による酸化膜２の厚さに相当する深さであ
る。
基板１上にＣＶＤ法にて酸化膜２を形成する。その後、
リソグラフィー技術により、素子形成領域６上をマスク
するように酸化膜２をパターニングする（第５図
（ｂ））。このとき、各パターンの形状は、半導体素子
形成に必要な最小寸法２ｄより大きな寸法Ｗを１辺とす
る正方形となるように形成する。また、除去すべき深さ
は、ＣＶＤ法による酸化膜２の厚さに相当する深さであ
る。
【００３７】次に、この酸化膜２をマスクとしてシリコ
ン基板１を深さ１〜２μｍエッチングし、各素子形成領
域６を島状に形成する（図５（ｃ））。次いで、この上
から、埋め込み酸化膜層を形成するために、酸素イオン
ビーム４をドーズ量３．０×１０18ｉｏｎｓ／ｃｍ2で
注入する。この時、マスク端からの横方向ひろがりを故
意に大きくするために、以下に述べるような方法で注入
イオンの入射角度であるチルト角θを決定し、斜め回転
イオン注入をおこなう。
ン基板１を深さ１〜２μｍエッチングし、各素子形成領
域６を島状に形成する（図５（ｃ））。次いで、この上
から、埋め込み酸化膜層を形成するために、酸素イオン
ビーム４をドーズ量３．０×１０18ｉｏｎｓ／ｃｍ2で
注入する。この時、マスク端からの横方向ひろがりを故
意に大きくするために、以下に述べるような方法で注入
イオンの入射角度であるチルト角θを決定し、斜め回転
イオン注入をおこなう。
【００３８】各島の寸法が１辺Ｗ（Ｗ〉２ｄ）の正方形
であるとき、素子形成のための最小寸法２ｄから決定し
た加速エネルギーＥで酸素イオン注入を行うと、埋め込
み酸化膜層は、各マスク端からｄの幅でしかひろがら
ず、素子形成領域下にＷ―２ｄの幅のギャップが生じ
る。このギャップの幅をｇとすると、ｇ＝Ｗ―２ｄは外
方向に拡散し、シリコン基板表面の転位密度が１０2 個
／ｃｍ 2以下で、連続的な埋め込み酸化膜層を持つＳＯ
Ｉ基板が得られる。このように、チルト角θを持って斜
め回転イオン注入をおこなうことで、イオン注入のみに
よる横方向ひろがりの効果の幅２ｄよりも大きな寸法Ｗ
により素子形成領域６を確保することができるが斜め回
転イオン注入をおこなうために製造方法が複雑となる欠
点がある。
であるとき、素子形成のための最小寸法２ｄから決定し
た加速エネルギーＥで酸素イオン注入を行うと、埋め込
み酸化膜層は、各マスク端からｄの幅でしかひろがら
ず、素子形成領域下にＷ―２ｄの幅のギャップが生じ
る。このギャップの幅をｇとすると、ｇ＝Ｗ―２ｄは外
方向に拡散し、シリコン基板表面の転位密度が１０2 個
／ｃｍ 2以下で、連続的な埋め込み酸化膜層を持つＳＯ
Ｉ基板が得られる。このように、チルト角θを持って斜
め回転イオン注入をおこなうことで、イオン注入のみに
よる横方向ひろがりの効果の幅２ｄよりも大きな寸法Ｗ
により素子形成領域６を確保することができるが斜め回
転イオン注入をおこなうために製造方法が複雑となる欠
点がある。
【００３９】
【発明の効果】以上のように、本発明に係るＳＯＩ基板
の製造方法によれば、マスク層でマスクした素子形成領
域に対して、隣接する素子分離領域表面から注入イオン
を導入し、注入イオンの横方向の拡がりを利用して、素
子形成領域の下部に、隣接する素子分離領域間で連続し
且つ素子形成領域を取り囲む埋込み絶縁層を形成する構
成を採用したことにより、イオンが通過しない素子形成
領域を有するＳＯＩ基板を得ることが出来るので、表面
シリコン層中を酸素イオンが通過するため結晶欠陥が多
く発生していた従来のＳＯＩ基板とは異なり、結晶欠陥
の小さなＳＯＩ基板を得ることができる。このため、半
導体素子形成時の不純物捕獲、キャリア散乱、リーク経
路といった欠陥を克服した半導体装置を形成することが
できる。
の製造方法によれば、マスク層でマスクした素子形成領
域に対して、隣接する素子分離領域表面から注入イオン
を導入し、注入イオンの横方向の拡がりを利用して、素
子形成領域の下部に、隣接する素子分離領域間で連続し
且つ素子形成領域を取り囲む埋込み絶縁層を形成する構
成を採用したことにより、イオンが通過しない素子形成
領域を有するＳＯＩ基板を得ることが出来るので、表面
シリコン層中を酸素イオンが通過するため結晶欠陥が多
く発生していた従来のＳＯＩ基板とは異なり、結晶欠陥
の小さなＳＯＩ基板を得ることができる。このため、半
導体素子形成時の不純物捕獲、キャリア散乱、リーク経
路といった欠陥を克服した半導体装置を形成することが
できる。
【図１】本発明の一実施例のＳＯＩ基板の製造方法を示
す、ＳＯＩ基板の工程段階毎の断面図。
す、ＳＯＩ基板の工程段階毎の断面図。
【図２】マスク材を通してシリコン中に注入した場合の
等イオン濃度曲線。
等イオン濃度曲線。
【図３】加速エネルギーとイオンの横方向ひろがりとの
関係を示すグラフ。
関係を示すグラフ。
【図４】本発明の第二の実施例のＳＯＩ基板の製造方法
を示す、ＳＯＩ基板の工程段階毎の断面図。
を示す、ＳＯＩ基板の工程段階毎の断面図。
【図５】本願発明の参考例のＳＯＩ基板の製造方法を示
す、ＳＯＩ基板の工程段階毎の断面図。
す、ＳＯＩ基板の工程段階毎の断面図。
【図６】従来方法を示す、ＳＯＩ基板の断面図。
【図７】従来方法を示す、ＳＯＩ基板の工程段階毎の断
面図。
面図。
１ シリコン基板 ２ 酸化膜 ３ フォトレジスト ４ 酸素イオンビーム ５ 埋め込み酸化膜層 ６ 素子形成領域 ７ 析出物 ８ 転位 ９ 表面シリコン層
Claims (4)
- 【請求項１】素子分離領域及び素子形成領域が相互に隣
接して形成されるＳＯＩ基板を製造する方法において、
前記素子形成領域上にマスク層を形成する工程と、前記
マスク層をマスクとして前記素子分離領域表面から基板
に対して垂直に注入イオンを導入し、前記素子分離領域
に導入された前記注入イオンと、該注入イオン時の横方
向広がりとで前記素子形成領域を深さ方向と横方向を取
り囲み素子分離する工程を含むことを特徴とするＳＯＩ
基板の製造方法。 - 【請求項２】前記注入イオンとして酸素及び窒素イオン
の少なくとも一方を用いる、請求項１に記載のＳＯＩ基
板の製造方法。 - 【請求項３】前記注入イオンの加速エネルギーとして、
２００〜２０００ＫｅＶのエネルギー範囲を用いる、請
求項１又は請求項２に記載のＳＯＩ基板の製造方法。 - 【請求項４】イオン注入前にあらかじめ、少くとも前記
素子形成領域を選択的に島状に形成する、請求項１乃至
３の一に記載のＳＯＩ基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5348948A JP2937730B2 (ja) | 1993-12-28 | 1993-12-28 | Ｓｏｉ基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5348948A JP2937730B2 (ja) | 1993-12-28 | 1993-12-28 | Ｓｏｉ基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07201982A JPH07201982A (ja) | 1995-08-04 |
| JP2937730B2 true JP2937730B2 (ja) | 1999-08-23 |
Family
ID=18400470
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5348948A Expired - Fee Related JP2937730B2 (ja) | 1993-12-28 | 1993-12-28 | Ｓｏｉ基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2937730B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100366923B1 (ko) * | 2001-02-19 | 2003-01-06 | 삼성전자 주식회사 | 에스오아이 기판 및 이의 제조방법 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61185950A (ja) * | 1985-02-13 | 1986-08-19 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPS61279150A (ja) * | 1985-06-04 | 1986-12-09 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPH03109752A (ja) * | 1989-09-25 | 1991-05-09 | Mitsubishi Electric Corp | Ｓｏｉ形成方法 |
-
1993
- 1993-12-28 JP JP5348948A patent/JP2937730B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07201982A (ja) | 1995-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07142567A (ja) | Ｓｏｉ膜厚制御法 | |
| JP2007502541A (ja) | Ｓｉｍｏｘ・ｓｏｉシリコン基板中の内部ゲッタリング | |
| US6593205B1 (en) | Patterned SOI by formation and annihilation of buried oxide regions during processing | |
| JP2937730B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JPH0324727A (ja) | 半導体装置の製造方法 | |
| US5982006A (en) | Active silicon-on-insulator region having a buried insulation layer with tapered edge | |
| JP2011525302A (ja) | 半導体構造の製造方法およびこの方法により得られる半導体構造 | |
| JP2819302B2 (ja) | 半導体装置の製造方法 | |
| JPH06118622A (ja) | マスク及びそれを用いた半導体装置の製造方法 | |
| JPH0399430A (ja) | 半導体装置の製造方法 | |
| US7579226B2 (en) | Thin layer element and associated fabrication process | |
| KR960026413A (ko) | 실리콘 기판에의 게터링층 형성방법 | |
| JPH10214843A (ja) | 半導体基板の製造方法 | |
| JPH03209816A (ja) | 半導体装置の製造方法 | |
| JPH03177045A (ja) | 半導体装置の製造方法 | |
| JPH06151349A (ja) | 半導体装置の製造方法 | |
| KR950024298A (ko) | 반도체장치 매몰층 제조 방법 | |
| JPH09162278A (ja) | 半導体装置およびその製造方法 | |
| JPS58122769A (ja) | 半導体装置の製造方法 | |
| JPS60120573A (ja) | 集積回路装置の製造方法 | |
| JPH0774124A (ja) | イオン注入阻止方法 | |
| JPS6132433A (ja) | 半導体装置の製造方法 | |
| JPS61198746A (ja) | 半導体装置の製造方法 | |
| JPH07335672A (ja) | 微細加工方法及びこの加工方法を利用した電界効果トランジスタの製造方法 | |
| KR960009204A (ko) | 이피롬의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19971028 |
|
| LAPS | Cancellation because of no payment of annual fees |