JP2937504B2 - 電源監視回路 - Google Patents
電源監視回路Info
- Publication number
- JP2937504B2 JP2937504B2 JP3032073A JP3207391A JP2937504B2 JP 2937504 B2 JP2937504 B2 JP 2937504B2 JP 3032073 A JP3032073 A JP 3032073A JP 3207391 A JP3207391 A JP 3207391A JP 2937504 B2 JP2937504 B2 JP 2937504B2
- Authority
- JP
- Japan
- Prior art keywords
- coupled
- monitoring circuit
- output
- input
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
- G01R19/16533—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application
- G01R19/16538—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application in AC or DC supplies
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Measurement Of Current Or Voltage (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Emergency Protection Circuit Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、電圧レベルを監視する
ことに関し、かつ、より特定的には、複数のモードで動
作するための万能電源監視回路に関する。
ことに関し、かつ、より特定的には、複数のモードで動
作するための万能電源監視回路に関する。
【０００２】
【従来の技術】電源監視回路（ｐｏｗｅｒ ｓｕｐｐｌ
ｙ ｍｏｎｉｔｏｒ ｃｉｒｃｕｉｔｓ）は技術上よく
知られておりかつ典型的には正または負の電源電圧レベ
ルが所定のレベルより高くなった場合、所定のレベルよ
り低くなった場合、所定の電圧範囲（ウィンドウ）外に
ある場合、あるいは所定の電圧範囲（ウィンドウ）内に
ある場合を検出する方法を提供する。これらの検出機構
は電源監視回路によって利用できる種々のモードを備
え、例えば正の過大（ｏｖｅｒ）／過小（ｕｎｄｅｒ）
電圧（ウィンドウ）検出器、負の過大／過小電圧（ウィ
ンドウ）検出器、２重正過電圧検出器、２重負過電圧検
出器、２重正過小電圧検出器、２重負過小電圧検出器、
正および負過電圧検出器、および正および負過小電圧検
出器のようなモードを備えている。
ｙ ｍｏｎｉｔｏｒ ｃｉｒｃｕｉｔｓ）は技術上よく
知られておりかつ典型的には正または負の電源電圧レベ
ルが所定のレベルより高くなった場合、所定のレベルよ
り低くなった場合、所定の電圧範囲（ウィンドウ）外に
ある場合、あるいは所定の電圧範囲（ウィンドウ）内に
ある場合を検出する方法を提供する。これらの検出機構
は電源監視回路によって利用できる種々のモードを備
え、例えば正の過大（ｏｖｅｒ）／過小（ｕｎｄｅｒ）
電圧（ウィンドウ）検出器、負の過大／過小電圧（ウィ
ンドウ）検出器、２重正過電圧検出器、２重負過電圧検
出器、２重正過小電圧検出器、２重負過小電圧検出器、
正および負過電圧検出器、および正および負過小電圧検
出器のようなモードを備えている。
【０００３】少なくとも１つの従来技術の電源監視回路
は複数集積回路チップ構成を含んでおりそれにより幾つ
かの別個の集積回路チップが縦続接続されて上記のモー
ドを行なっていた。
は複数集積回路チップ構成を含んでおりそれにより幾つ
かの別個の集積回路チップが縦続接続されて上記のモー
ドを行なっていた。
【０００４】
【発明が解決しようとする課題】しかしながら、複数チ
ップは典型的には集積回路および比較器の大きなドロッ
プアウト電圧のため別個のバイアス供給を必要とする。
さらに、複数チップの手法は電力消費の増大を伴なうか
なり多くのシリコンおよびプリント回路板領域を必要と
する。
ップは典型的には集積回路および比較器の大きなドロッ
プアウト電圧のため別個のバイアス供給を必要とする。
さらに、複数チップの手法は電力消費の増大を伴なうか
なり多くのシリコンおよびプリント回路板領域を必要と
する。
【０００５】従来技術の電源監視回路は多くの上述のモ
ード内の１つまたは２つにおいてのみ動作するために専
用の単一チップを利用している。この手法は、勿論、一
部のモードのみが利用できるものであるため限られた柔
軟性を有する。
ード内の１つまたは２つにおいてのみ動作するために専
用の単一チップを利用している。この手法は、勿論、一
部のモードのみが利用できるものであるため限られた柔
軟性を有する。
【０００６】従って、例外的な柔軟性を備えた単一集積
回路チップの電源監視回路の必要性が存在する。
回路チップの電源監視回路の必要性が存在する。
【０００７】
【課題を解決するための手段および作用】本発明を実施
するために、複数のモードで動作する電源監視回路が提
供され、該電源監視回路は、それぞれ、第１および第２
の入力に結合された第１および第２の単一入力比較器、
第１の出力に基準電圧を発生するための基準回路、そし
て前記第１および第２の単一入力比較器の出力に結合さ
れかつ第３の入力に応答して前記第１および第２の入力
に発生する電圧レベルの関数である第２および第３の出
力を提供し、一方前記第３の入力は複数の動作モードの
選択を可能にするプログラミング回路を具備する。
するために、複数のモードで動作する電源監視回路が提
供され、該電源監視回路は、それぞれ、第１および第２
の入力に結合された第１および第２の単一入力比較器、
第１の出力に基準電圧を発生するための基準回路、そし
て前記第１および第２の単一入力比較器の出力に結合さ
れかつ第３の入力に応答して前記第１および第２の入力
に発生する電圧レベルの関数である第２および第３の出
力を提供し、一方前記第３の入力は複数の動作モードの
選択を可能にするプログラミング回路を具備する。
【０００８】
【実施例】本発明の上述の特徴および利点は添付の図面
とともに以下の詳細な説明を参照することによりさらに
一層よく理解されるであろう。
とともに以下の詳細な説明を参照することによりさらに
一層よく理解されるであろう。
【０００９】図１を参照すると、本発明の好ましい実施
例に係わる装置１０の詳細な回路構成が示されており、
該装置１０は、第１の入力が入力端子１４に結合され、
第２の入力が独立の電圧源１６によってグランド基準に
結合されかつ出力がプログラミング回路１８に結合され
たコンパレータ１２を具備する。コンパレータ２０は入
力端子２２に結合された第１の入力、独立の電圧源２４
によってグランド基準に結合された第２の入力およびプ
ログラミング回路１８に結合された出力を有する。コン
パレータ１２および２０は単一入力コンパレータと言及
されるが、それは各々が外部使用のための１つの入力の
みを有しており一方他方の入力は通常独立の電圧源を通
してグランド基準に結合されているからである。さら
に、組合わされた独立の電圧源１６および２４ととも
に、コンパレータ１２および２０は入力端子１４および
２２における電圧レベルを検知するための任意の手段に
よって置換え得ることがわかる。
例に係わる装置１０の詳細な回路構成が示されており、
該装置１０は、第１の入力が入力端子１４に結合され、
第２の入力が独立の電圧源１６によってグランド基準に
結合されかつ出力がプログラミング回路１８に結合され
たコンパレータ１２を具備する。コンパレータ２０は入
力端子２２に結合された第１の入力、独立の電圧源２４
によってグランド基準に結合された第２の入力およびプ
ログラミング回路１８に結合された出力を有する。コン
パレータ１２および２０は単一入力コンパレータと言及
されるが、それは各々が外部使用のための１つの入力の
みを有しており一方他方の入力は通常独立の電圧源を通
してグランド基準に結合されているからである。さら
に、組合わされた独立の電圧源１６および２４ととも
に、コンパレータ１２および２０は入力端子１４および
２２における電圧レベルを検知するための任意の手段に
よって置換え得ることがわかる。
【００１０】好ましい実施例に係わる装置１０はさら
に、プログラミング回路１８を具備し、該プログラミン
グ回路１８は入力端子２８に結合された第１の入力、独
立の電圧源３０によってグランド基準に結合された第２
の入力および排他的ＯＲ（ＸＯＲ）ゲート３２の第１の
入力に結合された出力を有するコンパレータ２６を含
む。排他的ＯＲゲート３２の第２の入力はコンパレータ
１２の出力に結合されており、一方排他的ＯＲゲート３
２の出力はトランジスタ３４のベースに結合されてい
る。トランジスタ３４のコレクタは出力端子３６に結合
され、一方そのエミッタはグランド基準に戻されてい
る。プログラミング回路１８はさらに、入力端子２８に
結合された第１の入力、独立の電圧源４０によってグラ
ンド基準に結合された第２の入力、および排他的ＯＲゲ
ート４２の第１の入力に結合された出力を有するコンパ
レータ３８を含む。排他的ＯＲゲート４２の第２の入力
はコンパレータ２０の出力に結合されており、一方排他
的ＯＲゲート４２の出力はトランジスタ４４のベースに
結合されている。トランジスタ４４のコレクタは出力端
子４６に結合されており、一方そのエミッタはグランド
基準に戻されている。
に、プログラミング回路１８を具備し、該プログラミン
グ回路１８は入力端子２８に結合された第１の入力、独
立の電圧源３０によってグランド基準に結合された第２
の入力および排他的ＯＲ（ＸＯＲ）ゲート３２の第１の
入力に結合された出力を有するコンパレータ２６を含
む。排他的ＯＲゲート３２の第２の入力はコンパレータ
１２の出力に結合されており、一方排他的ＯＲゲート３
２の出力はトランジスタ３４のベースに結合されてい
る。トランジスタ３４のコレクタは出力端子３６に結合
され、一方そのエミッタはグランド基準に戻されてい
る。プログラミング回路１８はさらに、入力端子２８に
結合された第１の入力、独立の電圧源４０によってグラ
ンド基準に結合された第２の入力、および排他的ＯＲゲ
ート４２の第１の入力に結合された出力を有するコンパ
レータ３８を含む。排他的ＯＲゲート４２の第２の入力
はコンパレータ２０の出力に結合されており、一方排他
的ＯＲゲート４２の出力はトランジスタ４４のベースに
結合されている。トランジスタ４４のコレクタは出力端
子４６に結合されており、一方そのエミッタはグランド
基準に戻されている。
【００１１】好ましい実施例の装置１０はさらに、基準
回路４８を含み、該基準回路４８は作動電位ＶＣＣが出
力端子５０における所定の電圧出力を提供するために印
加される第１の電源端子に結合されている。
回路４８を含み、該基準回路４８は作動電位ＶＣＣが出
力端子５０における所定の電圧出力を提供するために印
加される第１の電源端子に結合されている。
【００１２】好ましい実施例の装置１０は独立の電圧源
３０が出力端子５０における所定の電圧基準より大きく
かつ独立の電圧源４０が出力端子５０における所定の電
圧基準より小さくなるように設計されている。さらに、
独立の電圧源１６および２４は独立の電圧源３０および
４０の値または出力端子５０に発生する所定の電圧基準
に依存しないが、これはそれらが単にそれぞれ単一入力
コンパレータ１２および２０のための所定のしきい値を
設定するものであるためである。しかしながら、独立の
電圧源１６および２４は典型的には負電圧検知を許容す
るために出力端子５０の所定の電圧基準の電圧レベルよ
り低い電圧レベルを提供する。
３０が出力端子５０における所定の電圧基準より大きく
かつ独立の電圧源４０が出力端子５０における所定の電
圧基準より小さくなるように設計されている。さらに、
独立の電圧源１６および２４は独立の電圧源３０および
４０の値または出力端子５０に発生する所定の電圧基準
に依存しないが、これはそれらが単にそれぞれ単一入力
コンパレータ１２および２０のための所定のしきい値を
設定するものであるためである。しかしながら、独立の
電圧源１６および２４は典型的には負電圧検知を許容す
るために出力端子５０の所定の電圧基準の電圧レベルよ
り低い電圧レベルを提供する。
【００１３】動作においては、排他的ＯＲゲート３２お
よび４２の第１の入力の論理レベルは入力端子２８に現
われる電圧レベルによって決定される。コンパレータ１
２，２０，２６および３８の動作は当業者にはよく知ら
れているものと仮定するが、便宜上簡単な説明を行な
う。入力端子２８の電圧レベルが独立の電圧源３０の電
圧レベルより低ければ、ＸＯＲゲート３２の第１の入力
に論理ハイが現われるが、さもなければ論理ローが発生
する。同様にして、入力端子２８における電圧レベルが
独立電圧源４０の電圧レベルより低ければ、論理ハイが
ＸＯＲゲート４２の第１の入力に現われるが、さもなけ
れば論理ローが現われる。さらに、ＸＯＲゲート３２お
よび４２の第２の入力の論理レベルはそれぞれ入力端子
１４および２２に発生する電圧レベルによって決定され
る。従って、入力端子１４における電圧レベルが独立の
電圧源１６の電圧レベルより大きければ論理ハイが排他
的ＯＲゲート３２の第２の入力に発生し、さもなければ
論理ローが発生するであろう。同様にして、もし入力端
子２２の電圧レベルが独立電圧源２４の電圧レベルより
大きければ、論理ハイが排他的ＯＲゲート４２の第２の
入力に発生し、さもなければ論理ローが発生するであろ
う。排他的ＯＲゲート３２および４２の動作は技術上よ
く知られておりかつ詳細には説明しない。さらに、排他
的ＯＲゲート３２および４２の出力が論理ハイである場
合には、トランジスタ３４および４４が、それぞれ、タ
ーンオンされかつ電流が図２の発光ダイオード（ＬＥ
Ｄ）５４および抵抗５６を通って流れることができるで
あろう。好ましい実施例の装置１０に対しては、もしＬ
ＥＤ５４がそこを通り流れる電流を有しておりかつオン
であれば、このことは入力端子１４または入力端子２２
のいずれか、あるいは両方にエラー状態が発生したこと
を意味する。しかしながら、コンパレータの入力を切換
えることにより逆状態を容易に得ることが可能であり、
その結果入力端子１４または入力端子２２のいずれか、
あるいは双方にエラー状態が発生した時にＬＥＤがター
ンオフするようにできることが認識される。
よび４２の第１の入力の論理レベルは入力端子２８に現
われる電圧レベルによって決定される。コンパレータ１
２，２０，２６および３８の動作は当業者にはよく知ら
れているものと仮定するが、便宜上簡単な説明を行な
う。入力端子２８の電圧レベルが独立の電圧源３０の電
圧レベルより低ければ、ＸＯＲゲート３２の第１の入力
に論理ハイが現われるが、さもなければ論理ローが発生
する。同様にして、入力端子２８における電圧レベルが
独立電圧源４０の電圧レベルより低ければ、論理ハイが
ＸＯＲゲート４２の第１の入力に現われるが、さもなけ
れば論理ローが現われる。さらに、ＸＯＲゲート３２お
よび４２の第２の入力の論理レベルはそれぞれ入力端子
１４および２２に発生する電圧レベルによって決定され
る。従って、入力端子１４における電圧レベルが独立の
電圧源１６の電圧レベルより大きければ論理ハイが排他
的ＯＲゲート３２の第２の入力に発生し、さもなければ
論理ローが発生するであろう。同様にして、もし入力端
子２２の電圧レベルが独立電圧源２４の電圧レベルより
大きければ、論理ハイが排他的ＯＲゲート４２の第２の
入力に発生し、さもなければ論理ローが発生するであろ
う。排他的ＯＲゲート３２および４２の動作は技術上よ
く知られておりかつ詳細には説明しない。さらに、排他
的ＯＲゲート３２および４２の出力が論理ハイである場
合には、トランジスタ３４および４４が、それぞれ、タ
ーンオンされかつ電流が図２の発光ダイオード（ＬＥ
Ｄ）５４および抵抗５６を通って流れることができるで
あろう。好ましい実施例の装置１０に対しては、もしＬ
ＥＤ５４がそこを通り流れる電流を有しておりかつオン
であれば、このことは入力端子１４または入力端子２２
のいずれか、あるいは両方にエラー状態が発生したこと
を意味する。しかしながら、コンパレータの入力を切換
えることにより逆状態を容易に得ることが可能であり、
その結果入力端子１４または入力端子２２のいずれか、
あるいは双方にエラー状態が発生した時にＬＥＤがター
ンオフするようにできることが認識される。
【００１４】好ましい実施例の装置１０は入力端子１４
および２２に結合された電源電圧レベルを監視するため
の複数のモードで動作するよう設計されている。特に、
好ましい実施例の装置１０は以下のモードのいずれかに
おいて動作するよう構成することができる。すなわち、
正の過大／過小電圧（ｏｖｅｒ／ｕｎｄｅｒｖｏｌｔａ
ｇｅ）検出器、負の過大／過小電圧検出器、２重正過電
圧検出器、２重負過電圧検出器、２重正過小電圧検出
器、２重負過小電圧検出器、正および負の過電圧検出
器、および正および負の過小電圧検出器である。これら
のモードの構成の各々の間における主要な差異は複数の
上述のモードの内の１の選択を提供するためにプログラ
ミング回路１８に結合される入力端子２８に印加された
電圧レベルである。これらのモードの各々の構成の間に
おける他の重要な差異はそれぞれコンパレータ１２およ
び２０のスイッチングしきい値に対応するために入力端
子１４および２２における種々の電圧レベルを提供する
ために必要とされる抵抗の調整（ｓｃａｌｉｎｇ）であ
る。これらの明記された差異および他のものは図２から
図９によりよく図示されておりかつ以下のパラグラフに
おいて詳細に説明する。
および２２に結合された電源電圧レベルを監視するため
の複数のモードで動作するよう設計されている。特に、
好ましい実施例の装置１０は以下のモードのいずれかに
おいて動作するよう構成することができる。すなわち、
正の過大／過小電圧（ｏｖｅｒ／ｕｎｄｅｒｖｏｌｔａ
ｇｅ）検出器、負の過大／過小電圧検出器、２重正過電
圧検出器、２重負過電圧検出器、２重正過小電圧検出
器、２重負過小電圧検出器、正および負の過電圧検出
器、および正および負の過小電圧検出器である。これら
のモードの構成の各々の間における主要な差異は複数の
上述のモードの内の１の選択を提供するためにプログラ
ミング回路１８に結合される入力端子２８に印加された
電圧レベルである。これらのモードの各々の構成の間に
おける他の重要な差異はそれぞれコンパレータ１２およ
び２０のスイッチングしきい値に対応するために入力端
子１４および２２における種々の電圧レベルを提供する
ために必要とされる抵抗の調整（ｓｃａｌｉｎｇ）であ
る。これらの明記された差異および他のものは図２から
図９によりよく図示されておりかつ以下のパラグラフに
おいて詳細に説明する。
【００１５】図２を参照すると、第１の動作モードで構
成された好ましい実施例の装置１０が図示されており、
かつ図１のものと同じ要素は同じ参照数字で示されてい
る。図２の回路は正の過大／過小電圧検出器モードで動
作するよう構成された好ましい実施例の装置１０を具備
し、該装置１０は正の電圧レベルを発生している電源の
電圧レベルが所定の電圧範囲（ウィンドウ）の外部に移
動した時を検出するものである。すべてのモードに対す
るもののように、出力端子３６および４６は発光ダイオ
ード５４および抵抗５６の直列結合回路によって動作電
位ＶＣＣに結合されている。しかしながら、抵抗５６は
ＬＥＤ５４によってあるいはＬＥＤ５４なしにＶＣＣま
たは任意の他の正の電圧源に結合することができ、この
場合ＬＥＤ５４は出力状態を表示するための１つの可能
な手段として示されているにすぎないことが理解され
る。第１の動作モードに対しては、出力端子５０は入力
端子２８に結合されている。さらに、入力端子２２は抵
抗５８によってグランド基準にかつ抵抗６０によって入
力端子１４に結合されている。入力端子１４は抵抗６２
によって端子６４に結合されており、それにより端子６
４が典型的には正の電圧レベルを発生する電源の出力に
結合される。
成された好ましい実施例の装置１０が図示されており、
かつ図１のものと同じ要素は同じ参照数字で示されてい
る。図２の回路は正の過大／過小電圧検出器モードで動
作するよう構成された好ましい実施例の装置１０を具備
し、該装置１０は正の電圧レベルを発生している電源の
電圧レベルが所定の電圧範囲（ウィンドウ）の外部に移
動した時を検出するものである。すべてのモードに対す
るもののように、出力端子３６および４６は発光ダイオ
ード５４および抵抗５６の直列結合回路によって動作電
位ＶＣＣに結合されている。しかしながら、抵抗５６は
ＬＥＤ５４によってあるいはＬＥＤ５４なしにＶＣＣま
たは任意の他の正の電圧源に結合することができ、この
場合ＬＥＤ５４は出力状態を表示するための１つの可能
な手段として示されているにすぎないことが理解され
る。第１の動作モードに対しては、出力端子５０は入力
端子２８に結合されている。さらに、入力端子２２は抵
抗５８によってグランド基準にかつ抵抗６０によって入
力端子１４に結合されている。入力端子１４は抵抗６２
によって端子６４に結合されており、それにより端子６
４が典型的には正の電圧レベルを発生する電源の出力に
結合される。
【００１６】動作においては、抵抗５８，６０および６
２は入力端子１４および２２において所定の電圧レベル
を生成し、それにより端子６４に結合された電源のため
の電圧範囲またはウィンドウを生成しその中でエラー状
態を報知することなく動作させる。先に述べたように、
独立の電圧源３０は出力端子５０における基準電圧より
大きくかつ、従って、排他的ＯＲゲート３２の第１の入
力には論理ハイが現われる。また、独立の電圧源４０は
出力端子５０の電圧レベルより小さくかつ、従って、排
他的ＯＲゲート４２の第１の入力端子には論理ローが発
生する。いまや入力端子２８に印加される電圧レベルが
どのようにして動作モードを選択するために使用できる
かが明らかである。従って、端子６４の電圧レベルが所
定の電圧レベルより低く降下しそれにより入力端子１４
における電圧が独立の電圧源１６により設定された所定
のしきい値より降下すれば、コンパレータ１２はハイ状
態からロー状態に変わり排他的ＯＲゲート３２の第２の
入力に論理ローを提供する。理解されるように、このこ
とは排他的ＯＲゲート３２の出力に論理ハイを生成し、
それによりトランジスタ３４および発光ダイオード５４
をターンオンしこれは過小電圧エラー状態が端子６４に
おいて発生したことを意味する。一方、もし端子６４に
おける電圧レベルが所定のレベルより高く上昇しそれに
より入力端子２２の電圧レベルが独立の電圧源２４によ
って設定された所定の電圧レベルより高く上昇すれば、
コンパレータ２０はロー状態からハイ状態に変化しこれ
は排他的ＯＲゲート４２の出力に論理ハイを生成する。
このことはトランジスタ４４および発光ダイオード５４
をターンオンする効果を有し、それにより過電圧エラー
状態が端子６４において発生したことを意味する。要す
るに、第１の動作モードにおいては、入力６４における
電圧レベルが抵抗５８，６０および６２を具備する抵抗
分割器ネットワークによって設定された電圧ウィンドウ
の外に移動すれば、発光ダイオード５４がターンオンし
て過電圧または過小電圧エラー状態を示す。
２は入力端子１４および２２において所定の電圧レベル
を生成し、それにより端子６４に結合された電源のため
の電圧範囲またはウィンドウを生成しその中でエラー状
態を報知することなく動作させる。先に述べたように、
独立の電圧源３０は出力端子５０における基準電圧より
大きくかつ、従って、排他的ＯＲゲート３２の第１の入
力には論理ハイが現われる。また、独立の電圧源４０は
出力端子５０の電圧レベルより小さくかつ、従って、排
他的ＯＲゲート４２の第１の入力端子には論理ローが発
生する。いまや入力端子２８に印加される電圧レベルが
どのようにして動作モードを選択するために使用できる
かが明らかである。従って、端子６４の電圧レベルが所
定の電圧レベルより低く降下しそれにより入力端子１４
における電圧が独立の電圧源１６により設定された所定
のしきい値より降下すれば、コンパレータ１２はハイ状
態からロー状態に変わり排他的ＯＲゲート３２の第２の
入力に論理ローを提供する。理解されるように、このこ
とは排他的ＯＲゲート３２の出力に論理ハイを生成し、
それによりトランジスタ３４および発光ダイオード５４
をターンオンしこれは過小電圧エラー状態が端子６４に
おいて発生したことを意味する。一方、もし端子６４に
おける電圧レベルが所定のレベルより高く上昇しそれに
より入力端子２２の電圧レベルが独立の電圧源２４によ
って設定された所定の電圧レベルより高く上昇すれば、
コンパレータ２０はロー状態からハイ状態に変化しこれ
は排他的ＯＲゲート４２の出力に論理ハイを生成する。
このことはトランジスタ４４および発光ダイオード５４
をターンオンする効果を有し、それにより過電圧エラー
状態が端子６４において発生したことを意味する。要す
るに、第１の動作モードにおいては、入力６４における
電圧レベルが抵抗５８，６０および６２を具備する抵抗
分割器ネットワークによって設定された電圧ウィンドウ
の外に移動すれば、発光ダイオード５４がターンオンし
て過電圧または過小電圧エラー状態を示す。
【００１７】図３を参照すると、好ましい実施例の装置
１０が第２動作モードで構成されておりかつ図１および
図２と同じ構成要素は同じ参照数字で示されている。第
２の動作モードに対しては、好ましい実施例の装置１０
は負の過大／過小電圧検出器として機能しこれは負の電
圧レベルを発生する電源の電圧レベルが所定の電圧範囲
（ウィンドウ）の外に移動した時を検出する。出力端子
５０は入力端子２８に結合されかつ抵抗６５によって入
力端子１４に接続されている。また、入力端子１４は抵
抗６６によって入力端子２２に結合されかつ入力端子２
２は抵抗７０によって端子６８に結合され、それにより
端子６８が典型的には負の電圧レベルを生成する電源に
接続される。図２の回路の動作と同様に、端子６８にお
ける電圧レベルが抵抗６５，６６および７０を具備する
抵抗分割器ネットワークにより設定される所定の電圧ウ
ィンドウの外に出ると、発光ダイオード５４がターンオ
ンしかつ端子６８において発生している過大または過小
電圧エラー状態を表示する。明瞭化のために電圧レベル
がより小さいかまたはより大きいかはグランドに関する
電圧レベルの絶対的な大きさに言及することは注目に値
する。
１０が第２動作モードで構成されておりかつ図１および
図２と同じ構成要素は同じ参照数字で示されている。第
２の動作モードに対しては、好ましい実施例の装置１０
は負の過大／過小電圧検出器として機能しこれは負の電
圧レベルを発生する電源の電圧レベルが所定の電圧範囲
（ウィンドウ）の外に移動した時を検出する。出力端子
５０は入力端子２８に結合されかつ抵抗６５によって入
力端子１４に接続されている。また、入力端子１４は抵
抗６６によって入力端子２２に結合されかつ入力端子２
２は抵抗７０によって端子６８に結合され、それにより
端子６８が典型的には負の電圧レベルを生成する電源に
接続される。図２の回路の動作と同様に、端子６８にお
ける電圧レベルが抵抗６５，６６および７０を具備する
抵抗分割器ネットワークにより設定される所定の電圧ウ
ィンドウの外に出ると、発光ダイオード５４がターンオ
ンしかつ端子６８において発生している過大または過小
電圧エラー状態を表示する。明瞭化のために電圧レベル
がより小さいかまたはより大きいかはグランドに関する
電圧レベルの絶対的な大きさに言及することは注目に値
する。
【００１８】図３の回路の動作の詳細は図２の回路に対
するものと同じであるから説明しないが、一旦図１およ
び図２の動作が理解されれば、図３の回路の動作、およ
び図４から図９までの回路の動作、は当業者に容易に理
解されるものと推定される。
するものと同じであるから説明しないが、一旦図１およ
び図２の動作が理解されれば、図３の回路の動作、およ
び図４から図９までの回路の動作、は当業者に容易に理
解されるものと推定される。
【００１９】図４を参照すると、好ましい実施例の装置
１０が第３の動作モードで構成されておりかつ図１およ
び図２に同じ構成要素はおなじ参照数字で示されてい
る。第３の動作モードに対しては、好ましい実施例の装
置１０は２重正過電圧検出器（ｄｕａｌ ｐｏｓｉｔｉ
ｖｅ ｏｖｅｒｖｏｌｔａｇｅ ｄｅｔｅｃｔｏｒ）と
して機能しこれは１つまたは２つの電源の電圧レベルが
それぞれ独立の電圧源１６および２４によって設定され
る所定の電圧レベルより正になった時を検知する。入力
端子２８は動作電源ＶＣＣに結合され、一方出力端子５
０はフローティングのままである。入力端子１４は抵抗
７２によってグランド基準に結合されておりかつ抵抗７
６によって端子７４に結合されている。また、入力端子
２２は抵抗７８によってグランド基準に結合されており
かつ抵抗８２によって端子８０に結合されており、それ
により端子７４および８０は典型的には正の電圧レベル
を生成する電源に結合される。動作においては、端子７
４および／または８０における電圧レベルが所定の電圧
レベルより正になると、発光ダイオード５４がターンオ
ンしかつ端子７４および８０の内の一方または双方にお
いて過電圧エラー状態が発生したことを示す。出力端子
４６を出力端子３６にかつ抵抗５６およびダイオード５
４を介してＶＣＣに結合する代わりに、出力端子４６は
抵抗５６およびダイオード５４のそれとは異なりかつ切
離された抵抗およびダイオードを介してＶＣＣに結合す
ることができそれにより各々の個々のダイオードの発光
がどの入力端子（１４または２２）が範囲外にあるかを
示すことができることが理解されることは注目に値す
る。
１０が第３の動作モードで構成されておりかつ図１およ
び図２に同じ構成要素はおなじ参照数字で示されてい
る。第３の動作モードに対しては、好ましい実施例の装
置１０は２重正過電圧検出器（ｄｕａｌ ｐｏｓｉｔｉ
ｖｅ ｏｖｅｒｖｏｌｔａｇｅ ｄｅｔｅｃｔｏｒ）と
して機能しこれは１つまたは２つの電源の電圧レベルが
それぞれ独立の電圧源１６および２４によって設定され
る所定の電圧レベルより正になった時を検知する。入力
端子２８は動作電源ＶＣＣに結合され、一方出力端子５
０はフローティングのままである。入力端子１４は抵抗
７２によってグランド基準に結合されておりかつ抵抗７
６によって端子７４に結合されている。また、入力端子
２２は抵抗７８によってグランド基準に結合されており
かつ抵抗８２によって端子８０に結合されており、それ
により端子７４および８０は典型的には正の電圧レベル
を生成する電源に結合される。動作においては、端子７
４および／または８０における電圧レベルが所定の電圧
レベルより正になると、発光ダイオード５４がターンオ
ンしかつ端子７４および８０の内の一方または双方にお
いて過電圧エラー状態が発生したことを示す。出力端子
４６を出力端子３６にかつ抵抗５６およびダイオード５
４を介してＶＣＣに結合する代わりに、出力端子４６は
抵抗５６およびダイオード５４のそれとは異なりかつ切
離された抵抗およびダイオードを介してＶＣＣに結合す
ることができそれにより各々の個々のダイオードの発光
がどの入力端子（１４または２２）が範囲外にあるかを
示すことができることが理解されることは注目に値す
る。
【００２０】図５を参照すると、好ましい実施例の装置
１０が第４の動作モードで構成されておりかつ図１およ
び図２と同様の構成要素は同じ参照数字で示されてい
る。第４の動作モードに対しては、好ましい実施例の装
置１０は２重負過電圧検出器として機能しこれは１つま
たは２つの電源の電圧レベルがそれぞれ抵抗分割器ネッ
トワーク８４および９０、８６および９４により設定さ
れた所定のレベルより負になった時を検知する。入力端
子２８はグランド基準に結合されており、一方出力端子
５０は抵抗８４によって入力端子１４におよび抵抗８６
よって入力端子２２に結合されている。入力端子１４は
また抵抗９０によって端子８８に結合されておりかつ入
力端子２２は抵抗９４によって端子９２に結合されてお
り、それにより端子８８および９２は典型的には負の電
圧レベルを生成する電源に結合される。動作において
は、図４の回路の動作と同様に、端子８８および／また
は９０における電圧レベルが所定の電圧レベルより負に
なった場合には常に、発光ダイオード５４がオンとなり
かつ端子８８および９２の一方または双方に過電圧エラ
ー状態が生じていることを示す。
１０が第４の動作モードで構成されておりかつ図１およ
び図２と同様の構成要素は同じ参照数字で示されてい
る。第４の動作モードに対しては、好ましい実施例の装
置１０は２重負過電圧検出器として機能しこれは１つま
たは２つの電源の電圧レベルがそれぞれ抵抗分割器ネッ
トワーク８４および９０、８６および９４により設定さ
れた所定のレベルより負になった時を検知する。入力端
子２８はグランド基準に結合されており、一方出力端子
５０は抵抗８４によって入力端子１４におよび抵抗８６
よって入力端子２２に結合されている。入力端子１４は
また抵抗９０によって端子８８に結合されておりかつ入
力端子２２は抵抗９４によって端子９２に結合されてお
り、それにより端子８８および９２は典型的には負の電
圧レベルを生成する電源に結合される。動作において
は、図４の回路の動作と同様に、端子８８および／また
は９０における電圧レベルが所定の電圧レベルより負に
なった場合には常に、発光ダイオード５４がオンとなり
かつ端子８８および９２の一方または双方に過電圧エラ
ー状態が生じていることを示す。
【００２１】図６を参照すると、好ましい実施例の装置
１０が第５の動作モードで構成されておりかつ図１およ
び図２と同様の構成要素は同じ参照数字で示されてい
る。第５の動作モードに対しては、好ましい実施例の装
置１０は２重正過小電圧検出器として機能しこれは１つ
または２つの電源の電圧レベルが所定の電圧レベルより
正でなくなった（ｌｅｓｓ ｐｏｓｉｔｉｖｅ）時を検
出する。入力端子２８はグランド基準に結合されてお
り、一方出力端子５０はフローティングのままである。
入力端子１４は抵抗９６によりグランド基準に結合され
ておりかつ抵抗１００により端子９８に結合されてい
る。また、入力端子２２は抵抗１０２によってグランド
基準に結合されておりかつ抵抗１０６によって端子１０
４に結合されており、それにより端子９８および１０４
は典型的には正の電圧レベルを生成する電源に結合され
る。図４の回路と同様に、端子９８および／または１０
４の電圧レベルがそれぞれ所定の電圧レベルより低く降
下すると、発光ダイオード５４がオンとなりかつ端子９
８および１０４の一方または双方に過小電圧エラー状態
が発生していることを示す。
１０が第５の動作モードで構成されておりかつ図１およ
び図２と同様の構成要素は同じ参照数字で示されてい
る。第５の動作モードに対しては、好ましい実施例の装
置１０は２重正過小電圧検出器として機能しこれは１つ
または２つの電源の電圧レベルが所定の電圧レベルより
正でなくなった（ｌｅｓｓ ｐｏｓｉｔｉｖｅ）時を検
出する。入力端子２８はグランド基準に結合されてお
り、一方出力端子５０はフローティングのままである。
入力端子１４は抵抗９６によりグランド基準に結合され
ておりかつ抵抗１００により端子９８に結合されてい
る。また、入力端子２２は抵抗１０２によってグランド
基準に結合されておりかつ抵抗１０６によって端子１０
４に結合されており、それにより端子９８および１０４
は典型的には正の電圧レベルを生成する電源に結合され
る。図４の回路と同様に、端子９８および／または１０
４の電圧レベルがそれぞれ所定の電圧レベルより低く降
下すると、発光ダイオード５４がオンとなりかつ端子９
８および１０４の一方または双方に過小電圧エラー状態
が発生していることを示す。
【００２２】図７を参照すると、好ましい実施例の装置
１０が第６の動作モードで構成されかつ図１および図２
と同様の構成要素は同じ参照数字で示されている。第６
の動作モードに対しては好ましい実施例の装置１０は２
重負過小電圧検出器として機能しこれは１つまたは２つ
の電源の電圧レベルが所定の電圧レベルより負でなくな
った（ｌｅｓｓ ｎｅｇａｔｉｖｅ）時を検出する。入
力端子２８は動作電圧ＶＣＣに結合されており、一方出
力端子５０は抵抗１０８により入力端子１４にかつ抵抗
１１０により入力端子２２に結合されている。入力端子
１４はさらに抵抗１１４により端子１１２に結合されて
おり一方入力端子２２は抵抗１１８により端子１１６に
結合されており、それにより端子１１２および１１６は
典型的には負の電圧レベルを生成する電源に結合され
る。図６の回路と同様に、端子１１２および／または１
１６の電圧レベルが、それぞれ、所定の電圧レベルより
負でなくなれば、発光ダイオード５４がオンとなりかつ
端子１１２および１１６の一方または双方に負の過小電
圧エラー状態が発生していることを示す。
１０が第６の動作モードで構成されかつ図１および図２
と同様の構成要素は同じ参照数字で示されている。第６
の動作モードに対しては好ましい実施例の装置１０は２
重負過小電圧検出器として機能しこれは１つまたは２つ
の電源の電圧レベルが所定の電圧レベルより負でなくな
った（ｌｅｓｓ ｎｅｇａｔｉｖｅ）時を検出する。入
力端子２８は動作電圧ＶＣＣに結合されており、一方出
力端子５０は抵抗１０８により入力端子１４にかつ抵抗
１１０により入力端子２２に結合されている。入力端子
１４はさらに抵抗１１４により端子１１２に結合されて
おり一方入力端子２２は抵抗１１８により端子１１６に
結合されており、それにより端子１１２および１１６は
典型的には負の電圧レベルを生成する電源に結合され
る。図６の回路と同様に、端子１１２および／または１
１６の電圧レベルが、それぞれ、所定の電圧レベルより
負でなくなれば、発光ダイオード５４がオンとなりかつ
端子１１２および１１６の一方または双方に負の過小電
圧エラー状態が発生していることを示す。
【００２３】図８を参照すると、好ましい実施例の装置
１０は第７の動作モードで構成されておりかつ図１およ
び図２と同様の構成要素は同じ参照数字で示されてい
る。第７の動作モードに対しては好ましい実施例の装置
１０は正および負の過電圧検出器として機能しこれは正
の電圧を有する電源が所定の電圧レベルより正になった
時および／または負の電圧を有する電源が所定の電圧レ
ベルより負になった時を検出する。出力端子５０は入力
端子２８におよび抵抗１２０によって入力端子１４に結
合されている。入力端子１４はさらに抵抗１２４により
端子１２２に結合されている。また、入力端子２２は抵
抗１２６によりグランド基準に結合されておりかつ抵抗
１３０により端子１２８に結合されており、それにより
端子１２８は典型的には正の電圧レベルを生成する電源
に結合されかつ端子１２２は典型的には負の電圧レベル
を生成する電源に結合される。動作においては、端子１
２２における電圧レベルが所定の電圧レベルより負にな
った場合には常に発光ダイオード５４がオンとなり端子
１２２において過電圧エラー状態が発生していることを
示す。また、端子１２８における電圧レベルが所定の電
圧レベルより正になった場合には常に、発光ダイオード
５４がオンとなりかつ端子１２８において過電圧エラー
状態が生じていることを示す。
１０は第７の動作モードで構成されておりかつ図１およ
び図２と同様の構成要素は同じ参照数字で示されてい
る。第７の動作モードに対しては好ましい実施例の装置
１０は正および負の過電圧検出器として機能しこれは正
の電圧を有する電源が所定の電圧レベルより正になった
時および／または負の電圧を有する電源が所定の電圧レ
ベルより負になった時を検出する。出力端子５０は入力
端子２８におよび抵抗１２０によって入力端子１４に結
合されている。入力端子１４はさらに抵抗１２４により
端子１２２に結合されている。また、入力端子２２は抵
抗１２６によりグランド基準に結合されておりかつ抵抗
１３０により端子１２８に結合されており、それにより
端子１２８は典型的には正の電圧レベルを生成する電源
に結合されかつ端子１２２は典型的には負の電圧レベル
を生成する電源に結合される。動作においては、端子１
２２における電圧レベルが所定の電圧レベルより負にな
った場合には常に発光ダイオード５４がオンとなり端子
１２２において過電圧エラー状態が発生していることを
示す。また、端子１２８における電圧レベルが所定の電
圧レベルより正になった場合には常に、発光ダイオード
５４がオンとなりかつ端子１２８において過電圧エラー
状態が生じていることを示す。
【００２４】図９を参照すると、好ましい実施例の装置
１０が第８の動作モードで構成されておりかつ図１およ
び図２と同様の構成要素は同じ参照数字で示されてい
る。第８の動作モードに対しては、好ましい実施例の装
置１０は正および負の過小電圧検出器として機能し、こ
れは正の電圧を有する電源が所定の電圧レベルより正で
なくなった時および負の電圧を有する電源が所定の電圧
レベルより負でなくなった時を検出する。出力端子５０
は入力端子２８におよび抵抗１３２によって入力端子２
２に結合されている。入力端子１４は抵抗１３４によっ
てグランド基準にかつ抵抗１３８によって端子１３６に
結合されており、それにより端子１３６は典型的には正
の電圧レベルを生成する電源に結合される。入力端子２
２はさらに抵抗１４２によって端子１４０に結合されて
おり、それにより端子１４０は典型的には負の電圧レベ
ルを生成する電源に結合される。動作においては、端子
１３６における電圧レベルが所定の電圧レベルより正で
なくなった場合には常に、発光ダイオード５４がオンと
なりかつ端子１３６において過小電圧エラー状態が生じ
ていることを示す。また、端子１４０における電圧レベ
ルが所定の電圧レベルより負でなくなった場合には常
に、発光ダイオード５４がターンオンしかつ端子１４０
において過小電圧エラー状態が生じていることを示す。
１０が第８の動作モードで構成されておりかつ図１およ
び図２と同様の構成要素は同じ参照数字で示されてい
る。第８の動作モードに対しては、好ましい実施例の装
置１０は正および負の過小電圧検出器として機能し、こ
れは正の電圧を有する電源が所定の電圧レベルより正で
なくなった時および負の電圧を有する電源が所定の電圧
レベルより負でなくなった時を検出する。出力端子５０
は入力端子２８におよび抵抗１３２によって入力端子２
２に結合されている。入力端子１４は抵抗１３４によっ
てグランド基準にかつ抵抗１３８によって端子１３６に
結合されており、それにより端子１３６は典型的には正
の電圧レベルを生成する電源に結合される。入力端子２
２はさらに抵抗１４２によって端子１４０に結合されて
おり、それにより端子１４０は典型的には負の電圧レベ
ルを生成する電源に結合される。動作においては、端子
１３６における電圧レベルが所定の電圧レベルより正で
なくなった場合には常に、発光ダイオード５４がオンと
なりかつ端子１３６において過小電圧エラー状態が生じ
ていることを示す。また、端子１４０における電圧レベ
ルが所定の電圧レベルより負でなくなった場合には常
に、発光ダイオード５４がターンオンしかつ端子１４０
において過小電圧エラー状態が生じていることを示す。
【００２５】
【発明の効果】以上の説明により、複数のモードで動作
する増大された柔軟性を有する新規な電源監視回路が提
供されたことが理解されるべきである。
する増大された柔軟性を有する新規な電源監視回路が提
供されたことが理解されるべきである。
【図１】本発明の好ましい実施例に係わる装置を示す詳
細な電気回路図である。
細な電気回路図である。
【図２】第１の動作モードにおける本発明の好ましい実
施例に係わる装置を示す詳細な電気回路図である。
施例に係わる装置を示す詳細な電気回路図である。
【図３】第２の動作モードにおける本発明の好ましい実
施例に係わる装置を示す詳細な電気回路図である。
施例に係わる装置を示す詳細な電気回路図である。
【図４】第３の動作モードにおける本発明の好ましい実
施例に係わる装置を示す詳細な電気回路図である。
施例に係わる装置を示す詳細な電気回路図である。
【図５】第４の動作モードにおける本発明の好ましい実
施例に係わる装置を示す詳細な電気回路図である。
施例に係わる装置を示す詳細な電気回路図である。
【図６】第５の動作モードにおける本発明の好ましい実
施例に係わる装置を示す詳細な電気回路図である。
施例に係わる装置を示す詳細な電気回路図である。
【図７】第６の動作モードにおける本発明の好ましい実
施例に係わる装置を示す詳細な電気回路図である。
施例に係わる装置を示す詳細な電気回路図である。
【図８】第７の動作モードにおける本発明の好ましい実
施例に係わる装置を示す詳細な電気回路図である。
施例に係わる装置を示す詳細な電気回路図である。
【図９】第８の動作モードにおける本発明の好ましい実
施例に係わる装置を示す詳細な電気回路図である。
施例に係わる装置を示す詳細な電気回路図である。
１０ 電源監視回路 １２，２０，２６，３８ コンパレータ １４，２２，２８ 入力端子 １６，２４，３０，３８ 独立電圧源 １８ プログラミング回路 ３２，４２ 排他的ＯＲゲート ３４，４４ トランジスタ ３６，４６，５０ 出力端子 ４８ 基準回路 ５４ 発光ダイオード ５６，５８，６０，６２，６５，６６，７０ 抵抗
フロントページの続き (56)参考文献 特開 昭58−222322（ＪＰ，Ａ) 特開 昭59−116557（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) G01R 31/00 G01R 19/00 - 19/32 G05F 1/10 G06F 1/28 H03K 5/08
Claims (9)
- 【請求項１】 複数のモードで動作するための電源監視
回路であって、該電源監視回路は、該監視回路の第１お
よび第２の入力に結合されそこに印加される電圧のレベ
ルを検知するための手段、第１の出力において基準電圧
を発生するための基準手段、そして前記手段に結合され
かつ前記監視回路の第３の入力に印加される信号に応答
して前記複数のモードの選択を行ないかつ前記第１およ
び第２の入力に発生する電圧レベルの関数である前記監
視回路のそれぞれの出力における第２および第３の出力
信号を提供するためのプログラミング手段、を具備する
ことを特徴とする電源監視回路。 - 【請求項２】 前記手段は、前記監視回路の前記第１の
入力に結合された第１の入力、第１の独立の電圧源に結
合された第２の入力、および前記プログラミング手段に
結合された出力を有する第１のコンパレータ、そして前
記監視回路の前記第２の入力に結合された第１の入力、
第２の独立の電圧源に結合された第２の入力、および前
記プログラミング手段に結合された出力を有する第２の
コンパレータ、を含む請求項１に記載の電源監視回路。 - 【請求項３】 前記プログラミング手段は、前記監視回
路の前記第３の入力に結合された第１の入力、前記基準
電圧の電圧レベルより大きな電圧レベルを提供する第３
の独立の電圧源に結合された第２の入力、および出力を
有する第１のコンパレータ、前記監視回路の前記第３の
入力に結合された第１の入力、前記基準電圧の電圧レベ
ルより小さい電圧レベルを提供する第４の独立の電圧源
に結合された第２の入力、および出力を有する第２のコ
ンパレータ、前記プログラミング手段の前記第１のコン
パレータの前記出力に結合された第１の入力、前記手段
の前記第１のコンパレータの前記出力に結合された第２
の入力、および出力を有する第１の排他的ＯＲゲート、
前記プログラミング手段の前記第２のコンパレータの前
記出力に結合された第１の入力、前記手段の前記第２の
コンパレータの前記出力に結合された第２の入力、およ
び出力を有する第２の排他的ＯＲゲート、前記監視回路
の前記第２の出力に結合されたコレクタ、前記第１の排
他的ＯＲゲートの前記出力に結合されたベース、および
第１の電源電圧端子に結合されたエミッタを有する第１
のトランジスタ、そして前記監視回路の前記第３の出力
に結合されたコレクタ、前記第２の排他的ＯＲゲートの
前記出力に結合されたベース、および前記第１の電源電
圧端子に結合されたエミッタを有する第２のトランジス
タ、を含む請求項２に記載の電源監視回路。 - 【請求項４】 集積回路における、複数のモードで動作
するための電源監視回路であって、該電源監視回路は、
該監視回路の第１および第２のピンに結合されその電圧
レベルを検知するための手段、前記監視回路の第３のピ
ンにおいて基準電圧を発生するための基準手段、そして
前記手段に結合されかつ前記監視回路の第４のピンに印
加される電圧信号に応答して前記複数のモードの選択を
行なうためのプログラミング手段であって、該プログラ
ミング手段は前記監視回路の前記第１および第２のピン
に発生する電圧レベルの関数である前記監視回路の第５
および第６のピンにおける出力を提供するもの、を具備
することを特徴とする電源監視回路。 - 【請求項５】 前記手段は、前記監視回路の前記第１の
ピンに結合された第１の入力、第１の独立の電圧源に結
合された第２の入力、および前記プログラミング手段に
結合された出力を有する第１のコンパレータ、そして前
記監視回路の前記第２のピンに結合された第１の入力、
第２の独立の電圧源に結合された第２の入力、および前
記プログラミング手段に結合された出力を有する第２の
コンパレータ、を含む請求項４に記載の電源監視回路。 - 【請求項６】前記プログラミング手段は、前記監視回路
の前記第４のピンに結合された第１の入力、前記基準電
圧の電圧レベルより大きな電圧レベルを提供する第３の
独立の電圧源に結合された第２の入力、および出力を有
する第１のコンパレータ、前記監視回路の前記第４のピ
ンに結合された第１の入力、前記基準電圧の電圧レベル
より小さい電圧レベルを提供する第４の独立の電圧源に
結合された第２の入力、および出力を有する第２のコン
パレータ、前記プログラミング手段の前記第１のコンパ
レータの前記出力に結合された第１の入力、前記手段の
前記第１のコンパレータの前記出力に結合された第２の
入力、および出力を有する第１の排他的ＯＲゲート、前
記プログラミング手段の前記第２のコンパレータの前記
出力に結合された第１の入力、前記手段の前記第２のコ
ンパレータの前記出力に結合された第２の入力、および
出力を有する第２の排他的ＯＲゲート、前記監視回路の
前記第５のピンに結合されたコレクタ、前記第１の排他
的ＯＲゲートの前記出力に結合されたベース、および第
１の電源電圧端子に結合されたエミッタを有する第１の
トランジスタ、そして前記監視回路の前記第６のピンに
結合されたコレクタ、前記第２の排他的ＯＲゲートの前
記出力に結合されたベース、および前記第１の電源電圧
端子に結合されたエミッタを有する第２のトランジス
タ、を含む請求項５に記載の電源監視回路。 - 【請求項７】 複数のモードで動作するための、電源ピ
ンおよびグランドピンを有する８ピンパッケージにおけ
る集積された電源監視回路であって、該集積された電源
監視回路は、該集積された電源監視回路の第１および第
２のピンに結合されその電圧レベルを検知するための手
段、前記集積された電源監視回路の電源ピンに結合され
該集積された電源監視回路の第３のピンに基準電圧を発
生するための基準手段、そして前記手段に結合されかつ
前記集積された電源監視回路の第４のピンに印加される
電圧信号に応答して前記複数のモードの選択を行ないか
つ前記集積された電源監視回路の前記第１および第２の
ピンに発生する電圧レベルの関数である前記集積された
電源監視回路の第５および第６のピンにおける出力を提
供するためのプログラミング手段、を具備することを特
徴とする集積された電源監視回路。 - 【請求項８】 前記手段は、前記集積された電源監視回
路の前記第１のピンに結合された第１の入力、第１の独
立の電圧源に結合された第２の入力、および前記プログ
ラミング手段に結合された出力を有する第１のコンパレ
ータ、そして前記集積された電源監視回路の前記第２の
ピンに結合された第１の入力、第２の独立の電圧源に結
合された第２の入力、および前記プログラミング手段に
結合された出力を有する第２のコンパレータ、を含む請
求項７に記載の集積された電源監視回路。 - 【請求項９】 前記プログラミング手段は、前記集積さ
れた電源監視回路の前記第４のピンに結合された第１の
入力、前記基準電圧の電圧レベルより大きな電圧レベル
を提供する第３の独立の電圧源に結合された第２の入
力、および出力を有する第１のコンパレータ、前記集積
された電源監視回路の前記第４のピンに結合された第１
の入力、前記基準電圧の電圧レベルより小さな電圧レベ
ルを提供する第４の独立の電圧源に結合された第２の入
力、および出力を有する第２のコンパレータ、前記プロ
グラミング手段の前記第１のコンパレータの前記出力に
結合された第１の入力、前記手段の前記第１のコンパレ
ータの前記出力に結合された第２の入力、および出力を
有する第１の排他的ＯＲゲート、前記プログラミング手
段の前記第２のコンパレータの前記出力に結合された第
１の入力、前記手段の前記第２のコンパレータの前記出
力に結合された第２の入力、および出力を有する第２の
排他的ＯＲゲート、前記集積された電源監視回路の前記
第５のピンに結合されたコレクタ、前記第１の排他的Ｏ
Ｒゲートの前記出力に結合されたベース、および前記集
積された電源監視回路のグランドピンに結合されたエミ
ッタを有する第１のトランジスタ、そして前記集積され
た電源監視回路の前記第６のピンに結合されたコレク
タ、前記第２の排他的ＯＲゲートの前記出力に結合され
たベース、および前記集積された電源監視回路のグラン
ドピンに結合されたエミッタを有する第２のトランジス
タ、を含む請求項８に記載の集積された電源監視回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/474,908 US4980791A (en) | 1990-02-05 | 1990-02-05 | Universal power supply monitor circuit |
| US474908 | 1990-02-05 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04213074A JPH04213074A (ja) | 1992-08-04 |
| JP2937504B2 true JP2937504B2 (ja) | 1999-08-23 |
Family
ID=23885446
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3032073A Expired - Lifetime JP2937504B2 (ja) | 1990-02-05 | 1991-01-31 | 電源監視回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4980791A (ja) |
| JP (1) | JP2937504B2 (ja) |
| KR (1) | KR100213845B1 (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5224010A (en) * | 1991-08-21 | 1993-06-29 | Compaq Computer Corporation | Power supply supervisor with independent power-up delays and a system incorporating the same |
| US5289166A (en) * | 1991-10-04 | 1994-02-22 | Lambda Electronics Inc. | Voltage detector |
| US5229697A (en) * | 1992-01-30 | 1993-07-20 | Siemens Industrial Automation, Inc. | Sampling bipolar peak detector for sensing a non-symmetrical decay of an AC voltage signal |
| DE4221779A1 (de) * | 1992-07-01 | 1994-01-05 | Siemens Ag | Meldesystem |
| US5473497A (en) * | 1993-02-05 | 1995-12-05 | Franklin Electric Co., Inc. | Electronic motor load sensing device |
| JP2734963B2 (ja) * | 1993-12-28 | 1998-04-02 | 日本電気株式会社 | 低電圧コンパレータ回路 |
| US5737168A (en) * | 1995-05-04 | 1998-04-07 | Baker; George T. | Electrical power management system |
| US5805091A (en) * | 1996-02-12 | 1998-09-08 | Analog Devices, Inc. | Reference voltage circuit |
| US5859768A (en) | 1997-06-04 | 1999-01-12 | Motorola, Inc. | Power conversion integrated circuit and method for programming |
| JP3795195B2 (ja) * | 1997-08-22 | 2006-07-12 | 三菱電機株式会社 | ヒステリシス特性を有する電圧監視回路 |
| US6510064B1 (en) * | 1999-03-24 | 2003-01-21 | Dell Products L.P. | Power supply restart circuit |
| US6462971B1 (en) | 1999-09-24 | 2002-10-08 | Power Integrations, Inc. | Method and apparatus providing a multi-function terminal for a power supply controller |
| US7557725B2 (en) * | 2003-09-30 | 2009-07-07 | Intel Corporation | Event signature apparatus, systems, and methods |
| CN1979992A (zh) * | 2005-12-07 | 2007-06-13 | 比亚迪股份有限公司 | 一种二次电池组的充放电保护电路 |
| JP5924199B2 (ja) * | 2012-09-05 | 2016-05-25 | ソニー株式会社 | 電源監視装置、交直変換装置、および、電源監視装置の制御方法 |
| JP6767417B2 (ja) | 2018-03-29 | 2020-10-14 | 平田機工株式会社 | 加工システム及び加工方法 |
| CN112117740B (zh) * | 2020-08-21 | 2023-09-15 | 亚美智联数据科技有限公司 | 欠压保护触发电路、欠压保护装置和供电系统 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54135969U (ja) * | 1978-03-14 | 1979-09-20 | ||
| JPS60138474A (ja) * | 1983-12-27 | 1985-07-23 | Ricoh Co Ltd | 電源電圧異常検知回路 |
| US4623833A (en) * | 1984-12-31 | 1986-11-18 | Motorola, Inc. | Alternator system multifunction fault detector |
| US4724375A (en) * | 1986-11-12 | 1988-02-09 | Dittmar Norman R | Selectable direct current power supply |
| US4951171A (en) * | 1989-05-11 | 1990-08-21 | Compaq Computer Inc. | Power supply monitoring circuitry for computer system |
-
1990
- 1990-02-05 US US07/474,908 patent/US4980791A/en not_active Expired - Lifetime
-
1991
- 1991-01-24 KR KR1019910001163A patent/KR100213845B1/ko not_active IP Right Cessation
- 1991-01-31 JP JP3032073A patent/JP2937504B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR920000068A (ko) | 1992-01-10 |
| JPH04213074A (ja) | 1992-08-04 |
| US4980791A (en) | 1990-12-25 |
| KR100213845B1 (ko) | 1999-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2937504B2 (ja) | 電源監視回路 | |
| US4255748A (en) | Bus fault detector | |
| EP0241785A2 (en) | Output driver circuit | |
| KR100312929B1 (ko) | 과전압보호회로를갖는전자장치 | |
| US4659944A (en) | High voltage detection circuit | |
| JPH06103748A (ja) | Ｉｃメモリカードの電源制御回路 | |
| US20090224804A1 (en) | Detecting circuit and electronic apparatus using detecting circuit | |
| JP2619739B2 (ja) | Ｍｏｓ型電力用トランジスタの電流検出回路 | |
| JPH0743399B2 (ja) | 半導体回路 | |
| JPH09231798A (ja) | 半導体メモリのバーンイン感知回路 | |
| JPH03207218A (ja) | 保護電力制御器 | |
| US4005315A (en) | Triple state to binary converter | |
| JP3928908B2 (ja) | 半導体装置 | |
| JPH05315931A (ja) | レベルシフト回路 | |
| US4980792A (en) | BiCMOS power transition circuit | |
| USRE37876E1 (en) | Power supply switch reference circuitry | |
| JPH0330109B2 (ja) | ||
| JP3338929B2 (ja) | 電源装置の低電圧異常検出回路 | |
| KR0119736Y1 (ko) | 전원전압 선택회로 | |
| SU900260A2 (ru) | Устройство дл контрол цифровых схем | |
| JP3079582B2 (ja) | 出力回路 | |
| JPS6356564B2 (ja) | ||
| JPH03229314A (ja) | 電力用半導体装置 | |
| JP2533432B2 (ja) | 位相検出回路 | |
| JP3076267B2 (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090611 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090611 Year of fee payment: 10 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D02 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090611 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100611 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110611 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110611 Year of fee payment: 12 |