JP2935381B2 - 発光素子アレー - Google Patents

発光素子アレー

Info

Publication number
JP2935381B2
JP2935381B2 JP29764691A JP29764691A JP2935381B2 JP 2935381 B2 JP2935381 B2 JP 2935381B2 JP 29764691 A JP29764691 A JP 29764691A JP 29764691 A JP29764691 A JP 29764691A JP 2935381 B2 JP2935381 B2 JP 2935381B2
Authority
JP
Japan
Prior art keywords
emitting element
substrate
light emitting
nucleation
element array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP29764691A
Other languages
English (en)
Other versions
JPH05110136A (ja
Inventor
秀司 川崎
博之 徳永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP29764691A priority Critical patent/JP2935381B2/ja
Publication of JPH05110136A publication Critical patent/JPH05110136A/ja
Application granted granted Critical
Publication of JP2935381B2 publication Critical patent/JP2935381B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909Post-treatment of the connector or wire bonding area
    • H01L2224/8592Applying permanent coating, e.g. protective coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Led Devices (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はLEDディスプレイ、あ
るいは光情報処理分野に用いられる発光素子に関し、と
くに複数の発光素子が配置された発光素子アレーに関す
るものである。
【0002】
【従来の技術】従来、GaAs等のIII−V族化合物半
導体素子を形成する場合、GaAs単結晶基板上にエピ
タキシャル成長させることが行なわれている。しかし、
このような単結晶基板上でのエピタキシャル成長では、
単結晶基板の材料による制約があり、大面積化、3次元
集積化が困難である。これに対し、光並列処理などに用
いられる大面積アレーや、3次元光集積回路に対する要
求が強まり、単結晶の非晶質基板上への成長技術の開発
が望まれている。非晶質基板上へ単結晶を成長する技術
としては、選択核形成法(特開昭63−237517号
公報参照)がある。 選択形成法とは、非晶質あるいは
多結晶である核形成密度の小さい非核形成面と、単一核
のみより結晶成長するに充分小さい面積を有し、非核形
成面の核形成密度より大きい核形成密度を有する非晶質
あるいは多結晶である核形成面とが隣接して配された自
由表面を有する基板に結晶成長処理を施して、単一核よ
り単結晶を成長させるものである。しかし、この選択核
形成法は、単結晶化率を高める堆積条件と、占有率を高
める堆積条件とが相反するという欠点がある。この欠点
を解消する一手法として、本発明者らは、多結晶による
選択的半導体素子形成方法を提案した(特願平2−30
3394号)。
【0003】また大面積化、3次元集積化に対する要求
と同様に、波長多重化に対する要求も、光ディスク等の
記録再生装置への応用として強まっている。この波長多
重に関する研究はすでになされており、たとえば単結晶
基板上に異なる発光波長の発光素子を形成したもの(特
開昭61−185993号公報)があった。しかし、こ
のような方法は大面積化、3次集積化には適していな
い。これを改善するために、図20に示すように、前述
の選択核形成法を利用して、非晶質基板上に同心円上に
異なった禁制帯幅を持つ発光領域を形成することも考え
られる。図20において、30は配線、31は電極、3
2は活性領域、33はクラッド領域、34は基板をそれ
ぞれ示す。
【0004】
【発明が解決しようとしている課題】しかしながら前述
のような発光素子は、必要とする波長の数に応じた数で
複数のダブルヘテロ構造を堆積させなければならず、堆
積に時間を要していた。また1つの結晶島に3つ以上の
多数の電極を形成しなければならず、プロセス的にも困
難なものであった。
【0005】
【課題を解決するための手段】本発明は、非単結晶質基
板あるいは非結晶質により表面を覆われている基板上に
形成された、相互に平均粒径の異なる複数のIII−V族
化合物半導体多結晶島よりなる発光素子アレーを提供す
る。
【0006】すなわち本発明によれば、3種以上の元素
より形成される多結晶半導体において、結晶形成起点の
大きさ、材質を変えることにより平均粒径を変化させて
発光波長を変え、これにより同一基板上に波長の異なる
発光素子を、1回の堆積工程でダブルヘテロ構造を構成
することが可能でる。
【0007】本発明では、結晶形成起点の大きさあるい
は材質により、発光波長が異なることを利用しており、
同一波長の発光素子アレーを形成する場合と同様のプロ
セスにより、同一基板上に波長の異なる発光素子アレー
を形成できる。
【0008】ここで、本発明に関連の深いIII−V族化
合物半導体多結晶の諸特性について、本発明者らが実験
により得た知見を説明する。
【0009】A.結晶粒径の制御方法 始めに、MOCVD法(有機金属気相成長法)を用いて
GaAs多結晶を選択堆積した時の、核形成面の(正方
形)の大きさと多結晶平均粒径について検討を行った。
【0010】評価に使用した結晶の堆積条件は、表1に
示すとおりである。
【0011】
【表1】 ここで、平均粒径は以下のようにして求めた。図21に
平均粒径の測定および算出法を示す。島状になった選択
堆積GaAs多結晶表面をエポキシ樹脂で保護した後、
ダイヤモンドペーストを用いて、基板方向に垂直な断面
方向に60μm程度の厚さまで研摩し、さらにイオンミ
リングによって20μm程度まで薄くしてTEM(透過
電子顕微鏡)観察を行った。結晶表面から深さ約2μm
で半円状の曲線を引き、それを横切る粒界の数に1を加
えた数で、断面状の曲線の長さを割ったものを平均粒径
とした。(この時、粒径が一番大きな粒子の粒径の10
%に満たない小粒子は、カウントから除外した。)この
TEM観察から、核形成面から2〜3μm程度までの近
傍では粒径がやや小さく、その外側ではほぼ一定の大き
さに揃っていることが分かった。
【0012】図22に、核形成面の大きさと平均粒径の
関係を示した。これより、核形成面が小さくなる程結晶
の平均粒径が大きくなっていることが分かる。
【0013】B.発光波長の制御(シードサイズ) MOCVD法(有機金属気相成長法)を用いてAlGa
As多結晶を形成したときの、核形成面の大きさと発光
波長の関連について述べる。
【0014】以下の条件により、ダブルヘテロ構造を作
成した。
【0015】
【表2】 条件は、下記の表3に示すとおり、1〜5層において一
定である。
【0016】
【表3】 核形成面大きさが1.2、2、4、6および8μm四方
の5種類のものを形成した。
【0017】以上のようにして形成した多結晶島に電極
を形成し、発光素子とした(図8)。その後、発光スペ
クトルを測定し中心波長を求めた。図9に、核形成面の
大きさに対する中心波長の変化を示す。
【0018】図9により、核形成面の大きさが小さくな
るにしたがって、発光波長が短くなっており、730n
m〜738nmまで変化していることが分かる。
【0019】以上の結果より、多結晶の発光部における
平均粒径を制御することにより、異なる発光波長を有す
るLEDアレーを形成できることが分かる。
【0020】
【実施例】以下に本発明の実施例について図面を参照し
て説明する。
【0021】図1(a),(b)において、Si単結晶
基板、GaAs単結晶基板等の半導体単結晶基板あるい
は石英基板、セラミック基板等の非晶質基板あるいはW
基板、Ti基板等の高融点金属基板等の耐熱基板1の表
面を熱酸化処理あるいは蒸着、スパッタ等で処理するこ
とにより、基板1表面にSiO2、SiNX等の非単結晶
質(非核形成面)2を形成する。
【0022】あるいは図6に示すように、石英基板等の
基板自体が非核形成面となりうる耐熱性基板4を用いて
も良い。
【0023】つぎに、SiO2、SiNX等の非単結晶質
からなる非核形成面2上に、核形成密度が大きい、Al
23、Ta25、ポリシリコン等の非単結晶質からなる
核形成面3を、EB(電子ビーム)蒸着、抵抗加熱蒸
着、CVD法(化学気相堆積法)等により形成する。そ
の後、フォトリソグラフィーおよびエッチングにより、
微細な領域以外において、核形成密度が大きい非単結晶
質を除去する。ここで微細な領域の大きさは1〜10μ
m四方の範囲で複数の異なる値を有することができる。
【0024】あるいは、Al、As等のイオンをFIB
(フォーカスイオンビーム)により注入し、核形成面と
しても良い。あるいは、微細な領域を残し、他の部分に
マスクをし、基板表面にAl、As等のイオンを打ち込
み、マスクを除去し、微細な領域4のみで核形成密度を
増加させても良い。
【0025】ここで、非核形成面、核形成面の配置とし
て、図7のような構成にしても良い。すなわち耐熱性基
板1に、核形成密度が大きいAl23、Ta25、ポリ
シリコン等の非単結晶質(核形成面)3を堆積させ、つ
ぎにSiO2、SiNX等の非単結晶質(非核形成面)2
を堆積させる。堆積法としては、EB蒸着、抵抗加熱蒸
着、スパッタ法が用いられる。つぎに微細な領域の非核
形成面を取り去ることにより、核形成面を露出させる。
【0026】あるいは、以上のように核形成面を同一の
材質で形成する以外にも、核形成面として、核形成密度
の異なる材質のものを複数使用しても良い。
【0027】たとえば図2(a),(b)に示すよう
に、非核形成面と核形成面の核形成密度の差を利用し
て、MOCVD法(有機金属気相成長法)を用いて、半
導体多結晶を形成する。つぎにこの半導体多結晶を核と
してn型あるいはp型の半導体5を成長させる。
【0028】III−V族化合物半導体原料は、TMG
(トリメチルガリウム)、TEG(トリエチルガリウ
ム)やTMA(トリメチルアルミニウム)、TEA(ト
リエチルアルミニウム)、TMIn(トリメチルインジ
ウム)、TEIn(トリエチルインジウム)とTBAs
(ターシャルブチルアルシン)、TMAs(トリメチル
アルシン)、TMAs(トリエチルアルシン)、DMA
s(ジメチルアルシン)、DEAs(ジエチルアルシ
ン)、AsH3、TBP(ターシャルブチルホスフィ
ン)、TMP(トリメチルホスフィン)、TEP(トリ
エチルホスフィン)、PH3、NH3等の原料、およびド
ーピング原料としてはDMSe(ジメチルセレン)、D
MSe(ジエチルセレン)、DMTe(ジメチルテル
ル)、DETe(ジエチルテルル)、SiH4、DEZ
n(ジエチルジンク)、cp2Mg(シクロペンタンマ
グネシウム)、(Mecp)2Mg(メチルシクロペン
タンマグネシウム)等を用いて行い、半導体原料として
は少なくとも3つ以上の異なるIII族原料あるいはV族
原料を用いる。
【0029】成長条件として、基板温度は500〜90
0℃、圧力は80Torr以下で行う。
【0030】つぎにドーピング原料を変化させ、先に形
成した半導体と反対の導電型を持つp型あるいはn型の
半導体6を成長させる。
【0031】つぎに図3(a),(b)に示すように、
MOCVD法を用いて形成された結晶島の表面の一部に
電極7を形成する。電極の堆積法としては、抵抗加熱蒸
着、電子線加熱蒸着等を用いる。パターニングはリフト
オフ、エッチング等により行つぎに図4(a),(b)
に示すように、電極が形成されていない結晶島表面の一
部を取り去り、内部半導体領域を露出させる。
【0032】ついでに図5(a),(b)に示すよう
に、露出した部分に電極8を形成し、LED素子とす
る。
【0033】ここで、結晶島構造としては、pn構造に
限らず、ダブルヘテロ構造でも良く、この場合において
は、少なくとも活性領域は、異なる3種以上のIII族お
よびV族元素より形成される。
【0034】[実施例1]図10(a),(b)に示す
ように、SiO2基板(非核形成面)9表面に、Al2
3(核形成面)10をEB(電子ビーム)蒸着により形
成した。ここで蒸着は1×10-6Torrまで真空に
し、酸素を10cc/min.供給して行った。その
後、ホトリソグラフィにより、2μm四方、6μm四方の
レジストを100μm間隔で形成した。つぎに、レジス
トにより覆われていないAl23をH2SO4、H22
2Oの混合溶液によりウエットエッチングで除去し
た。
【0035】つぎに図11(a),(b)に示すよう
に、MOCVD法を用いて、5層の半導体多結晶11,
12,13,14および15を堆積した。
【0036】以下に堆積条件を示す。
【0037】
【表4】 条件は、1〜5層において一定である。
【0038】
【表5】 つぎに図12(a),(b)に示すように、結晶島の一
部を、1層目の半導体領域11が表面に露出するまで、
除去した。半導体領域の除去にはCH3COOH、H2
4、H22、H2Oの混合溶液を用いた。
【0039】つぎに図13(a),(b)に示すよう
に、5層目の半導体領域15で覆われた結晶島表面の一
部に、Cr(500Å)/Au(5000Å)電極16
を形成した。Cr/Au電極の形成は抵抗加熱蒸着によ
り行った。また、パターニングはリフトオフを用いた。
【0040】最後に図14(a),(b)に示すよう
に、露出した1層目の半導体領域11の一部に、AuG
e(2000Å)/Au(5000Å)電極17を形成
した。形成法は図13と同様である。
【0041】以上のようにして、AlGaAsダブルヘ
テロ構造LEDを作成し、素子特性を評価した。シード
サイズ2μm四方からなるLEDは発光中心波長778
nmで、6μm四方のシードサイズよりなるLEDは7
73nmであった。
【0042】[実施例2]図15(a),(b)に示す
ように、Si基板18表面に、AlN19、ポリシリコ
ン20、Si3421を順次、スパッタ法および熱CV
D法により形成した。その後、200μm間隔で、4μ
m四方のポリシリコンを表面に露出させた。手法として
は、ホトリソグラフィによりポリシリコンを表面に露出
させない部分にレジストを形成し、つぎにレジストによ
り覆われていないSi34をHF、H2Oの混合溶液に
よりウエットエッチングで除去する手法が用いられた。
【0043】その後、ポリシリコンが露出した部分よ
り、100μm離れた部分の基板表面にAlNを露出さ
せた。手法としては、AlNを露出させる部分以外の部
分にレジストを形成し、Arガスを用いたIBE(イオ
ンビームエッチング)が用いられた。
【0044】MOCVD法を用いて、図16(a),
(b)に示すように、に示すような半導体多結晶を堆積
した。
【0045】以下に堆積条件を示す。
【0046】
【表6】 条件は、1〜2層において一定である。
【0047】
【表7】 ついで図17(a),(b)に示すように、結晶島表面
の一部にCr(500Å)/Au(5000Å)からな
る電極24を形成した。Cr/Au電極の形成は抵抗加
熱蒸着により行った。また、パターニングはリフトオフ
を用いた。
【0048】その後、図18(a),(b)に示すよう
に、Cr/Au電極が形成されていない結晶島の一部
を、1層目の半導体領域が表面に露出するまで除去し
た。半導体領域の除去にはCH3COOH、H2SO4
22、H2Oの混合溶液を用いた。
【0049】ついで図19(a),(b)に示すよう
に、露出した1層目の半導体領域の一部に、AuGe
(2000Å)/Au(5000Å)からなる電極25
を形成した。形成法は図18の場合と同様である。
【0050】以上のようにしてGaAsLEDを作成
し、素子特性を評価した。核形成面がポリシリコンであ
るLEDは、発光中心波長が898nm、核形成面がA
lNであるLEDは890nmであった。
【0051】
【発明の効果】以上に説明したように本発明によれば、
3種以上の元素より形成される多結晶半導体において、
結晶形成起点の大きさ、材質を変えることにより平均粒
径を変化させて発光波長を変え、これにより大面積にわ
たり発光波長の異なる発光素子を2次元的に配置するこ
とができる。
【0052】また作成方法も容易であり、歩止まりを向
上させることができる。
【図面の簡単な説明】
【図1】本発明の発光素子アレーの製造過程における核
形成面および非核形成面の配置を示し、(a)は平面
図、(b)は(a)のA−A’線における断面図。
【図2】本発明の発光素子アレーの製造過程における半
導体多結晶島の配置を示し、(a)は平面図、(b)は
(a)のA−A’線における断面図。
【図3】本発明の発光素子アレーの製造過程における第
1の電極の配置を示し、(a)は平面図、(b)は
(a)のA−A’線における断面図。
【図4】本発明の発光素子アレーの製造過程における結
晶島を部分的に除去した状態を示し、(a)は平面図、
(b)は(a)のA−A’線における断面図。
【図5】本発明の発光素子アレーの製造過程における第
2の電極の配置を示し、(a)は平面図、(b)は
(a)のA−A’線における断面図。
【図6】本発明の他の発光素子アレーの製造過程におけ
る核形成面および非核形成面の配置を示す縦断面図。
【図7】本発明のさらに他の発光素子アレーの製造過程
における核形成面および非核形成面の配置を示す縦断面
図。
【図8】本発明の実験に用いたLED発光素子の構造を
示す縦断面図。
【図9】本発明の発光素子のシードサイズと発光波長の
関係を示すグラフ。
【図10】本発明の実施例1の発光素子アレーにおける
Al23(核形成面)およびSiO2(非核形成面)配
置を示し、(a)は平面図、(b)は(a)のA−A’
線における断面図。
【図11】本発明の実施例1の発光素子アレーにおける
GaAs/AlGaAs多結晶島を示し、(a)は平面
図、(b)は(a)のA−A’線における断面図。
【図12】本発明の実施例1の発光素子アレーにおける
多結晶の一部を除去した状態を示し、(a)は平面図、
(b)は(a)のA−A’線における断面図。
【図13】本発明の実施例1の発光素子アレーにおける
Cr/Au電極形成状態を示し、(a)は平面図、
(b)は(a)のA−A’線における断面図。
【図14】本発明の実施例1の発光素子アレーにおける
AuGe/Au電極形成状態を示し、(a)は平面図、
(b)は(a)のA−A’線における断面図。
【図15】本発明の実施例2の発光素子アレーにおける
Al23(核形成面)およびSiO2(非核形成面)配
置を示し、(a)は平面図、(b)は(a)のA−A’
線における断面図。
【図16】本発明の実施例2の発光素子アレーにおける
GaAs/AlGaAs多結晶島を示し、(a)は平面
図、(b)は(a)のA−A’線における断面図。
【図17】本発明の実施例2の発光素子アレーにおける
多結晶の一部を除去した状態を示し、(a)は平面図、
(b)は(a)のA−A’線における断面図。
【図18】本発明の実施例2の発光素子アレーにおける
Cr/Au電極形成状態を示し、(a)は平面図、
(b)は(a)のA−A’線における断面図。
【図19】本発明の実施例2の発光素子アレーにおける
AuGe/Au電極形成状態を示し、(a)は平面図、
(b)は(a)のA−A’線における断面図。ポリシリ
コン(核形成面)およびSi34(非核形成面)配置実
施例
【図20】従来の発光素子アレーを示し、(a)は平面
図、(b)は縦断面図。
【図21】本発明の発光素子アレーにおける平均粒径の
測定および算出法を示す説明図。
【図22】核形成面の大きさと平均粒径の関係を示すグ
ラフ。
【符号の説明】
1 耐熱性基板 2 非核形成面 3 核形成面 4 耐熱性基板 5 n型あるいはp型半導体 6 p型あるいはn型半導体 7 外側電極 8 内側電極 9 SiO2基板 10 Al23 11 n-オーミックコンタクト層 12 n-クラッド層 13 活性層 14 p-クラッド層 15 p-オーミックコンタクト層 16 Cr/Au電極 17 AuGe/Au電極 18 Si基板 19 AlN 20 ポリシリコン 21 Si34 22 n-GaAs 23 p-GaAs 24 Cr/Au電極 25 AuGe/Au電極
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H01L 33/00

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】 非単結晶質基板あるいは非結晶質により
    表面を覆われている基板上に形成された、相互に平均粒
    径の異なる複数のIII−V族化合物半導体多結晶島より
    なる発光素子アレー。
  2. 【請求項2】 前記多結晶島間で各結晶形成起点の面積
    が異なっていることを特徴とする請求項1に記載の発光
    素子アレー。
  3. 【請求項3】 前記多結晶島の各々の結晶形成起点が、
    相互に核形成密度の異なる非結晶質であることを特徴と
    する請求項1に記載の発光素子アレー。
JP29764691A 1991-10-18 1991-10-18 発光素子アレー Expired - Fee Related JP2935381B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29764691A JP2935381B2 (ja) 1991-10-18 1991-10-18 発光素子アレー

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29764691A JP2935381B2 (ja) 1991-10-18 1991-10-18 発光素子アレー

Publications (2)

Publication Number Publication Date
JPH05110136A JPH05110136A (ja) 1993-04-30
JP2935381B2 true JP2935381B2 (ja) 1999-08-16

Family

ID=17849284

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29764691A Expired - Fee Related JP2935381B2 (ja) 1991-10-18 1991-10-18 発光素子アレー

Country Status (1)

Country Link
JP (1) JP2935381B2 (ja)

Also Published As

Publication number Publication date
JPH05110136A (ja) 1993-04-30

Similar Documents

Publication Publication Date Title
TWI232596B (en) Process for producing group III nitride compound semiconductor, group III nitride compound semiconductor element, and process for producing group III nitride compound semiconductor substrate
TWI469187B (zh) 電路結構
JPH10321911A (ja) 単結晶シリコン上に化合物半導体のエピタキシヤル層を製造する方法及びそれにより製造された発光ダイオード
US20160017515A1 (en) Heterogeneous material integration through guided lateral growth
TWI405354B (zh) 半導體結構及發光二極體
JP3207918B2 (ja) Iii−v族化合物の多結晶半導体材料を用いた発光素子およびその製造方法
US5243200A (en) Semiconductor device having a substrate recess forming semiconductor regions
JP2003282551A (ja) 単結晶サファイア基板とその製造方法
JPH03132016A (ja) 結晶の形成方法
JP2935381B2 (ja) 発光素子アレー
JPH079999B2 (ja) 窒化ガリウム系化合物半導体発光素子
KR100786797B1 (ko) 실리콘 기판 3족 질화물계 적층구조를 가지는 발광다이오드및 그 제작방법
JP2753153B2 (ja) 発光素子
KR101938010B1 (ko) 다이오드의 제조방법
JPH0531957A (ja) 発光装置、これを用いた光書き込みプリンターヘツド並びに該光書き込みプリンターヘツドによる光プリンター装置
JP3251667B2 (ja) 半導体装置
JP3114827B2 (ja) 電界効果トランジスターおよびその製造方法
JP2831665B2 (ja) 半導体発光装置
JPH04186780A (ja) 半導体素子およびその製造方法
CN117153977A (zh) 发光二极管外延片及其制备方法、发光二极管
JPH11126949A (ja) 3族窒化物半導体発光素子及びその製造方法
JP3072810B2 (ja) 接合型電界効果トランジスター
JPH0575163A (ja) 半導体装置の製造方法
JP2708045B2 (ja) 発光ダイオード・アレイ
JPH05102509A (ja) 太陽電池及びその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees