JP2931440B2 - 多チャンネルd/a変換器 - Google Patents
多チャンネルd/a変換器Info
- Publication number
- JP2931440B2 JP2931440B2 JP3134353A JP13435391A JP2931440B2 JP 2931440 B2 JP2931440 B2 JP 2931440B2 JP 3134353 A JP3134353 A JP 3134353A JP 13435391 A JP13435391 A JP 13435391A JP 2931440 B2 JP2931440 B2 JP 2931440B2
- Authority
- JP
- Japan
- Prior art keywords
- mosfet
- voltage
- channel
- reference voltage
- digital input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Description
ログ信号に変換する多チャンネルD/A変換器に係り、
さらに詳しくは、通信関係やオーディオ関係、あるい
は、ディジタル信号により制御される基準電圧発生器な
どに好適な多チャンネルD/A変換器に関するものであ
る。
0ビット以下のものとしては、R−2R型のはしご型D
/A変換器や、抵抗ラダー型D/A変換器がよく用いら
れる。
に示すように、抵抗Rと抵抗2Rがはしご型に接続さ
れ、基準電位−Vrefと+Vrefとを入力ディジタ
ル信号D0 〜D2 によって切り換えて、所定の電圧を出
力されるようになされている。このR−2R型のはしご
型D/A変換器は回路規模が小さく、大きな占有面積を
必要としないという特徴を有する。
り、最上位ビット(MSB)の変化による出力電圧のば
らつきが生じたり、スイッチとして用いられるトランジ
スタが比較的大きなON抵抗を有したりして、単調性や
微分非直線性誤差(DNL)が大きいという欠点を有す
る。
5に示すように、基準電位−Vrefと+Vrefの間
に抵抗を設け、入力されたディジタル信号により、この
分割電圧を切り換えて出力する抵抗ラダー型D/A変換
器が知られている。図5において、入力された3ビット
のディジタル信号D0 〜D2 は、デコーダ1によって2
3 =8個の選択信号に変換され、この選択信号によっ
て、スイッチトランジスタTRの1つをオンすることに
より、ディジタル信号に対応したアナログ信号を出力端
から出力するものである。
A変換器は、精度が高いものの、入力ディジタル信号を
デコードするデコーダが必要である。また、多数のコン
トロール線が必要となり、回路の占有面積が増大すると
いう問題があった。
決し、回路の占有面積を小さくし、低コストの多チャン
ネルD/A変換器を提供することにある。
加えられたときに、複数の基準電圧を発生する直列抵抗
回路と、前記基準電圧が印加され、しかも、Nチャネル
・MOSFETが形成されるアクティブ領域と、該基準
電圧が印加され、しかも、Pチャネル・MOSFETが
形成されるアクティブ領域とを複数配置して行とし、デ
ィジタル入力信号の各ビットの非反転信号および反転信
号が印加されるゲート電極を列としたマトリックスの交
点に、前記ディジタル入力信号の値に応じて前記基準電
圧をオン・オフする1つのMOSFETか、あるいは、
前記ディジタル入力信号の値にかかわらず常にオン状態
を保っための埋め込みN+層または埋め込みP+層から
なる導通部のうちのいずれかを配した複数のMOSFE
Tマトリックス回路と、該複数のMOSFETマトリッ
クス回路のそれぞれのアクティブ領域の、前記基準電圧
が接続された側と反対側を接続して形成した複数のアナ
ログ信号出力部と、前記ゲート電極と直交する方向に配
置した接続線であって、前記直列抵抗回路の前記基準電
圧端と前記複数のMOSFETマトリックス回路の各ア
クティブ領域を接続する接続線とを具備し、前記複数の
MOSFETマトリックス回路に入力されるそれぞれの
ディジタル入力信号に対して、それぞれのMOSFET
マトリックス回路のアクティブ領域のいずれか1つが選
択的にオンとされ、複数のアナログ信号を出力すること
を特徴とする。
域の交点に、MOSFETまたは導通部を有するMOS
FETマトリックス回路において、ディジタル入力信号
によって選択されたMOSFETのみがオンとされる。
これによって、いずれか一つのアクティブ領域がオンと
され、このアクティブ領域に印加されている基準電圧が
アナログ信号として出力される。これらのMOSFET
または導通部は、ゲート電極層とアクティブ領域との各
交点に、一つ設けられるだけなので、占有面積を大幅に
縮小することができる。また、アルミ配線等のメタルと
ゲート、あるいはメタルとアクティブ領域とを結合する
コンタクトがなくなるので、これも占有面積の縮小に寄
与する。
/A変換器の構成を示す図である。ここでは、説明を簡
単にするために、3ビットのD/A変換器を例示した。
これらの図において、10は直列抵抗回路網、20はM
OSFETマトリックス回路、50はアナログ信号出力
部である。
シリコン層にリン等の不純物を拡散して形成した抵抗1
1−19から構成される。抵抗12−18は、図2に示
すように、それぞれ2つの抵抗121,122−18
1,182の直列回路からなっている。直列抵抗回路網
10の両端には、参照電圧−Vrefと+Vrefとが
加えられている。これによって、各抵抗の接続点から
は、全部で8つの基準電圧V0−V7が出力されてい
る。
リックス回路20の各行、すなわち、アクティブ領域2
1−28にそれぞれ加えられている。一方、MOSFE
Tマトリックス回路20の列、すなわち、ゲート電極層
31−36には、3ビットディジタル入力信号の反転信
号と非反転信号の各々が供給されている。ここで、各ア
クティブ領域21−28とゲート電極層31−36との
交点には、電圧選択スイッチSWあるいは導通部CDが
形成されている。各電圧選択スイッチSWは、多結晶シ
リコンにリン等の不純物を拡散して形成したゲート電極
層と、その両側にイオン注入等によって形成されたソー
ス領域およびドレイン領域と、ゲート電極層の下に形成
された絶縁層とを有するエンハンスメント型のMOSF
ETからなっている。一方、各導通部CDは、ディプリ
ーション型のMOSFET、あるいは、埋め込み拡散層
からなり、常時導通状態となっている。
は、インバータ41、43、45を介してディジタル入
力信号D0、D1、D2の反転信号が供給され、ゲート
電極層32、34、36にはディジタル入力信号の非反
転信号が供給されている。したがって、図1の実施例で
は、ディジタル入力信号が「000」のときに、最下行
(アクティブ領域21)の3つの電圧選択スイッチSW
がオンとなって電圧V0が出力され、「001」のとき
にアクティブ領域22がオンとなり電圧V1が、「01
0」のときにアクティブ領域23がオンとなり電圧V2
が、、、、「111」のときにアクティブ領域28がオ
ンとなり電圧V7がそれぞれ出力される。こうして、3
ビットのディジタル・アナログ変換が行われる。
討する。
D2は、ハイ・レベルがVDDボルト(たとえば、5ボ
ルト)、ロー・レベルが0ボルトであり、これらの電圧
がゲート電極層31−36に加えられている。また、電
圧選択スイッチSWとして、Nチャネルの通常のエンハ
ンスメント型MOSFETを使用すると、そのしきい値
電圧VTは、0.8V程度である。しかしながら、基板
に電圧を印加することによって、しきい値電圧が変化す
るという基板効果のために、アクティブ領域に加えられ
る電圧(基準電圧=出力電圧)が3.75Vまで上昇す
ると、そのときのしきい値電圧VTは、1.5V程度に
なる。よって、電圧選択スイッチSWをオンするには、
そのゲートに少なくとも5.25V(=3.75+1.
5V)以上の電圧を加えねばならず、VDD=5Vで
は、オンとすることができない。十分低いオン抵抗を得
るためには、VDD=5Vのときには、出力電圧は2.
5V程度までが適当であり、出力範囲は、0−VDD/
2程度となる。
きい値電圧VT=0VのNチャネル・ネイティブMOS
FETを使用する。この素子を用いると、たとえば、基
準電圧(=出力電圧)が1.25Vのときのしきい値電
圧VTは約0.1Vであり、基板効果を考慮しても、V
T=0.5V程度に抑えることができる。よって、VD
D=5Vの場合は、出力電圧範囲は、理論的には、0V
−4.5(5.0−0.5)Vとなる。しかしながら、
実際には、ゲート電圧0Vで確実にオフとし、5Vで十
分に低いオン抵抗を得るためには、出力電圧範囲は、
1.25−3.75V程度となる。いいかえれば、VD
D/4−3VDD/4の範囲の出力が可能となる。
準電圧が0−VDD/4の範囲では、通常のNチャネル
MOSFETを用い、基準電圧がVDD/4−3VDD
/4の範囲では、Nチャネル・ネイティブMOSFET
を用いると、出力範囲は0−3VDD/4程度となる。
準電圧がVDD/2−VDDの範囲では、Pチャネル・
エンハンスメント型MOSFETを用いる。基準電圧が
VDD/2−VDDの範囲では、ゲートに0Vが印加さ
れたときに電圧選択スイッチSWがオンとされ、VDD
が印加されたときにオフとされる。すなわち、この電圧
範囲では、ゲートにVDDが印加されると、電圧選択ス
イッチSWのソースに対するゲート電圧は0−VDD/
2となって、確実にオフさる。逆に、ゲートに0Vが加
えられると、ソースに対するゲート電圧は(−VDD)
−(−VDD/2)となって、十分低いオン抵抗でオン
とされる。したがって、この場合は、VDD/2−VD
Dの出力範囲が得られる。ただし、この場合、Pチャネ
ルMOSFETに対応する導通部CDとしては、Pチャ
ネル・ディプリーション型MOSFET、または埋め込
みP+層を用いる。また、Pチャネル・MOSFETは
図1の導通部の位置に配置し、Pチャネル・MOSFE
Tに対応する導通部CDは図1に示すNチャネル・MO
SFETの位置に配置する構成としなければならない。
0−VDD/2の範囲では、通常のNチャネル・エンハ
ンスメント型MOSFETを用い、基準電圧がVDD/
2−VDDの範囲では、Pチャネル・エンハンスメント
型MOSFETを用いると出力範囲は0−VDDとな
る。この場合、NチャネルMOSFETに対応する導通
部CDとしては、Nチャネル・ディプリーション型MO
SFET、または埋め込みN+層を用い、PチャネルM
OSFETに対応する導通部CDとしては、Pチャネル
・ディプリーション型MOSFET、または埋め込みP
+層を用いる。
ンスメント型MOSFET、Nチャネル・ネイティブM
OSFET、Pチャネル・MOSFETを用いて、出力
範囲を0−VDDとすることができる。
ック図である。
ETマトリックス回路であり、本実施例は3チャネル構
成となっている。各チャネルのアクティブ領域21−2
8は、メタル71−78によって、直列抵抗回路網10
の各電圧端に接続されている。この場合、メタル71−
78は、各チャネルのアクティブ領域21−28に、コ
ンタクト71A−78Aでそれぞれ接続されている。
10を各チャネルに共通化できるので、小型な多チャン
ネルD/A変換器を実現できる。また、メタル71−7
8は一層で済むので(シングルメタル)、安価なD/A
変換器を作製することができる。
ィブ領域の交点に、MOSFETまたは導通部を有する
MOSFETマトリックス回路において、ディジタル入
力信号によって選択されたMOSFETのみがオンとさ
れる。これによって、いずれか一つのアクティブ領域が
オンとされ、このアクティブ領域に印加されている基準
電圧がアナログ信号として出力される。これらのMOS
FETまたは導通部は、ゲート電極層とアクティブ領域
との各交点に、一つ設けられるだけなので、占有面積を
大幅に縮小することができる。また、アルミ配線等のメ
タルとゲート、あるいはメタルとアクティブ領域とを結
合するコンタクトがなくなるので、これも占有面積の縮
小に寄与する。
MOSFETとPチャネル・MOSFETを用いるの
で、出力範囲をO−VDDとすることができる。
を結合する部分を除いて、メタルを使用していないの
で、メタルを多チャンネル化等の他の目的に使用するこ
とができる。実施例のように、抵抗回路網を共通化して
多チャンネル化すれば、小型で廉価な多チャンネルD/
A変換器を実現することが可能となる。
回路図である。
示す平面図である。
示す回路図である。
回路図である。
Claims (1)
- 【請求項1】 両端に電圧が加えられたときに、複数の
基準電圧を発生する直列抵抗回路と、 前記基準電圧が印加され、しかも、Nチャネル・MOS
FETが形成されるアクティブ領域と、該基準電圧が印
加され、しかも、Pチャネル・MOSFETが形成され
るアクティブ領域とを複数配置して行とし、ディジタル
入力信号の各ビットの非反転信号および反転信号が印加
されるゲート電極を列としたマトリックスの交点に、前
記ディジタル入力信号の値に応じて前記基準電圧をオン
・オフする1つのMOSFETか、あるいは、前記ディ
ジタル入力信号の値にかかわらず常にオン状態を保つた
めの埋め込みN+層または埋め込みP+層からなる導通
部のうちのいずれかを配した複数のMOSFETマトリ
ックス回路と、 該複数のMOSFETマトリックス回路のそれぞれのア
クティブ領域の、前記基準電圧が接続された側と反対側
を接続して形成した複数のアナログ信号出力部と、前記ゲート電極と直交する方向に配置した接続線であっ
て、前記直列抵抗回路の前記基準電圧端と前記複数のM
OSFETマトリックス回路の各アクティブ領域を接続
する接続線とを具備し、 前記複数のMOSFETマトリックス回路に入力される
それぞれの ディジタル入力信号に対して、それぞれのM
OSFETマトリックス回路のアクティブ領域のいずれ
か1つが選択的にオンとされ、複数のアナログ信号を出
力することを特徴とする多チャンネルD/A変換器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3134353A JP2931440B2 (ja) | 1991-06-05 | 1991-06-05 | 多チャンネルd/a変換器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3134353A JP2931440B2 (ja) | 1991-06-05 | 1991-06-05 | 多チャンネルd/a変換器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04358418A JPH04358418A (ja) | 1992-12-11 |
JP2931440B2 true JP2931440B2 (ja) | 1999-08-09 |
Family
ID=15126384
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3134353A Expired - Lifetime JP2931440B2 (ja) | 1991-06-05 | 1991-06-05 | 多チャンネルd/a変換器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2931440B2 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW461180B (en) | 1998-12-21 | 2001-10-21 | Sony Corp | Digital/analog converter circuit, level shift circuit, shift register utilizing level shift circuit, sampling latch circuit, latch circuit and liquid crystal display device incorporating the same |
JP4576648B2 (ja) * | 1998-12-21 | 2010-11-10 | ソニー株式会社 | 液晶表示装置 |
JP4742401B2 (ja) * | 2000-03-31 | 2011-08-10 | ソニー株式会社 | デジタルアナログ変換回路およびこれを搭載した表示装置 |
JP3922261B2 (ja) | 2004-03-08 | 2007-05-30 | セイコーエプソン株式会社 | データドライバ及び表示装置 |
JP4565901B2 (ja) * | 2004-06-17 | 2010-10-20 | 富士通セミコンダクター株式会社 | デジタルアナログ変換回路 |
US7482963B2 (en) | 2004-09-29 | 2009-01-27 | Rohm Co., Ltd. | D/A conversion circuit, display panel drive circuit, and display |
JP4519677B2 (ja) * | 2005-02-18 | 2010-08-04 | シャープ株式会社 | ディジタルアナログコンバータ |
JP4779875B2 (ja) * | 2006-08-24 | 2011-09-28 | ソニー株式会社 | ディジタル−アナログ変換器および映像表示装置 |
JP4669501B2 (ja) * | 2007-09-20 | 2011-04-13 | 富士通セミコンダクター株式会社 | 選択回路並びにこれを備えた半導体装置、d/a変換回路及び液晶表示装置 |
JP5119908B2 (ja) * | 2007-12-25 | 2013-01-16 | 凸版印刷株式会社 | 多チャンネルd/aコンバータ |
JP5137686B2 (ja) | 2008-05-23 | 2013-02-06 | ルネサスエレクトロニクス株式会社 | デジタルアナログ変換回路とデータドライバ及び表示装置 |
US9780779B2 (en) * | 2015-08-07 | 2017-10-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, electronic component, and electronic device |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5487489A (en) * | 1977-12-23 | 1979-07-11 | Nec Corp | Integrated-resistance circuit for ad/da converter |
JPS5518016A (en) * | 1978-07-26 | 1980-02-07 | Hitachi Ltd | Voltage divider |
JPH0744255B2 (ja) * | 1988-03-14 | 1995-05-15 | 日本電気株式会社 | 基準電圧設定回路 |
-
1991
- 1991-06-05 JP JP3134353A patent/JP2931440B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH04358418A (ja) | 1992-12-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2931440B2 (ja) | 多チャンネルd/a変換器 | |
US5554986A (en) | Digital to analog coverter having multiple resistor ladder stages | |
EP0146674A1 (en) | Integrated circuit, particularly for use as a digital-analog converter | |
US6593868B2 (en) | Differential digital/analog converter | |
EP0102609A2 (en) | Digital-analog converter | |
US5164725A (en) | Digital to analog converter with current sources paired for canceling error sources | |
KR900004108A (ko) | 파워 mos 트랜지스터가 구비된 모놀리딕 쌍방향 스위치 | |
US5119095A (en) | D/a converter for minimizing nonlinear error | |
JP2001051661A5 (ja) | D/a変換回路及びその駆動方法、ならびに半導体装置の駆動方法 | |
US4352092A (en) | Digital to analog converter | |
KR101058588B1 (ko) | 디지털 아날로그 컨버터의 디코더 | |
JPH0519848B2 (ja) | ||
Holloway | A trimless 16b digital potentiometer | |
JPS6351609B2 (ja) | ||
JPH1028056A (ja) | D/aコンバータ | |
KR930006747B1 (ko) | D/a변환기 | |
US5136293A (en) | Differential current source type d/a converter | |
US6559785B2 (en) | Digital/analog converter | |
US4638241A (en) | Regulated current supply | |
US4069427A (en) | MIS logic circuit of ratioless type | |
KR100514320B1 (ko) | 디지털/아날로그 변환기 | |
KR970000912B1 (ko) | 액정 구동 장치 | |
US5021785A (en) | Floating point digital to analog converter with bias to establish range midpoint | |
KR100280951B1 (ko) | 출력 전류 변동을 억합할 수 있는 전류 출력형 디지털-아날로그 변환기 | |
US4803461A (en) | R-2R type D/A converter circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990423 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080521 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080521 Year of fee payment: 9 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080521 Year of fee payment: 9 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080521 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090521 Year of fee payment: 10 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090521 Year of fee payment: 10 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100521 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110521 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110521 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120521 Year of fee payment: 13 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120521 Year of fee payment: 13 |