JP2928724B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2928724B2
JP2928724B2 JP6103943A JP10394394A JP2928724B2 JP 2928724 B2 JP2928724 B2 JP 2928724B2 JP 6103943 A JP6103943 A JP 6103943A JP 10394394 A JP10394394 A JP 10394394A JP 2928724 B2 JP2928724 B2 JP 2928724B2
Authority
JP
Japan
Prior art keywords
bump
substrate
pad
melting point
melting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP6103943A
Other languages
English (en)
Other versions
JPH07312400A (ja
Inventor
和彦 蔵渕
潤 柴田
博司 関
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP6103943A priority Critical patent/JP2928724B2/ja
Publication of JPH07312400A publication Critical patent/JPH07312400A/ja
Application granted granted Critical
Publication of JP2928724B2 publication Critical patent/JP2928724B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45565—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、製造容易かつ熱スト
レス時の接合強度があり、位置精度の良いバンプ電極を
成形することのできるＢＧＡ（Ｂall Ｇrid Ａrray）タ
イプ類似の半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】従来のＢＧＡタイプの半導体装置につい
て図１１を参照しながら説明する。図１１は、例えば特
開昭６２−２６６８４２号公報に示された従来のＢＧＡ
タイプの半導体装置の部分断面を示す図である。
【０００３】図１１において、１は銅、ニッケル、鉄又
はセラミックからなる球状の芯材、２は錫、半田又はイ
ンジウム合金からなる低融点金属蒸着膜である。また、
３はパッケージ基板（プリント基板）４のパッド、５は
プリント基板６のパッドである。
【０００４】従来は、図１１に示すように、芯材１に球
状の材料、例えば銅、ニッケル、鉄又はセラミックを使
用して、この芯材１を低融点材料で被膜しリフローする
ことにより低融点材料のみを溶解してバンプを成形して
いた。
【０００５】しかし、球状の芯材１ではそのバンプ高さ
（接合高さ）は、ほぼその球径となる。熱ストレス時の
接合強度はバンプの高さ及び形状に大きく依存してお
り、特に接合高さについては高い方が熱ストレス時の接
合の信頼性が向上する特徴がある。すなわち、図上、横
方向の応力は、隣接するバンプ間の距離が同じ場合、バ
ンプの高さが変わると高い方が、バンプ自身がたわんで
くれるため、バンプの強度（耐力）が向上する。
【０００６】
【発明が解決しようとする課題】上述したような従来の
ＢＧＡタイプの半導体装置では、バンプの接合強度を向
上するためにバンプを高くしようとすると芯材１の球径
を大きくしなければならないが、隣接するバンプ（接合
ボール）と電気的にショートする可能性が生じるためそ
の球径はパッドピッチ以下に制限されてしまい、ひいて
は総パッド数が制限されるという問題点があった。
【０００７】また、球状の接合ボールはころがりやすく
パッドから上記ボールがこぼれ落ちるという問題点があ
った。
【０００８】この発明は、前述した問題点を解決するた
めになされたもので、総パッド数が制限されずに、バン
プの接合強度を向上することができるとともに、ころが
りにくいバンプを形成できる半導体装置の製造方法を得
ることを目的とする。
【０００９】
【課題を解決するための手段】この発明の請求項１に係
る半導体装置の製造方法は、高融点材料からなる針金状
の芯材と低融点材料からなり前記芯材を被膜する被膜材
とから構成された細線をキャピラリの開口部内に通して
に装着し、前記細線の先端を第１の基板上のパッドの垂
直位置に合わせ、前記細線の低融点材料からなる被膜材
のみを溶解し前記細線に超音波振動を与えて前記パッド
に圧着して前記細線の先端を前記第１の基板上のパッド
に垂直に接合する工程、前記細線を所定の長さでクラン
プにより切断してバンプを形成する工程、及び前記バン
プの先端を第２の基板上のパッドの垂直位置に合わせ、
リフローにより低融点材料からなる被膜材のみ溶解し高
融点材料からなる芯材を溶解せずに、前記バンプの先端
と前記第２の基板上のパッドを垂直に接合する工程を含
むものである。
【００１０】この発明の請求項２に係る半導体装置の製
造方法は、高融点材料からなる針金状の芯材と低融点材
料からなり前記芯材を被膜する被膜材とから構成された
細線をキャピラリに装着し、前記細線を第１の基板上の
パッドの位置に合わせ、前記細線を溶解して前記芯材の
融点と前記被膜材の融点の間の融点をもつ接合部を形成
し、前記接合部を前記第１の基板上のパッドに接合する
工程、前記細線を所定の長さで切断してバンプを形成す
る工程、及び前記バンプを第２の基板上のパッドの位置
に合わせ、リフローにより前記バンプと前記第２の基板
上のパッドを接合する工程を含むものである。
【００１１】この発明の請求項３に係る半導体装置の製
造方法は、高融点材料からなる針金状の芯材と低融点材
料からなり前記芯材を被膜する被膜材とから構成された
細線をキャピラリに装着し、前記細線を第１の基板の凹
部に差し込み、前記細線の被膜材のみを溶解して前記細
線を前記第１の基板の凹部に接合する工程、前記細線を
所定の長さで切断してバンプを形成する工程、及び前記
バンプを第２の基板上のパッドの位置に合わせ、リフロ
ーにより前記バンプと前記第２の基板上のパッドを接合
する工程を含むものである。
【００１２】この発明の請求項４に係る半導体装置の製
造方法は、高融点材料からなり大小２枚の鍔を持つピン
状の芯材のうち、前記大きい鍔から突出た芯材の先端を
第１の基板の凹部に差し込み、前記芯材の小さい鍔側に
低融点材料を被膜してバンプを形成する工程、及び前記
バンプの先端を第２の基板上のパッドの垂直位置に合わ
せ、リフローにより前記低融点材料のみ溶解し高融点材
料からなる芯材を溶解せずに、前記バンプの先端と前記
第２の基板上のパッドを垂直に接合する工程を含むもの
である。
【００１３】この発明の請求項５に係る半導体装置の製
造方法は、第１の基板上のパッド上に低融点材料を塗布
する工程、高融点材料からなり大小２枚の鍔を持つピン
状の芯材のうち、前記大きい鍔からなる芯材の円盤側を
前記第１の基板上の低融点材料が塗布されたパッドの位
置に合わせ、前記芯材の小さい鍔側に低融点材料を被膜
してバンプを形成する工程、及び前記バンプの先端を第
２の基板上のパッドの垂直位置に合わせ、リフローによ
り前記低融点材料のみ溶解し高融点材料からなる芯材を
溶解せずに、前記バンプの先端と前記第２の基板上のパ
ッドを垂直に接合する工程を含むものである。
【００１４】この発明の請求項６に係る半導体装置の製
造方法は、高融点材料からなる螺旋状の芯材と低融点材
料からなり前記芯材を被膜する被膜材とから構成された
細線を所定の長さで切断し、この切断した細線の一方の
先端を第１の基板上のパッドの垂直位置に合わせ、前記
切断した細線の低融点材料からなる被膜材のみを溶解し
てバンプを形成する工程、及び前記バンプの先端を第２
の基板上のパッドの垂直位置に合わせ、リフローにより
前記低融点材料のみ溶解し高融点材料からなる芯材を溶
解せずに、前記バンプの先端と前記第２の基板上のパッ
ドを垂直に接合する工程を含むものである。
【００１５】この発明の請求項７に係る半導体装置の製
造方法は、高融点材料からなり球形を一方向に圧縮した
形状に形成された芯材と低融点材料からなり前記芯材を
被膜する被膜材とから構成された偏平球のバンプ用材料
の一方の面を第１の基板上のパッドの位置に合わせ、リ
フローにより前記低融点材料からなる被膜材のみ溶解し
高融点材料からなる芯材を溶解せずに、バンプを形成す
る工程、及び前記バンプを第２の基板上のパッドの位置
に合わせ、リフローにより前記低融点材料からなる被膜
材のみ溶解し高融点材料からなる芯材を溶解せずに、前
記バンプと前記第２の基板上のパッドを接合する工程を
含むものである。
【００１６】この発明の請求項８に係る半導体装置の製
造方法は、高融点材料からなる板状の芯材と低融点材料
からなり前記板状の芯材を両面からラミネートした板状
の被膜材とから構成されたバンプ用板をパンチングによ
り打ち抜いてバンプ用材料を形成する工程、前記バンプ
用材料を第１の基板上のパッドの位置に合わせ、前記バ
ンプ用材料の被膜材のみを溶解してバンプを形成する工
程、及び前記バンプを第２の基板上のパッドの位置に合
わせ、リフローにより前記バンプと前記第２の基板上の
パッドを接合する工程を含むものである。
【００１７】
【作用】この発明の請求項１に係る半導体装置の製造方
法は、細線の被膜材のみを溶解してパッドに接合し、前
記細線を所定の長さで切断するので、所望の接合高さを
有したバンプ接合構造が得られ、熱ストレス時の接合強
度を向上できる。
【００１８】この発明の請求項２に係る半導体装置の製
造方法は、細線を溶解して芯材の融点と被膜材の融点の
間の融点をもつ接合部を形成し、前記接合部とパッドを
接合し前記細線を所定の長さで切断するので、所望の接
合高さを有したバンプ接合構造が得られ、熱ストレス時
の接合強度を向上できる。
【００１９】この発明の請求項３に係る半導体装置の製
造方法は、細線を基板の凹部に差し込み、前記細線の被
膜材のみを溶解して前記基板の凹部に接合するので、所
望の接合高さを有したバンプ接合構造が得られ、熱スト
レス時の接合強度を向上できる。
【００２０】この発明の請求項４に係る半導体装置の製
造方法は、高融点材料からなり大小２枚の鍔を持つピン
状の芯材のうち、前記大きい鍔から突出た芯材の先端を
第１の基板の凹部に差し込み、前記芯材に低融点材料を
被膜してバンプを形成するので、所望の接合高さを有し
たバンプ接合構造が得られ、熱ストレス時の接合強度を
向上できる。
【００２１】この発明の請求項５に係る半導体装置の製
造方法は、第１の基板上のパッド上に低融点材料を塗布
し、高融点材料からなり大小２枚の鍔を持つピン状の芯
材のうち、前記大きい鍔からなる芯材の円盤側を前記第
１の基板上の低融点材料が塗布されたパッドの位置に合
わせ、前記芯材に低融点材料を被膜してバンプを形成す
るので、所望の接合高さを有したバンプ接合構造が得ら
れ、熱ストレス時の接合強度を向上できる。
【００２２】この発明の請求項６に係る半導体装置の製
造方法は、高融点材料からなる螺旋状の芯材と低融点材
料からなり前記芯材を被膜する被膜材とから構成された
細線を所定の長さで切断し、この切断した細線の一方の
先端を第１の基板上のパッドの垂直位置に合わせ、前記
切断した細線の被膜材のみを溶解してバンプを形成する
ので、細線の芯材が直線形のものに比べ応力緩衝効果が
高い。
【００２３】この発明の請求項７に係る半導体装置の製
造方法は、高融点材料からなり球形を一方向に圧縮した
形状に形成された芯材と低融点材料からなり前記芯材を
被膜する被膜材とから構成された偏平球のバンプ用材料
の一方の面を第１の基板上のパッドの位置に合わせ、前
記バンプ用材料の被膜材のみを溶解してバンプを形成す
るので、ころがりにくく、確実にバンプを構成できる。
【００２４】この発明の請求項８に係る半導体装置の製
造方法は、高融点材料からなる板状の芯材と低融点材料
からなり前記板状の芯材を両面からラミネートした板状
の被膜材とから構成されたバンプ用板をパンチングによ
り打ち抜いてバンプ用材料を形成し、前記バンプ用材料
を第１の基板上のパッドの位置に合わせ、前記バンプ用
材料の被膜材のみを溶解してバンプを形成するので、板
状の芯材の厚みを選択することにより、所望の接合高さ
を有したバンプ接合構造が得られ、熱ストレス時の接合
強度を向上できる。
【００２５】
【実施例】実施例１． 以下、この発明の一実施例について図１及び図２を参照
しながら説明する。図１は、この発明の実施例１に係る
半導体装置の製造方法で使用する細線を示す斜視図であ
る。また、図２は、この発明の実施例１に係る半導体装
置の製造方法を説明するための図である。
【００２６】 図１において、１Ａは高融点材料からな
り、直径が例えば０．１〜１．０ｍｍ程度の芯材、２Ａ
は高融点材料１Ａを被膜する低融点材料からなる被膜材
である。なお、高融点材料には高融点はんだ、銅、ニッ
ケル、セラミック等を使用し、低融点材料には低融点は
んだを使用する。このバンプ用芯材入り細線を所望の長
さ、例えば０．５〜３．０ｍｍ程度に切断しバンプとし
て使用する。細線全体の直径は例えば０．２〜１．５ｍ
ｍ程度である。
【００２７】図１に示す細線を半導体装置の製造に使用
すると以下のような効果を奏する。第１に、所望の長
さ、例えば１〜３ｍｍ程度に細線を切断することによっ
て自由自在にバンプ高さを制御でき、熱ストレス時の接
合強度を向上できる。第２に、細線の径を選ぶことによ
り、微細化が可能である。第３に、この細線はボンディ
ングによりパッド上に装着されるため、いわゆるワイヤ
ボンディング装置を応用して使用できる。
【００２８】図２において、７はバンプ用芯材入り細線
を通しバンプを構成するためのワイヤボンディング装置
のキャピラリである。なお、バンプを構成する台として
のボンディングパッド３、ＢＧＡ類似のバンプを成形す
るためのパッケージ基板（プリント基板）４、ボンディ
ングパッド５、及びプリント基板６は、図１１に示す従
来例のものと同一である。
【００２９】つぎに、図１に示す細線を用いてバンプを
成形する際のプロセスについて説明する。まず、図２
（ａ）に示すように、バンプ用芯材入り細線をキャピラ
リ７の開口部内に通す。次に、同図（ｂ）に示すよう
に、細線を必要な長さだけキャピラリ７の開口端部より
出し、上記細線の先端をパッド３上に位置を合わせてス
パーク電圧を印加し溶解する。次に、プリント基板４上
のパッド３に最先部を押し付け、図１に示す半導体装置
製造用細線（バンプ用芯材入り細線）に超音波振動を与
えて圧着する。
【００３０】次に、同図（ｃ）に示すように、パッド３
上から所望の高さ、例えば１〜３ｍｍの高さでクランプ
により切断する。これにより同図（ｃ）に示すようなバ
ンプが構成される。次に、同図（ｄ）に示すように、同
図（ｃ）で構成されたバンプをプリント基板６のパッド
５に位置合わせを行い、リフローを施す。このリフロー
温度は、外皮の低融点材料２Ａのみが溶解する範囲とす
る。
【００３１】この実施例１に係る半導体装置の製造方法
は以下のような効果を奏する。第１に、所望の接合高さ
を有したバンプ接合構造が得られ、ひいては熱ストレス
時の接合強度のあるバンプを成形することができる。第
２に、ワイヤボンダを改良したボンダを使用しパッド上
にバンプを成形するため、ワイヤボンダ並のバンプ位置
精度が得られる。第３に、その他の効果としてリフロー
工程がプリント基板６に実装するときのみでよく作業工
程を簡略化できる。
【００３２】実施例２． この発明の実施例２について図３を参照しながら説明す
る。図３は、この発明の実施例２に係る半導体装置の製
造方法を説明するための図である。
【００３３】図３において、８は中融点材料である。な
お、バンプを構成する台としてのボンディングパッド
３、ＢＧＡ類似のバンプを成形するためのパッケージ基
板（プリント基板）４、ボンディングパッド５、プリン
ト基板６、及びキャピラリ７は従来例及び実施例１のも
のと同一である。
【００３４】つぎに、図１に示す細線を用いてバンプを
成形する際のプロセスについて説明する。図３（ａ）に
示すように、バンプ用芯材入り細線をキャピラリ７の開
口部内に通し、細線にスパーク電圧を印加することによ
り細線の先端を溶解して高融点材料１Ａと低融点材料２
Ａとから構成される中融点材料８を成形する。これによ
り細線の先端に球状のボールができる。この球状のボー
ルは高融点材料１Ａの融点と低融点材料２Ａの融点の間
の融点をもつ。
【００３５】次に、同図（ｂ）に示すように、プリント
基板４上のパッド３に押しつけ、超音波圧着する。細線
の芯材１Ａのある部分をキャピラ７から所望の高さ、例
えば数ｍｍとりだした所で切断する。次に、同図（ｃ）
に示すように、バンプ付となった基板４をプリント基板
６のパッド５に位置合わせしリフローすることにより、
低融点はんだ２Ａのみが溶解し接続される。
【００３６】この実施例２に係る半導体装置の製造方法
は以下のような効果を奏する。第１に、所望の接合高さ
を有したバンプ接合構造が得られ、ひいては熱ストレス
時の接合強度のあるバンプを成形することができる。第
２に、ワイヤボンダを改良したボンダを使用しパッド上
にバンプを成形するため、ワイヤボンダ並のバンプ位置
精度が得られる。第３に、その他の効果としてリフロー
工程がプリント基板６に実装するときのみでよく作業工
程を簡略化でき、かつリフロー工程時にプリント基板６
のパッド５に低融点はんだをめっき法や印刷法により施
すことなくリフローできる。
【００３７】実施例３． この発明の実施例３について図４を参照しながら説明す
る。図４は、この発明の実施例３に係る半導体装置の製
造方法を説明するための図である。
【００３８】図４において、１Ｂは高融点材料からな
り、直径が例えば１〜３ｍｍ程度の芯材、２Ｂは高融点
材料１Ｂを被膜する低融点材料からなる被膜材である。
また、高融点材料には高融点はんだ、銅、ニッケル、セ
ラミック又は合成樹脂等を使用し、低融点材料には低融
点はんだを使用する。このバンプ用芯材入り細線を所望
の長さに切断しバンプとして使用する。細線全体の直径
は例えば２〜６ｍｍ程度で、太めの細線である。なお、
バンプを構成する台としてのボンディングパッド３、Ｂ
ＧＡ類似のバンプを成形するためのパッケージ基板（プ
リント基板）４、ボンディングパッド５、及びプリント
基板６は従来例のものと同一である。
【００３９】つぎに、上記太めの細線を用いてバンプを
形成する際のプロセスについて説明する。上記細線をキ
ャピラリの開口部内に通し、図４（ａ）に示すように、
上記バンプ用芯材入り細線をプリント基板４上のパッド
３にウェッジボンドする。なお、同図（ｂ）は、同図
（ａ）のＡ−Ａ′における断面を示す。すなわち、上記
細線を例えばキャピラリに装着し、上記細線を基板４上
のパッド３に位置を合わせ、上記細線を所定の長さで切
断する。この時、上記細線をパッド３にこすり付けた状
態であり、上記細線とパッド３は多少は接合している。
次に、同図（ｃ）に示すように、これをプリント基板６
のパッド５に位置合わせしリフローすることにより低融
点はんだ２Ｂのみが溶解し接続される。
【００４０】この実施例３に係る半導体装置の製造方法
は以下のような効果を奏する。第１に、芯入り細線の高
融点材料１Ｂの線径によりバンプ高さを制御できる。第
２に、ワイヤボンダを改良したボンダを使用しパッド上
にバンプを成形するため、ワイヤボンダ並のバンプの位
置精度が得られる。第３に、その他の効果としてリフロ
ー工程がプリント基板６に実装するときのみでよく作業
工程を簡略化でき、かつリフロー工程時にプリント基板
６のパッド５に低融点はんだをめっき法や印刷法により
施すことなくリフローできる。
【００４１】実施例４． この発明の実施例４について図５を参照しながら説明す
る。図５は、この発明の実施例４に係る半導体装置の製
造方法を説明するための図である。
【００４２】図５において、４Ａは多層プリント基板で
ある。なお、ボンディングパッド５、及びプリント基板
６は従来例のものと同一である。
【００４３】つぎに、図１の細線を用いてバンプを形成
する際のプロセスについて説明する。図５（ａ）に示す
ように、バンプ用芯材入り細線を一定長さに切断したも
のを多層プリント基板４Ａのスルーホール又はビアホー
ルに差し込みリフローする。もちろん挿入圧着してから
一定の長さに切断しリフローしても良い。次に、同図
（ｂ）に示すように、プリント基板６のパッド５に位置
合わせしリフローすることにより低融点はんだ２Ａのみ
溶解し接続される。
【００４４】この実施例４に係る半導体装置の製造方法
は以下のような効果を奏する。第１に、所望の接合高さ
を有したバンプ構造が得られ、ひいては熱ストレス時の
接合強度のあるバンプを成形することができる。第２
に、スルーホール、ビアホールに上記細線を直接差し込
むためバンプがころがることがなく確実にバンプを構成
できる。第３に、プリント基板６のパッド５に低融点は
んだをめっき法や印刷法により施すことなくリフローで
きる。
【００４５】実施例５． この発明の実施例５について図６を参照しながら説明す
る。図６は、この発明の実施例５に係る半導体装置の製
造方法を説明するための図である。
【００４６】図６において、１Ｃは高融点材料からな
り、ピン状の部分の直径が例えば０．２〜０．５ｍｍ程
度の芯材、２Ｃは低融点材料である。また、９は低融点
材料２Ｃを吐き出すノズルである。高融点材料には高融
点はんだ、銅、ニッケル、セラミック又は合成樹脂等を
使用し、低融点材料には低融点はんだを使用する。な
お、ＢＧＡ類似のバンプを成形するためのパッケージ基
板（プリント基板）４、ボンディングパッド５、及びプ
リント基板６は従来例のものと同一である。
【００４７】つぎに、バンプを形成する際のプロセスに
ついて説明する。まず、図６（ａ）に示すように、高融
点材料からなる芯材１Ｃを取り出す。この芯材１Ｃをプ
リント基板４のビアホール又はスルーホールに差し込
む。もちろん超音波などにより挿入圧着しても良い。次
に、同図（ｂ）に示すように、この芯材１Ｃにノズル９
より、低融点材料２Ｃを適量噴出し塗布する。次に、同
図（ｃ）に示すように、これをリフローする。次に、同
図（ｄ）に示すように、このバンプ付きプリント基板４
をプリント基板６のパッド５上に位置合わせしリフロー
することにより低融点はんだのみ溶解し接続される。
【００４８】この実施例５に係る半導体装置の製造方法
は以下のような効果を奏する。第１に、所望の接合高さ
を有したバンプ構造が得られ、ひいては熱ストレス時の
接合強度のあるバンプを成形することができる。第２
に、スルーホール、ビアホールに芯材１Ｃを直接差し込
むためバンプがころがることがなく確実にバンプを構成
できる。
【００４９】実施例６． この発明の実施例６について図７を参照しながら説明す
る。図７は、この発明の実施例６に係る半導体装置の製
造方法を説明するための図である。
【００５０】図７において、１Ｄは高融点材料からな
り、ピン状の部分の直径が例えば０．２〜０．５ｍｍ程
度の芯材である。高融点材料には高融点はんだ、銅、ニ
ッケル、セラミック又は合成樹脂等を使用する。なお、
バンプを構成する台としてのボンディングパッド３、Ｂ
ＧＡ類似のバンプを成形するためのパッケージ基板（プ
リント基板）４、ボンディングパッド５、及びプリント
基板６は従来例のものと同一である。さらに、低融点材
料２Ｃ及びノズル９は実施例６のものと同一である。
【００５１】バンプ用材料である芯材１Ｄは、図７
（ａ）に示すように、止め受けを有した円柱形である。
つまり、大小の２枚の鍔を有する針金（ピン）状の形状
をしている。なお、この芯材１Ｄは、例えば同図（ａ）
に示す形状の金型を作製し、それにより連続的に芯材１
Ｄを製造する。
【００５２】つぎに、バンプを形成する際のプロセスに
ついて説明する。まず、図７（ａ）に示すように、高融
点材料からなる芯材１Ｄを取り出す。プリント基板４の
パッド３上に低融点材料２Ｃを印刷法などにより塗布し
その上に芯材１Ｄを置く。次に、同図（ｂ）に示すよう
に、この芯材１Ｄにノズル９より低融点材料２Ｃを適量
噴出し塗布する。次に、同図（ｃ）に示すように、これ
をリフローする。次に、同図（ｄ）に示すように、この
バンプ付きプリント基板４をプリント基板６のパッド５
上に位置合わせしリフローすることにより低融点材料２
Ｃのみ溶解し接続される。
【００５３】この実施例６に係る半導体装置の製造方法
は以下のような効果を奏する。第１に、所望の接合高さ
を有したバンプ構造が得られ、ひいては熱ストレス時の
接合強度のあるバンプを成形することができる。第２
に、球状の芯材に比べころがりにくく確実にバンプを構
成できる。
【００５４】実施例７． この発明の実施例７について図８を参照しながら説明す
る。図８は、この発明の実施例７に係る半導体装置の製
造方法を説明するための図である。
【００５５】図８において、１Ｅは高融点材料からな
り、直径が例えば０．２〜０．５ｍｍ程度の螺旋状の芯
材、２Ｄは低融点材料からなる被膜材である。高融点材
料には高融点はんだ、銅、ニッケル、セラミック又は合
成樹脂等を使用し、低融点材料には低融点はんだを使用
する。なお、バンプを構成する台としてのボンディング
パッド３、ＢＧＡ類似のバンプを成形するためのパッケ
ージ基板（プリント基板）４、ボンディングパッド５、
及びプリント基板６は従来例のものと同一である。
【００５６】バンプ用材料である細線は、図８（ａ）に
示すように、螺旋状の芯材１Ｅと、それを被膜した被膜
材２Ｄからなる。なお、この細線は、例えば当初直線状
の芯材１Ｅと被膜材２Ｄをねじるようにからませ、被膜
材２Ｄのみ溶解して細線を製造する。
【００５７】つぎに、バンプを形成する際のプロセスに
ついて説明する。まず、図８（ａ）に示すように、螺旋
状の高融点材料からなる芯材１Ｅのまわりに低融点材料
２Ｄを塗布した芯材入り細線をキャピラリの開口部内に
通す。次に、同図（ｂ）に示すように、この細線を所望
の長さに切断し、プリント基板４の上のパッド３に超音
波などにより圧着する。次に、同図（ｃ）に示すよう
に、このバンプ付きプリント基板４をプリント基板６の
パッド５上に位置合わせしリフローすることにより低融
点材料２Ｄのみを溶解し接続される。
【００５８】この実施例７に係る半導体装置の製造方法
は以下のような効果を奏する。第１に、所望の接合高さ
を有したバンプ接合構造が得られ、ひいては熱ストレス
時の接合強度のあるバンプを成形することができる。第
２に、球状の芯材に比べころがりにくく確実にバンプ成
形できる。第３に、リフロー工程がプリント基板６に実
装するときのみでよく作業工程を簡略化できる。第４
に、特有の効果として芯材が直線形のものに比べ応力緩
衝効果が高い。
【００５９】実施例８． この発明の実施例８について図９を参照しながら説明す
る。図９は、この発明の実施例８に係る半導体装置の製
造方法を説明するための図である。
【００６０】図９において、１Ｆは高融点材料からな
り、球形を圧縮した形状、つまり円盤状若しくは大福も
ち形状の芯材、２Ｅは低融点材料からなる被膜材であ
る。高融点材料には高融点はんだ、銅、ニッケル、セラ
ミック又は合成樹脂等を使用し、低融点材料には低融点
はんだを使用する。なお、バンプを構成する台としての
ボンディングパッド３、ＢＧＡ類似のバンプを成形する
ためのパッケージ基板（プリント基板）４、ボンディン
グパッド５、及びプリント基板６は従来例のものと同一
である。
【００６１】バンプ用材料は、例えば、球形の芯材をつ
ぶして円盤形状の芯材１Ｆを形成し、それにめっきを施
すことにより被膜材２Ｅを形成する。
【００６２】つぎに、バンプを形成する際のプロセスに
ついて説明する。まず、図９（ａ）に示すように、高融
点材料からなる芯材１Ｆを低融点材料２Ｅで被膜した偏
平な、例えば「円盤」のような形のバンプ用材料を用意
する。次に、同図（ｂ）に示すように、これをプリント
基板４のパッド３上に位置合わせしリフローする。次
に、同図（ｃ）に示すように、このバンプ付きプリント
基板４をプリント基板６のパッド５上に位置合わせしリ
フローすることにより低融点材料２Ｅのみ溶解し接続さ
れる。
【００６３】この実施例８に係る半導体装置の製造方法
は以下のような効果を奏する。つまり、球状の芯材に比
べころがりにくく、確実にバンプを構成できる。
【００６４】実施例９． この発明の実施例９について図１０を参照しながら説明
する。図１０は、この発明の実施例９に係る半導体装置
の製造方法を説明するための図である。
【００６５】図１０において、１Ｇは高融点材料からな
る板状の芯材、２Ｆは低融点材料からなる板状の被膜材
である。高融点材料には高融点はんだ、銅、ニッケル、
セラミック又は合成樹脂等を使用し、低融点材料には低
融点はんだを使用する。なお、バンプを構成する台とし
てのボンディングパッド３、ＢＧＡ類似のバンプを成形
するためのパッケージ基板（プリント基板）４、ボンデ
ィングパッド５、及びプリント基板６は従来例のものと
同一である。
【００６６】つぎに、バンプを形成する際のプロセスに
ついて説明する。まず、図１０（ａ）に示すように、高
融点材料１Ｇからなる板を低融点材料２Ｆで両面ラミネ
ートした平板のバンプ用板を用意する。次に、同図
（ｂ）に示すように、これを一括パンチングすることに
より、多数の円柱状のバンプ用材料が得られる。次に、
同図（ｃ）に示すように、これをプリント基板４のパッ
ド３上に位置合わせしリフローする。次に、同図（ｄ）
に示すように、このバンプ付きプリント基板４をプリン
ト基板６のパッド５に位置合わせしリフローすることに
より低融点材料２Ｆのみ溶解し接続される。
【００６７】この実施例９に係る半導体装置の製造方法
は以下のような効果を奏する。第１に、板状の高融点材
料１Ｇの厚みを選択することにより所望の接合高さを有
したバンプ接合構造が得られ、ひいては熱ストレス時の
接合強度のあるバンプを成形することができる。第２
に、球状の芯材に比べころがりにくく、確実にバンプ成
形できる。第３に、パンチングにより容易に芯材入りバ
ンプ用材料を成形できる。なお、図１０（ｂ）では円柱
形のバンプ用材料を示したが他の形状、例えば角柱形等
でも良い。
【００６８】
【発明の効果】この発明の請求項１に係る半導体装置の
製造方法は、以上説明したとおり、細線の被膜材のみを
溶解してパッドに接合し、前記細線を所定の長さで切断
するので、所望の接合高さを有したバンプ接合構造が得
られ、熱ストレス時の接合強度を向上できるという効果
を奏する。
【００６９】この発明の請求項２に係る半導体装置の製
造方法は、以上説明したとおり、細線を溶解して芯材の
融点と被膜材の融点の間の融点をもつ接合部を形成し、
前記接合部とパッドを接合し前記細線を所定の長さで切
断するので、所望の接合高さを有したバンプ接合構造が
得られ、熱ストレス時の接合強度を向上できるという効
果を奏する。
【００７０】この発明の請求項３に係る半導体装置の製
造方法は、以上説明したとおり、細線を基板の凹部に差
し込み、前記細線の被膜材のみを溶解して前記基板の凹
部に接合するので、所望の接合高さを有したバンプ接合
構造が得られ、熱ストレス時の接合強度を向上できると
いう効果を奏する。
【００７１】この発明の請求項４に係る半導体装置の製
造方法は、以上説明したとおり、高融点材料からなり大
小２枚の鍔を持つピン状の芯材のうち、前記大きい鍔か
ら突出た芯材の先端を第１の基板の凹部に差し込み、前
記芯材に低融点材料を被膜してバンプを形成するので、
所望の接合高さを有したバンプ接合構造が得られ、熱ス
トレス時の接合強度を向上できるという効果を奏する。
【００７２】この発明の請求項５に係る半導体装置の製
造方法は、以上説明したとおり、第１の基板上のパッド
上に低融点材料を塗布し、高融点材料からなり大小２枚
の鍔を持つピン状の芯材のうち、前記大きい鍔からなる
芯材の円盤側を前記第１の基板上の低融点材料が塗布さ
れたパッドの位置に合わせ、前記芯材に低融点材料を被
膜してバンプを形成するので、所望の接合高さを有した
バンプ接合構造が得られ、熱ストレス時の接合強度を向
上できるという効果を奏する。
【００７３】この発明の請求項６に係る半導体装置の製
造方法は、以上説明したとおり、高融点材料からなる螺
旋状の芯材と低融点材料からなり前記芯材を被膜する被
膜材とから構成された細線を所定の長さで切断し、この
切断した細線の一方の先端を第１の基板上のパッドの垂
直位置に合わせ、前記切断した細線の被膜材のみを溶解
してバンプを形成するので、細線の芯材が直線形のもの
に比べ応力緩衝効果が高いという効果を奏する。
【００７４】この発明の請求項７に係る半導体装置の製
造方法は、以上説明したとおり、高融点材料からなり球
形を一方向に圧縮した形状に形成された芯材と低融点材
料からなり前記芯材を被膜する被膜材とから構成された
偏平球のバンプ用材料の一方の面を第１の基板上のパッ
ドの位置に合わせ、前記バンプ用材料の被膜材のみを溶
解してバンプを形成するので、ころがりにくく、確実に
バンプを構成できるという効果を奏する。
【００７５】この発明の請求項８に係る半導体装置の製
造方法は、以上説明したとおり、高融点材料からなる板
状の芯材と低融点材料からなり前記板状の芯材を両面か
らラミネートした板状の被膜材とから構成されたバンプ
用板をパンチングにより打ち抜いてバンプ用材料を形成
し、前記バンプ用材料を第１の基板上のパッドの位置に
合わせ、前記バンプ用材料の被膜材のみを溶解してバン
プを形成するので、板状の芯材の厚みを選択することに
より、所望の接合高さを有したバンプ接合構造が得ら
れ、熱ストレス時の接合強度を向上できるという効果を
奏する。
【図面の簡単な説明】
【図１】 この発明の実施例１に係る半導体装置の製造
方法で使用するバンプ用芯材入り細線を示す斜視図であ
る。
【図２】 この発明の実施例１に係る半導体装置の製造
方法を説明するための図である。
【図３】 この発明の実施例２に係る半導体装置の製造
方法を説明するための図である。
【図４】 この発明の実施例３に係る半導体装置の製造
方法を説明するための図である。
【図５】 この発明の実施例４に係る半導体装置の製造
方法を説明するための図である。
【図６】 この発明の実施例５に係る半導体装置の製造
方法を説明するための図である。
【図７】 この発明の実施例６に係る半導体装置の製造
方法を説明するための図である。
【図８】 この発明の実施例７に係る半導体装置の製造
方法を説明するための図である。
【図９】 この発明の実施例８に係る半導体装置の製造
方法を説明するための図である。
【図１０】 この発明の実施例９に係る半導体装置の製
造方法を説明するための図である。
【図１１】 従来の半導体装置のバンプ構造の断面を示
す図である。
【符号の説明】
１Ａ、１Ｂ、１Ｃ、１Ｄ、１Ｅ、１Ｆ、１Ｇ 芯材、２
Ａ、２Ｂ、２Ｃ、２Ｄ、２Ｅ、２Ｆ 被膜材、３ パッ
ド、４、４Ａ プリント基板、５ パッド、６プリント
基板、７ キャピラリ、８ 中融点材料、９ ノズル。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭60−57957（ＪＰ，Ａ) 特開 平４−334035（ＪＰ，Ａ) 特開 平５−326521（ＪＰ，Ａ) 特開 平７−122566（ＪＰ，Ａ) 特開 平７−66209（ＪＰ，Ａ) 特開 平７−202392（ＪＰ，Ａ) 実開 平２−102738（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 23/12 H01L 21/60

Claims (8)

    (57)【特許請求の範囲】
  1. 【請求項１】 高融点材料からなる針金状の芯材と低融
    点材料からなり前記芯材を被膜する被膜材とから構成さ
    れた細線をキャピラリの開口部内に通してに装着し、前
    記細線の先端を第１の基板上のパッドの垂直位置に合わ
    せ、前記細線の低融点材料からなる被膜材のみを溶解し
    前記細線に超音波振動を与えて前記パッドに圧着して前
    記細線の先端を前記第１の基板上のパッドに垂直に接合
    する工程、前記細線を所定の長さでクランプにより切断
    してバンプを形成する工程、及び前記バンプの先端を第
    ２の基板上のパッドの垂直位置に合わせ、リフローによ
    り低融点材料からなる被膜材のみ溶解し高融点材料から
    なる芯材を溶解せずに、前記バンプの先端と前記第２の
    基板上のパッドを垂直に接合する工程を含むことを特徴
    とする半導体装置の製造方法。
  2. 【請求項２】 高融点材料からなる針金状の芯材と低融
    点材料からなり前記芯材を被膜する被膜材とから構成さ
    れた細線をキャピラリに装着し、前記細線を第１の基板
    上のパッドの位置に合わせ、前記細線を溶解して前記芯
    材の融点と前記被膜材の融点の間の融点をもつ接合部を
    形成し、前記接合部を前記第１の基板上のパッドに接合
    する工程、前記細線を所定の長さで切断してバンプを形
    成する工程、及び前記バンプを第２の基板上のパッドの
    位置に合わせ、リフローにより前記バンプと前記第２の
    基板上のパッドを接合する工程を含むことを特徴とする
    半導体装置の製造方法。
  3. 【請求項３】 高融点材料からなる針金状の芯材と低融
    点材料からなり前記芯材を被膜する被膜材とから構成さ
    れた細線をキャピラリに装着し、前記細線を第１の基板
    の凹部に差し込み、前記細線の被膜材のみを溶解して前
    記細線を前記第１の基板の凹部に接合する工程、前記細
    線を所定の長さで切断してバンプを形成する工程、及び
    前記バンプを第２の基板上のパッドの位置に合わせ、リ
    フローにより前記バンプと前記第２の基板上のパッドを
    接合する工程を含むことを特徴とする半導体装置の製造
    方法。
  4. 【請求項４】 高融点材料からなり大小２枚の鍔を持つ
    ピン状の芯材のうち、前記大きい鍔から突出た芯材の先
    端を第１の基板の凹部に差し込み、前記芯材の小さい鍔
    側に低融点材料を被膜してバンプを形成する工程、及び
    前記バンプの先端を第２の基板上のパッドの垂直位置に
    合わせ、リフローにより前記低融点材料のみ溶解し高融
    点材料からなる芯材を溶解せずに、前記バンプの先端と
    前記第２の基板上のパッドを垂直に接合する工程を含む
    ことを特徴とする半導体装置の製造方法。
  5. 【請求項５】 第１の基板上のパッド上に低融点材料を
    塗布する工程、高融点材料からなり大小２枚の鍔を持つ
    ピン状の芯材のうち、前記大きい鍔からなる芯材の円盤
    側を前記第１の基板上の低融点材料が塗布されたパッド
    の位置に合わせ、前記芯材の小さい鍔側に低融点材料を
    被膜してバンプを形成する工程、及び前記バンプの先端
    を第２の基板上のパッドの垂直位置に合わせ、リフロー
    により前記低融点材料のみ溶解し高融点材料からなる芯
    材を溶解せずに、前記バンプの先端と前記第２の基板上
    のパッドを垂直に接合する工程を含むことを特徴とする
    半導体装置の製造方法。
  6. 【請求項６】 高融点材料からなる螺旋状の芯材と低融
    点材料からなり前記芯材を被膜する被膜材とから構成さ
    れた細線を所定の長さで切断し、この切断した細線の一
    方の先端を第１の基板上のパッドの垂直位置に合わせ、
    前記切断した細線の低融点材料からなる被膜材のみを溶
    解してバンプを形成する工程、及び前記バンプの先端を
    第２の基板上のパッドの垂直位置に合わせ、リフローに
    より前記低融点材料のみ溶解し高融点材料からなる芯材
    を溶解せずに、前記バンプの先端と前記第２の基板上の
    パッドを垂直に接合する工程を含むことを特徴とする半
    導体装置の製造方法。
  7. 【請求項７】 高融点材料からなり球形を一方向に圧縮
    した形状に形成された芯材と低融点材料からなり前記芯
    材を被膜する被膜材とから構成された偏平球のバンプ用
    材料の一方の面を第１の基板上のパッドの位置に合わ
    せ、リフローにより前記低融点材料からなる被膜材のみ
    溶解し高融点材料からなる芯材を溶解せずに、バンプを
    形成する工程、及び前記バンプを第２の基板上のパッド
    の位置に合わせ、リフローにより前記低融点材料からな
    る被膜材のみ溶解し高融点材料からなる芯材を溶解せず
    に、前記バンプと前記第２の基板上のパッドを接合する
    工程を含むことを特徴とする半導体装置の製造方法。
  8. 【請求項８】 高融点材料からなる板状の芯材と低融点
    材料からなり前記板状の芯材を両面からラミネートした
    板状の被膜材とから構成されたバンプ用板をパンチング
    により打ち抜いてバンプ用材料を形成する工程、前記バ
    ンプ用材料を第１の基板上のパッドの位置に合わせ、前
    記バンプ用材料の被膜材のみを溶解してバンプを形成す
    る工程、及び前記バンプを第２の基板上のパッドの位置
    に合わせ、リフローにより前記バンプと前記第２の基板
    上のパッドを接合する工程を含むことを特徴とする半導
    体装置の製造方法。
JP6103943A 1994-05-18 1994-05-18 半導体装置の製造方法 Expired - Lifetime JP2928724B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6103943A JP2928724B2 (ja) 1994-05-18 1994-05-18 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6103943A JP2928724B2 (ja) 1994-05-18 1994-05-18 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH07312400A JPH07312400A (ja) 1995-11-28
JP2928724B2 true JP2928724B2 (ja) 1999-08-03

Family

ID=14367532

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6103943A Expired - Lifetime JP2928724B2 (ja) 1994-05-18 1994-05-18 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2928724B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3770104B2 (ja) 2001-05-10 2006-04-26 三菱電機株式会社 電子装置と接合部材
US7271497B2 (en) 2003-03-10 2007-09-18 Fairchild Semiconductor Corporation Dual metal stud bumping for flip chip applications
JP6156136B2 (ja) * 2013-12-27 2017-07-05 三菱マテリアル株式会社 はんだバンプの焼結芯を形成するための芯用ペースト

Also Published As

Publication number Publication date
JPH07312400A (ja) 1995-11-28

Similar Documents

Publication Publication Date Title
TWI502662B (zh) 成柱凸塊程序中增加支座高度之系統以及方法
US7036221B2 (en) Method of manufacturing a semiconductor element-mounting board
US5633204A (en) Method and apparatus for forming bump structure used for flip-chip mounting, the bump structure and the flip-chip
US5485949A (en) Capillary for a wire bonding apparatus and a method for forming an electric connection bump using the capillary
US20110045641A1 (en) Semiconductor Device Having Solder-Free Gold Bump Contacts for Stability in Repeated Temperature Cycles
JP2008187211A (ja) 低融点金属のバンプを備えた半導体装置及びフリップチップボンディング方法
JP2559408B2 (ja) はんだ継手の形状の制御方法
JP2928724B2 (ja) 半導体装置の製造方法
JP2002509640A (ja) リボン状コア相互接続要素
JP2943788B2 (ja) 電子部品搭載用配線基板
JP2005501742A (ja) はんだ接合部の製造方法
JPH0799202A (ja) ワイヤボンディング装置用のキャピラリー及びそのキャピラリーを用いた電気的接続バンプの形成方法
JP3180041B2 (ja) 接続端子及びその形成方法
JPH02312240A (ja) バンプ形成方法およびバンプ形成装置およびバンプ
JP4483131B2 (ja) 実装構造体及びその実装方法
JPH05102251A (ja) Ｔａｂテープ及びその製造方法並びに該ｔａｂテープを用いたｉｃチツプの実装方法
JP2002057242A (ja) エリアアレイ型半導体パッケージ
JP3493999B2 (ja) 半田バンプの形成方法および半田バンプの実装方法
JPH11135552A (ja) 半導体装置製造方法
JP2002164473A (ja) 半導体装置及びその製造方法
JPH0888249A (ja) フェイスダウンボンディング方法
JPH10340906A (ja) 表面実装型電子部品及びその製造方法並びにその実装方法
JP4484648B2 (ja) ウエハー及び半導体装置の製造方法、並びにフリップチップボンディング方法
JPH0425026A (ja) バンプ電極形成方法
JPS61117846A (ja) 接合用金属突起の製造方法