JP2925762B2 - クロック信号の分配配線方法 - Google Patents
クロック信号の分配配線方法Info
- Publication number
- JP2925762B2 JP2925762B2 JP3030721A JP3072191A JP2925762B2 JP 2925762 B2 JP2925762 B2 JP 2925762B2 JP 3030721 A JP3030721 A JP 3030721A JP 3072191 A JP3072191 A JP 3072191A JP 2925762 B2 JP2925762 B2 JP 2925762B2
- Authority
- JP
- Japan
- Prior art keywords
- clock signal
- branch point
- elements
- wiring
- signal line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Manipulation Of Pulses (AREA)
Description
【０００１】［発明の目的］
【０００２】
【産業上の利用分野】この発明は、半導体集積回路のレ
イアウトなどにおいて、複数の素子へクロック信号を分
配配線するクロック信号の分配配線方法に関する。
イアウトなどにおいて、複数の素子へクロック信号を分
配配線するクロック信号の分配配線方法に関する。
【０００３】
【従来の技術】半導体基板上などに構成されるデジタル
システムは、同期式順序回路で構成されている。同期式
のシステムにおいては、分配されたクロック信号を基本
にしてタイミングを正常動作させている。理想的なクロ
ック分配は、半導体基板上のいずれの場所においても全
く同じクロック信号が得られることである。しかしなが
ら、実際にはクロック信号を引き回す配線あるいは接続
している素子によって遅れ（ディレイ）が生じる。この
ため、クロック信号の入力から最も近い素子で得られた
クロック信号と、入力から最も遠い素子で得られたクロ
ック信号とには、到達時間差（スキュー）が生じる。こ
のスキューが原因で正常動作が期待できなくなる。この
ため、クロック分配は可能な限りディレイをなくし、等
ディレイ・スキュー最小とすることが要求される。等デ
ィレイ・スキュー最小のクロック分配を行うために、従
来いくつかの方法が提案されている。
システムは、同期式順序回路で構成されている。同期式
のシステムにおいては、分配されたクロック信号を基本
にしてタイミングを正常動作させている。理想的なクロ
ック分配は、半導体基板上のいずれの場所においても全
く同じクロック信号が得られることである。しかしなが
ら、実際にはクロック信号を引き回す配線あるいは接続
している素子によって遅れ（ディレイ）が生じる。この
ため、クロック信号の入力から最も近い素子で得られた
クロック信号と、入力から最も遠い素子で得られたクロ
ック信号とには、到達時間差（スキュー）が生じる。こ
のスキューが原因で正常動作が期待できなくなる。この
ため、クロック分配は可能な限りディレイをなくし、等
ディレイ・スキュー最小とすることが要求される。等デ
ィレイ・スキュー最小のクロック分配を行うために、従
来いくつかの方法が提案されている。
【０００４】一般的なクロック分配方法として、Ｈ−ト
リーが知られている。図４は、従来のＨ−トリーによる
クロック信号の分配配線図である。この図から分かるよ
うに、クロック信号供給用素子（以下、ルートドライバ
ーセルという。）４１から供給されるクロック信号を分
配するクロック信号線（図中、太線）が、Ｈ形に繰り返
し配線されている。クロック信号によって駆動する複数
の素子（例えば、Ｆ／Ｆ）あるいは素子群４２は、クロ
ック信号線によって対称形に等しい長さで２個ずつ結線
されている。
リーが知られている。図４は、従来のＨ−トリーによる
クロック信号の分配配線図である。この図から分かるよ
うに、クロック信号供給用素子（以下、ルートドライバ
ーセルという。）４１から供給されるクロック信号を分
配するクロック信号線（図中、太線）が、Ｈ形に繰り返
し配線されている。クロック信号によって駆動する複数
の素子（例えば、Ｆ／Ｆ）あるいは素子群４２は、クロ
ック信号線によって対称形に等しい長さで２個ずつ結線
されている。
【０００５】このように配線することにより、全ての素
子あるいは素子群４２において等ディレイを保ち、スキ
ュー最小でクロック信号を供給している。しかしなが
ら、この方法では素子あるいは素子群４２が４の倍数個
で、かつ対称形で素子あるいは素子群４２の容量が等し
くなければ、クロック信号が等しく供給されない。例え
ば、図５のように、素子あるいは素子群４２が６個の場
合のＨ−トリーを考える。Ｈ−トリーを保つと片側のク
ロック信号線（図中、左側）が増えるため、目的とする
等ディレイ・スキュー最小化がくずれる。また、素子あ
るいは素子群４２の容量が異なっていれば、配線長を等
しくしても等ディレイでなくなる。
子あるいは素子群４２において等ディレイを保ち、スキ
ュー最小でクロック信号を供給している。しかしなが
ら、この方法では素子あるいは素子群４２が４の倍数個
で、かつ対称形で素子あるいは素子群４２の容量が等し
くなければ、クロック信号が等しく供給されない。例え
ば、図５のように、素子あるいは素子群４２が６個の場
合のＨ−トリーを考える。Ｈ−トリーを保つと片側のク
ロック信号線（図中、左側）が増えるため、目的とする
等ディレイ・スキュー最小化がくずれる。また、素子あ
るいは素子群４２の容量が異なっていれば、配線長を等
しくしても等ディレイでなくなる。
【０００６】一方、対称形にとらわれないクロック分配
方法もある（文献：P.Ramanathan and Kang G.Shin,'A
Clock Distribution Scheme for Non-Symmetric VLSI
Circuits',IEEE Int.Conference on Computer-Aided D
esign,1989）。しかしながら、この方法では最大ディレ
イとなる素子あるいは素子群４２に対して、他の素子あ
るいは素子群４２のディレイが等しくなるようにクロッ
ク信号線を合わせることでスキューを最小にしている。
このため、冗長な配線をすることになる。
方法もある（文献：P.Ramanathan and Kang G.Shin,'A
Clock Distribution Scheme for Non-Symmetric VLSI
Circuits',IEEE Int.Conference on Computer-Aided D
esign,1989）。しかしながら、この方法では最大ディレ
イとなる素子あるいは素子群４２に対して、他の素子あ
るいは素子群４２のディレイが等しくなるようにクロッ
ク信号線を合わせることでスキューを最小にしている。
このため、冗長な配線をすることになる。
【０００７】
【発明が解決しようとする課題】このように従来のＨ−
トリーを構成する分配配線方法では、複数の素子あるい
は素子群が４の倍数個でなかったり、素子あるいは素子
群の容量が異なっていると、ディレイ・スキューを減ら
すことができないという問題があった。また、対称形で
ない分配配線方法も、最大ディレイの素子あるいは素子
群と同ディレイにするために、他の素子あるいは素子群
のクロック信号線が長くなり、冗長配線が多くなるとい
う欠点があった。
トリーを構成する分配配線方法では、複数の素子あるい
は素子群が４の倍数個でなかったり、素子あるいは素子
群の容量が異なっていると、ディレイ・スキューを減ら
すことができないという問題があった。また、対称形で
ない分配配線方法も、最大ディレイの素子あるいは素子
群と同ディレイにするために、他の素子あるいは素子群
のクロック信号線が長くなり、冗長配線が多くなるとい
う欠点があった。
【０００８】そこで、この発明は、このような従来の事
情に鑑みてなされたものであり、その目的とするところ
は、２個の素子あるいは素子群間を接続するクロック信
号線上の、両素子あるいは素子群までの遅延時間が等し
くなる分岐点を求めることにより、素子あるいは素子群
の個数や容量に制限されず、かつ冗長配線をしなくとも
等ディレイ・スキュー最小にすることができるクロック
信号の分配配線方法を提供することにある。
情に鑑みてなされたものであり、その目的とするところ
は、２個の素子あるいは素子群間を接続するクロック信
号線上の、両素子あるいは素子群までの遅延時間が等し
くなる分岐点を求めることにより、素子あるいは素子群
の個数や容量に制限されず、かつ冗長配線をしなくとも
等ディレイ・スキュー最小にすることができるクロック
信号の分配配線方法を提供することにある。
【０００９】［発明の構成］
【００１０】
【課題を解決するための手段】上記目的を達成させるた
め、この発明は、クロック信号供給用素子から供給され
るクロック信号によって駆動する、多段配置された複数
の素子あるいは素子群に前記クロック信号を分配配線す
る際に、２個の前記素子あるいは素子群の容量ならびに
これら２個の素子あるいは素子群間を接続するクロック
信号線の配線容量及び配線抵抗を考慮して両素子あるい
は素子群までの遅延時間が等しくなる前記クロック信号
線上の分岐点を求め、この分岐点と、異なる２個の素子
あるいは素子群間を接続するクロック信号線上の分岐点
とを接続するクロック信号線上の分岐点を求める処理を
繰り返し、最終的に求められた１つの分岐点と前記クロ
ック信号供給用素子とを接続するように構成されてい
る。
め、この発明は、クロック信号供給用素子から供給され
るクロック信号によって駆動する、多段配置された複数
の素子あるいは素子群に前記クロック信号を分配配線す
る際に、２個の前記素子あるいは素子群の容量ならびに
これら２個の素子あるいは素子群間を接続するクロック
信号線の配線容量及び配線抵抗を考慮して両素子あるい
は素子群までの遅延時間が等しくなる前記クロック信号
線上の分岐点を求め、この分岐点と、異なる２個の素子
あるいは素子群間を接続するクロック信号線上の分岐点
とを接続するクロック信号線上の分岐点を求める処理を
繰り返し、最終的に求められた１つの分岐点と前記クロ
ック信号供給用素子とを接続するように構成されてい
る。
【００１１】
【作用】この発明は、素子あるいは素子群を２個ずつ併
合して１個のクラスタを生成する。併合した両者の容量
ならびに、両者を接続するクロック信号線の配線容量・
配線抵抗を考慮して両者までの遅延時間が等しくなるク
ロック信号線上の分岐点を求める。他のクラスタの分岐
点を同様に求め、分岐点同志を接続する。分岐点同志が
接続された２個のクラスタを１個のクラスタとみなし、
以下同様に繰り返す。このような処理を、ルートドライ
バーセルから離れたものから順にボトムアップに繰り返
す。最終的に１つになった分岐点を、ルートドライバー
セルに接続する。
合して１個のクラスタを生成する。併合した両者の容量
ならびに、両者を接続するクロック信号線の配線容量・
配線抵抗を考慮して両者までの遅延時間が等しくなるク
ロック信号線上の分岐点を求める。他のクラスタの分岐
点を同様に求め、分岐点同志を接続する。分岐点同志が
接続された２個のクラスタを１個のクラスタとみなし、
以下同様に繰り返す。このような処理を、ルートドライ
バーセルから離れたものから順にボトムアップに繰り返
す。最終的に１つになった分岐点を、ルートドライバー
セルに接続する。
【００１２】
【実施例】以下、この発明のクロック信号の分配配線方
法の実施例を図面を参照しながら説明する。図１は、こ
の発明による分配配線方法の処理手順を説明するための
フローチャートである。図２は、実際にクロック信号が
分配配線される様子を説明するための配線図である。
尚、今回の実施例は、素子あるいは素子群をＦ／Ｆ（フ
リップ／フロップ）とした場合の例である。図２におい
て、半導体基板１上にはクロック信号を供給するための
ルートドライバーセル２が配置されている。また図示し
ないが、クラスタ３〜８内には、Ｆ／Ｆが２個ずつ配置
されているものとする。
法の実施例を図面を参照しながら説明する。図１は、こ
の発明による分配配線方法の処理手順を説明するための
フローチャートである。図２は、実際にクロック信号が
分配配線される様子を説明するための配線図である。
尚、今回の実施例は、素子あるいは素子群をＦ／Ｆ（フ
リップ／フロップ）とした場合の例である。図２におい
て、半導体基板１上にはクロック信号を供給するための
ルートドライバーセル２が配置されている。また図示し
ないが、クラスタ３〜８内には、Ｆ／Ｆが２個ずつ配置
されているものとする。
【００１３】図１において、スタート後、分散配置され
ているＦ／Ｆを、併合候補の少ないＦ／Ｆ（例えば、端
に配置されているＦ／Ｆ、あるいは容量差の少ないＦ／
Ｆなど）から順に２個ずつ併合してクラスタ３〜８を生
成する。このとき、クラスタ３，５，７の容量と、４，
６，８の容量はそれぞれ同じものとする。さらに、クラ
スタ３と４、５と６、７と８をそれぞれ併合し、１個の
クラスタを生成する（ステップＭ１）。
ているＦ／Ｆを、併合候補の少ないＦ／Ｆ（例えば、端
に配置されているＦ／Ｆ、あるいは容量差の少ないＦ／
Ｆなど）から順に２個ずつ併合してクラスタ３〜８を生
成する。このとき、クラスタ３，５，７の容量と、４，
６，８の容量はそれぞれ同じものとする。さらに、クラ
スタ３と４、５と６、７と８をそれぞれ併合し、１個の
クラスタを生成する（ステップＭ１）。
【００１４】クラスタ３と４を接続するクロック信号線
１１を配線する。これと同時に、クラスタ３，４内に配
置されるそれぞれのＦ／Ｆの容量、及びクロック信号線
１１の配線容量・配線抵抗を考慮し、後述する方法によ
ってクロック信号線１１上の分岐点Ｏ１を求める（ステ
ップＭ２）。この分岐点Ｏ１は、この点から両方のクラ
スタ３，４までのクラスタ容量、配線容量及び配線抵抗
も含めて遅延時間が等しくなる点である。これにより、
クラスタ３，４に対するディレイが等しくなる。
１１を配線する。これと同時に、クラスタ３，４内に配
置されるそれぞれのＦ／Ｆの容量、及びクロック信号線
１１の配線容量・配線抵抗を考慮し、後述する方法によ
ってクロック信号線１１上の分岐点Ｏ１を求める（ステ
ップＭ２）。この分岐点Ｏ１は、この点から両方のクラ
スタ３，４までのクラスタ容量、配線容量及び配線抵抗
も含めて遅延時間が等しくなる点である。これにより、
クラスタ３，４に対するディレイが等しくなる。
【００１５】ステップＭ２の処理を、併合した組の分岐
点が全て決定するまで繰り返す（ステップＭ３否定）。
ステップＭ２乃至Ｍ３が繰り返されることにより、クラ
スタ５と６、７と８を接続するクロック信号線１２，１
３が配線されると共に、分岐点Ｏ２，Ｏ３が求められ
る。接続すべき対象がまだ存在しているので、端から最
も近いクラスタを２個ずつ併合し、新たなクラスタを生
成する（ステップＭ４否定及びステップＭ５）。すなわ
ち、クラスタ３，４，７，８で１個のクラスタとみな
し、これらを併合する。クラスタ５，６が併合された１
個のクラスタは、これ以上併合されないので、併合され
ていないクラスタが１個となり、ステップＭ２へ戻る
（ステップＭ６肯定）。併合されていないクラスタが、
１個または０個になるまでステップＭ５，６を繰り返
す。
点が全て決定するまで繰り返す（ステップＭ３否定）。
ステップＭ２乃至Ｍ３が繰り返されることにより、クラ
スタ５と６、７と８を接続するクロック信号線１２，１
３が配線されると共に、分岐点Ｏ２，Ｏ３が求められ
る。接続すべき対象がまだ存在しているので、端から最
も近いクラスタを２個ずつ併合し、新たなクラスタを生
成する（ステップＭ４否定及びステップＭ５）。すなわ
ち、クラスタ３，４，７，８で１個のクラスタとみな
し、これらを併合する。クラスタ５，６が併合された１
個のクラスタは、これ以上併合されないので、併合され
ていないクラスタが１個となり、ステップＭ２へ戻る
（ステップＭ６肯定）。併合されていないクラスタが、
１個または０個になるまでステップＭ５，６を繰り返
す。
【００１６】クラスタ３，４，７，８が併合され、ステ
ップＭ２乃至Ｍ４が繰り返されることにより、クロック
信号線１４が配線されると共に、分岐点Ｏ４が求められ
る。さらにステップＭ５において、クラスタ３，４，
７，８とクラスタ５，６を併合して１個のクラスタとす
る。ステップＭ２の処理により、クロック信号線１５及
び分岐点Ｏ５が求められる。分岐点Ｏ５が求められるこ
とにより、接続対象がルートドライバーセル２のみにな
ったため、分岐点Ｏ５とルートドライバーセル２をクロ
ック信号線１５で接続して処理を終了する（ステップＭ
４肯定及びステップＭ７）。
ップＭ２乃至Ｍ４が繰り返されることにより、クロック
信号線１４が配線されると共に、分岐点Ｏ４が求められ
る。さらにステップＭ５において、クラスタ３，４，
７，８とクラスタ５，６を併合して１個のクラスタとす
る。ステップＭ２の処理により、クロック信号線１５及
び分岐点Ｏ５が求められる。分岐点Ｏ５が求められるこ
とにより、接続対象がルートドライバーセル２のみにな
ったため、分岐点Ｏ５とルートドライバーセル２をクロ
ック信号線１５で接続して処理を終了する（ステップＭ
４肯定及びステップＭ７）。
【００１７】以下に、クロック信号線上の分岐点を求め
る方法を説明する。なお、説明を簡単にするために、水
平・垂直方向の単位長さあたりの配線容量・抵抗は同じ
とする。クロック信号の分配配線を、ルートドライハー
セル２から最端のクラスタへ向けて２分木状に行った場
合を考える。このとき、ルートドライハーセル２からｉ
番目の分岐点をレベルｉの分岐点といい、レベルｉの分
岐点とレベルｉ＋１の分岐点を接続するクロック信号線
の長さをｌi とすると総ディレイＴは、以下のようにな
る。
る方法を説明する。なお、説明を簡単にするために、水
平・垂直方向の単位長さあたりの配線容量・抵抗は同じ
とする。クロック信号の分配配線を、ルートドライハー
セル２から最端のクラスタへ向けて２分木状に行った場
合を考える。このとき、ルートドライハーセル２からｉ
番目の分岐点をレベルｉの分岐点といい、レベルｉの分
岐点とレベルｉ＋１の分岐点を接続するクロック信号線
の長さをｌi とすると総ディレイＴは、以下のようにな
る。
【００１８】 Ｔ＝Ｉ0 ＋Ｒ0 ＊Ｃ0 ＋ｒ＊ｌ1 ＊（１／２＊ｃ＊ｌ1 ＋Ｃ1 ） ＋ｒ＊ｌ2 ＊（１／２＊ｃ＊ｌ2 ＋Ｃ2 ） ： ： ＋ｒ＊ｌn ＊（１／２＊ｃ＊ｌn ＋Ｃn ） (1) ここで、Ｉ0 は内部遅延、Ｒ0 はルートトライバーセル
２のｏｎ抵抗、ｒは単位長さ当りの配線抵抗、ｃは単位
長さ当りの配線容量、ｌn はｎレベルの配線長、Ｃn は
ｎレベル以下の全容量和である。(1) のディレイ式は、
漸化式にすると次式で表すことができる。
２のｏｎ抵抗、ｒは単位長さ当りの配線抵抗、ｃは単位
長さ当りの配線容量、ｌn はｎレベルの配線長、Ｃn は
ｎレベル以下の全容量和である。(1) のディレイ式は、
漸化式にすると次式で表すことができる。
【００１９】 ｔn ＝ｒ＊ｌn ＊（１／２＊ｃ＊ｌn ＋Ｃn ） ＋０ ｔn-1 ＝ｒ＊ｌn-1 ＊（１／２＊ｃ＊ｌn-1 ＋Ｃn-1 ）＋ｔn ： ： ｔ2 ＝ｒ＊ｌ2 ＊（１／２＊ｃ＊ｌ2 ＋Ｃ2 ） ＋ｔ3 ｔ1 ＝ｒ＊ｌ1 ＊（１／２＊ｃ＊ｌ1 ＋Ｃ1 ） ＋ｔ2 ｔ0 ＝Ｉ0 ＋Ｒ0 ＊Ｃ0 ＋ｔ1 ＝Ｔ (2) 従って、一般式は、次式で表されることになる。 ｔi ＝ｒ＊ｌi ＊（１／２＊ｃ＊ｌi ＋Ｃi ） ＋ｔi+1 (3) ここで、Ｃi は、レベルｉ以降の全容量和である。
【００２０】例えば、図２における分岐点Ｏ４をレベル
ｉの分岐点とすると、レベルｉ＋１の分岐点はＯ１とＯ
３となる。分岐点Ｏ４から分岐点Ｏ１，Ｏ３までのクロ
ック信号線の長さをｌi0，ｌi1とし、レベルｉ＋１以降
の全容量をＣi0，Ｃi1としたときの分岐点Ｏ４の求め方
を説明する。分岐点Ｏ４までの信号伝播は同じであるた
め、分岐点Ｏ１とＯ３のディレイ差は、分岐点Ｏ４以降
のディレイによる。従って、レベルｉ以降のスキューｓ
は、次式のようになる。
ｉの分岐点とすると、レベルｉ＋１の分岐点はＯ１とＯ
３となる。分岐点Ｏ４から分岐点Ｏ１，Ｏ３までのクロ
ック信号線の長さをｌi0，ｌi1とし、レベルｉ＋１以降
の全容量をＣi0，Ｃi1としたときの分岐点Ｏ４の求め方
を説明する。分岐点Ｏ４までの信号伝播は同じであるた
め、分岐点Ｏ１とＯ３のディレイ差は、分岐点Ｏ４以降
のディレイによる。従って、レベルｉ以降のスキューｓ
は、次式のようになる。
【００２１】 ｓ＝ｔi1−ｔi0 ＝１／２＊ｒ＊ｃ＊（ｌi12 −ｌi02 ）＋ｒ＊（ｌi1＊Ｃi1−ｌi0＊Ｃi0） ＋（ｔi+1,1 −ｔi+1,0 ） (4) ここでの目的関数は、min|s|である。但し、ｌi1＋ｌi0
＝Ｌi は、レベルｉ＋１の２つの分岐点Ｏ１とＯ３の間
のManhattan-Lengthとする。また、ｔi+1,1 及びｔ
i+1,0 は、レベルｉ＋１におけるＣi1側のディレイ、及
びＣi0側のディレイである。よって、(4) 式は次式のよ
うになる。
＝Ｌi は、レベルｉ＋１の２つの分岐点Ｏ１とＯ３の間
のManhattan-Lengthとする。また、ｔi+1,1 及びｔ
i+1,0 は、レベルｉ＋１におけるＣi1側のディレイ、及
びＣi0側のディレイである。よって、(4) 式は次式のよ
うになる。
【００２２】 ｓ＝１／２＊ｒ＊ｃ＊Ｌi （Ｌi −２＊ｌi0） ＋ｒ＊｛Ｌi ＊Ｃi1−（Ｃi1＋Ｃi0）＊ｌi0｝ ＋（ｔi+1,1 −ｔi+1,0 ） (5) ここで、Ｃi0側からはかった分岐点Ｏ４までの距離をｌ
* とし、スキューが最小、すなわちｓ＝０となる点を求
めると、 ｌ* ＝｛ｒ＊Ｌi ＊（Ｃi1＋１／２＊ｃ＊Ｌi ）＋（ｔi+1,1 −ｔi+1,0 ）｝ ／｛ｒ＊（Ｃi0＋Ｃi1＋ｃ＊Ｌi ）｝ (6) となる。従って、０≦ｌ* ≦Ｌi であれば、ｌi0＝ｌ*
でスキューｓ＝０となるため、この位置に分岐点Ｏ４を
設定する。０≦ｌ* ≦Ｌi 以外の時は、ｌi0＝０、Ｌi
のうちスキュー|s| の小さい方となる位置に分岐点Ｏ４
を設定する。
* とし、スキューが最小、すなわちｓ＝０となる点を求
めると、 ｌ* ＝｛ｒ＊Ｌi ＊（Ｃi1＋１／２＊ｃ＊Ｌi ）＋（ｔi+1,1 −ｔi+1,0 ）｝ ／｛ｒ＊（Ｃi0＋Ｃi1＋ｃ＊Ｌi ）｝ (6) となる。従って、０≦ｌ* ≦Ｌi であれば、ｌi0＝ｌ*
でスキューｓ＝０となるため、この位置に分岐点Ｏ４を
設定する。０≦ｌ* ≦Ｌi 以外の時は、ｌi0＝０、Ｌi
のうちスキュー|s| の小さい方となる位置に分岐点Ｏ４
を設定する。
【００２３】なお、分岐点は、ｌi1＋ｌi0＝Ｌi を満た
す最短配線経路上である限り、同じｌ* を持つ分岐点と
するならば、配線形状を特に限定する必要はない。例え
ば、図３のように、２点Ａ，Ｂ間の距離が等しく、点Ａ
あるいはＢから分岐点Ｏ６，Ｏ７までの距離が等しけれ
ば、配線形状が異なるものでもよい。図２で示した実施
例では、レベルｉ＋１の２つの分岐点を結ぶ直線上に、
レベルｉの分岐点を置くという条件をつけることによ
り、配線形状を規定している。また、図２で示したクラ
スタ３〜８内には、Ｆ／Ｆが２個ずつ配置されているも
のとしたが、勿論Ｆ／Ｆが２個ずつ併合された複数のク
ラスタが配置されていても同様に実施可能である。
す最短配線経路上である限り、同じｌ* を持つ分岐点と
するならば、配線形状を特に限定する必要はない。例え
ば、図３のように、２点Ａ，Ｂ間の距離が等しく、点Ａ
あるいはＢから分岐点Ｏ６，Ｏ７までの距離が等しけれ
ば、配線形状が異なるものでもよい。図２で示した実施
例では、レベルｉ＋１の２つの分岐点を結ぶ直線上に、
レベルｉの分岐点を置くという条件をつけることによ
り、配線形状を規定している。また、図２で示したクラ
スタ３〜８内には、Ｆ／Ｆが２個ずつ配置されているも
のとしたが、勿論Ｆ／Ｆが２個ずつ併合された複数のク
ラスタが配置されていても同様に実施可能である。
【００２４】
【発明の効果】以上説明したように、この発明のクロッ
ク信号の分配配線方法によれば、２つの素子あるいは素
子群間を接続するクロック信号線上の、各素子あるいは
素子群までの遅延時間が等しくなる分岐点を求めるよう
にした。これにより、素子あるいは素子群の個数や容量
に制限されず、かつ冗長配線をすることなく、等ディレ
イ・最小スキューでクロック信号を分配配線することが
可能となる。
ク信号の分配配線方法によれば、２つの素子あるいは素
子群間を接続するクロック信号線上の、各素子あるいは
素子群までの遅延時間が等しくなる分岐点を求めるよう
にした。これにより、素子あるいは素子群の個数や容量
に制限されず、かつ冗長配線をすることなく、等ディレ
イ・最小スキューでクロック信号を分配配線することが
可能となる。
【図１】この発明の一実施例の処理手順を説明するため
のフローチャートである。
のフローチャートである。
【図２】この発明によって実際に分配配線される様子を
説明するための配線図である。
説明するための配線図である。
【図３】２点間の距離が等しく、配線形状が異なる場合
の例を示す図である。
の例を示す図である。
【図４】従来のＨ−トリーによる分配配線を示す配線図
である。
である。
【図５】従来のＨ−トリーによる欠点を説明するための
配線図である。
配線図である。
１ 半導体基板 ２ ルートドライバーセル ３〜８ クラスタ １１〜１６ クロック信号線 Ｏ１〜Ｏ７ 分岐点
Claims (2)
- 【請求項１】 クロック信号供給用素子から供給される
クロック信号によって駆動する、多段配置された複数の
素子あるいは素子群に前記クロック信号を分配配線する
際に、２個の前記素子あるいは素子群の容量ならびにこ
れら２個の素子あるいは素子群間を接続するクロック信
号線の配線容量及び配線抵抗を考慮して両素子あるいは
素子群までの遅延時間が等しくなる前記クロック信号線
上の分岐点を求め、この分岐点と、異なる２個の素子あ
るいは素子群間を接続するクロック信号線上の分岐点と
を接続するクロック信号線上の分岐点を求める処理を繰
り返し、最終的に求められた１つの分岐点と前記クロッ
ク信号供給用素子とを接続することを特徴としたクロッ
ク信号の分配配線方法。 - 【請求項２】 前記クロック信号供給用素子からみてｉ
番目の分岐点を求めるに際して、この分岐点は２個の素
子あるいは素子群間を結ぶ最短距離の経路Ｌi 上に存在
するものとし、一方の素子あるいは素子群の容量を
Ｃi0、分岐点からの距離をｌi0、ｉ＋１番目の分岐点以
下の遅延時間をｔi+1,0 とし、他方の素子あるいは素子
群の容量をＣi1、ｉ＋１番目の分岐点以下の遅延時間を
ｔi+1,1 とし、単位長さ当たりの配線抵抗をｒ、配線容
量をｃとしたときの、Ｃi0側のｉ＋１番目の分岐点から
ｉ番目の分岐点までの距離ｌ* を ｌ* ＝｛ｒ＊Ｌi ＊（Ｃi1＋１／２＊ｃ＊Ｌi ）＋（ｔi+1,1 −ｔi+1,0 ）｝ ／｛ｒ＊（Ｃi0＋Ｃi1＋ｃ＊Ｌi ）｝ によって求めることを特徴とした請求項１記載のクロッ
ク信号の分配配線方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3030721A JP2925762B2 (ja) | 1991-02-26 | 1991-02-26 | クロック信号の分配配線方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3030721A JP2925762B2 (ja) | 1991-02-26 | 1991-02-26 | クロック信号の分配配線方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04269860A JPH04269860A (ja) | 1992-09-25 |
| JP2925762B2 true JP2925762B2 (ja) | 1999-07-28 |
Family
ID=12311515
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3030721A Expired - Lifetime JP2925762B2 (ja) | 1991-02-26 | 1991-02-26 | クロック信号の分配配線方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2925762B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06151704A (ja) * | 1992-11-11 | 1994-05-31 | Mitsubishi Electric Corp | 半導体装置及び配置配線装置 |
| JP3392477B2 (ja) * | 1993-09-06 | 2003-03-31 | 株式会社東芝 | 半導体装置 |
| JP2699831B2 (ja) * | 1993-10-21 | 1998-01-19 | 日本電気株式会社 | クロック分配回路 |
| JP2737620B2 (ja) * | 1993-12-22 | 1998-04-08 | 日本電気株式会社 | 半導体集積回路の配線方法 |
| US5774371A (en) * | 1994-08-03 | 1998-06-30 | Matsushita Electric Industrial Co., Ltd. | Semiconductor integrated circuit and layout designing method for the same |
| JP3105857B2 (ja) * | 1998-01-26 | 2000-11-06 | 日本電気アイシーマイコンシステム株式会社 | 半導体集積回路装置のレイアウト方法及び半導体集積回路装置 |
| JP2000029913A (ja) | 1998-07-14 | 2000-01-28 | Mitsubishi Electric Corp | 自動配置配線装置 |
| JP4282687B2 (ja) | 2006-05-10 | 2009-06-24 | エルピーダメモリ株式会社 | 半導体集積回路の設計方法及び設計装置 |
-
1991
- 1991-02-26 JP JP3030721A patent/JP2925762B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04269860A (ja) | 1992-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6204713B1 (en) | Method and apparatus for routing low-skew clock networks | |
| JP2695078B2 (ja) | データ処理装置クロック信号の分配方法 | |
| Vuillemin | A very fast multiplication algorithm for VLSI implementation | |
| US20090189641A1 (en) | Integrated circuit device and layout design method therefor | |
| JP2925762B2 (ja) | クロック信号の分配配線方法 | |
| JPH01161912A (ja) | 半導体集積回路 | |
| JPH05159080A (ja) | 論理集積回路 | |
| JPS6341918A (ja) | 集積回路クロックバスシステム | |
| US7071754B2 (en) | Semiconductor integrated circuit and manufacturing method | |
| JP2952085B2 (ja) | クロック信号分配配線用のクラスタ生成方法 | |
| JP3251686B2 (ja) | 集積回路の自動配線方法 | |
| US20040250152A1 (en) | Clock delay adjusting method of semiconductor integrated circuit device and semiconductor integrated circuit device formed by the method | |
| JP3663486B2 (ja) | 半導体集積回路 | |
| JP3869406B2 (ja) | クロック位相差検出回路、クロック分配回路、及び大規模集積回路 | |
| JPH06230937A (ja) | 論理加算回路の相互接続方法およびセルアレイ乗算器 | |
| US6557152B1 (en) | Method of designing signal distribution circuit and system for supporting the same | |
| JP2000035832A (ja) | 半導体集積回路及びそのクロック分配方法 | |
| JP3104678B2 (ja) | クロック信号分配設計回路及びその方法並びにその制御プログラムを記録した記録媒体 | |
| JP2699831B2 (ja) | クロック分配回路 | |
| JP3028938B2 (ja) | 半導体集積回路のレイアウト方法 | |
| JP3397217B2 (ja) | 半導体集積回路 | |
| JP3104746B2 (ja) | クロックツリーレイアウト装置 | |
| JP2772696B2 (ja) | 半導体集積回路装置 | |
| JP2000172367A (ja) | クロック信号分配方法及びクロック分配回路 | |
| JP2003338546A (ja) | 半導体集積回路装置の設計方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090507 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090507 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100507 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110507 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |