JP2923929B2 - 非同期信号のスタート一致回路 - Google Patents
非同期信号のスタート一致回路Info
- Publication number
- JP2923929B2 JP2923929B2 JP2245469A JP24546990A JP2923929B2 JP 2923929 B2 JP2923929 B2 JP 2923929B2 JP 2245469 A JP2245469 A JP 2245469A JP 24546990 A JP24546990 A JP 24546990A JP 2923929 B2 JP2923929 B2 JP 2923929B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- reference signal
- gate
- waveform
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/26—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being duration, interval, position, frequency, or sequence
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Tests Of Electronic Circuits (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、デュアルポートRAM（以下、２ポートメ
モリという。）のような非同期メモリの完全非同期テス
トをする場合に、互いに非同期で作動中の２個のタイミ
ング発生器を任意の点でスタートを一致させる回路につ
いてのものである。
モリという。）のような非同期メモリの完全非同期テス
トをする場合に、互いに非同期で作動中の２個のタイミ
ング発生器を任意の点でスタートを一致させる回路につ
いてのものである。
［従来の技術］ 次に、従来技術による非同期信号のスタート一致回路
の構成図を第３図により説明する。第３図の1Aと1Bは制
御器、２は同期信号発生手段、3Aと3Bは信号発生器、４
は同期制御器、５は同期信号、6AとB6は基準信号、7Aと
7Bはメモリ、8Aと8Bはカウンタ、9AはＡポート、9BはＢ
ポートである。なお、第３図の構成は特開昭64−59174
号公報の第１図にも記載されている。
の構成図を第３図により説明する。第３図の1Aと1Bは制
御器、２は同期信号発生手段、3Aと3Bは信号発生器、４
は同期制御器、５は同期信号、6AとB6は基準信号、7Aと
7Bはメモリ、8Aと8Bはカウンタ、9AはＡポート、9BはＢ
ポートである。なお、第３図の構成は特開昭64−59174
号公報の第１図にも記載されている。
第３図では、周期の違う２個の信号発生器3A・3Bを同
期発生手段２と同期制御器４で強制的にスタートを同じ
にさせるようにしたものであり、制御器1A・1B、信号発
生器3A・B3、メモリ13A・13B、カウンタ8A・8Bをそれぞ
れ２個使用し、これらを同期信号発生手段２と同期制御
器４で制御し、互いに非同期な基準信号Ａと基準信号Ｂ
のスタートを一致させている。
期発生手段２と同期制御器４で強制的にスタートを同じ
にさせるようにしたものであり、制御器1A・1B、信号発
生器3A・B3、メモリ13A・13B、カウンタ8A・8Bをそれぞ
れ２個使用し、これらを同期信号発生手段２と同期制御
器４で制御し、互いに非同期な基準信号Ａと基準信号Ｂ
のスタートを一致させている。
次に、従来技術による同期制御器４の回路を第４図に
より説明する。
より説明する。
第４図の41〜45はゲート、46と47はフリップフロップ
（以下、FFという。）である。
（以下、FFという。）である。
次に、第３図と第４図の動作を第５図により説明す
る。
る。
第５図アは基準信号6Aの波形であり、第５図イは基準
信号6Bの波形である。
信号6Bの波形である。
第５図ウは同期信号５の波形であり、同期をとる周期
より「２」周期前の基準信号6Aの波形に同期した波形を
出す。
より「２」周期前の基準信号6Aの波形に同期した波形を
出す。
第５図エはFF46の波形であり、同期信号５より基準信
号6Aの１周期分遅れた波形を出す。
号6Aの１周期分遅れた波形を出す。
第５図オはFF47の波形であり、第５図アの信号62の次
の基準信号6Bの位置で波形を出す。
の基準信号6Bの位置で波形を出す。
第５図カは第４図中のゲート45の出力信号であり、第
５図アの信号63より前では基準信号6Bに同期した波形で
あるが、第５図アの信号63の位置では基準信号6Bの位置
が第５図オでゲートされるので、基準信号6Bのスタート
が第５図アの信号63と同じところになる。
５図アの信号63より前では基準信号6Bに同期した波形で
あるが、第５図アの信号63の位置では基準信号6Bの位置
が第５図オでゲートされるので、基準信号6Bのスタート
が第５図アの信号63と同じところになる。
［発明が解決しようとする課題］ 第３図では、信号発生器3Aからの基準信号6Aが同期制
御器４に入り、第４図のゲート41、FF46、ゲート43、ゲ
ート45を通ってカウンタ14Bへいくが、ゲート45ではゲ
ート41、FF46、ゲート42、FF47、ゲート44からの信号と
ORをとっているので、タイミング的には16ns（60MHz）
程度の基準信号6Aしか動作させることができない。
御器４に入り、第４図のゲート41、FF46、ゲート43、ゲ
ート45を通ってカウンタ14Bへいくが、ゲート45ではゲ
ート41、FF46、ゲート42、FF47、ゲート44からの信号と
ORをとっているので、タイミング的には16ns（60MHz）
程度の基準信号6Aしか動作させることができない。
この本明は、同期制御器４内の経路が短くてすむ回路
構成を提供し、10ns（100MHz）程度まで動作することが
できる非同期信号のスタート一致回路の提供を目的とす
る。
構成を提供し、10ns（100MHz）程度まで動作することが
できる非同期信号のスタート一致回路の提供を目的とす
る。
［課題を解決するための手段］ この目的を達するために、この発明では、基信号6Aを
入力とするゲート11と、同期信号５を入力とするFF12
と、同期信号５とゲート11の出力を入力とするFF13と、
FF12の出力と基準信号6Bを入力とするFF14と、FF12の出
力と基準信号6Bを入力とするFF15と、FF13の出力を入力
とする遅延回路16と、ゲート11の出力と遅延回路16の出
力とFF15の出力を入力とし、FF12とFF14とFF15のＲ端子
に出力を送るゲート17とで構成される同期制御器４を使
用する。
入力とするゲート11と、同期信号５を入力とするFF12
と、同期信号５とゲート11の出力を入力とするFF13と、
FF12の出力と基準信号6Bを入力とするFF14と、FF12の出
力と基準信号6Bを入力とするFF15と、FF13の出力を入力
とする遅延回路16と、ゲート11の出力と遅延回路16の出
力とFF15の出力を入力とし、FF12とFF14とFF15のＲ端子
に出力を送るゲート17とで構成される同期制御器４を使
用する。
次に、この発明による同期制御器４の回路図を第１図
により説明する。第１図は第４図を改良したものであ
り、第３図の同期制御器４として使用される。
により説明する。第１図は第４図を改良したものであ
り、第３図の同期制御器４として使用される。
第１図の11はゲート、12〜15はFF、16は遅延回路、17
はゲートであり、その他は第４図と同じものである。
はゲートであり、その他は第４図と同じものである。
同期信号５はFF12のＳ端子とFF13のＤ端子に入り、基
準信号6Aはゲート11に入る。FF12のＱ出力はFF14・15の
Ｄ端子に入り、ゲート11の出力は、その制御によって基
準信号6AがFF13のＣ端子に入力され、基準信号6Aと時間
的にずれた基準信号6Aの反転信号がゲート17に入る。信
号発生器3Bの出力（基準信号6B）はFF14・15のＣ端子に
入り、FF15の反転Ｑ出力はゲート17に入る。FF13の反転
Ｑ出力は遅延回路16からゲート17に入る。ゲート17の出
力はFF12・13・14のＲ端子に入り、FF14のＱ出力はカウ
ンタ8Bに入る。
準信号6Aはゲート11に入る。FF12のＱ出力はFF14・15の
Ｄ端子に入り、ゲート11の出力は、その制御によって基
準信号6AがFF13のＣ端子に入力され、基準信号6Aと時間
的にずれた基準信号6Aの反転信号がゲート17に入る。信
号発生器3Bの出力（基準信号6B）はFF14・15のＣ端子に
入り、FF15の反転Ｑ出力はゲート17に入る。FF13の反転
Ｑ出力は遅延回路16からゲート17に入る。ゲート17の出
力はFF12・13・14のＲ端子に入り、FF14のＱ出力はカウ
ンタ8Bに入る。
第４図に比べると、第１図ではゲート11、ゲート17、
FF14の経路でカウンタ8Bに導かれるので、経路が短くな
り、その分だけ高速に処理することができる。
FF14の経路でカウンタ8Bに導かれるので、経路が短くな
り、その分だけ高速に処理することができる。
次に、第１図の動作を第２図の波形図により説明す
る。
る。
第２図アは基準信号6Aの波形、第２図イは基準信号6B
の波形、第２図ウは同期信号の波形である。
の波形、第２図ウは同期信号の波形である。
基準信号6Aと基準信号6Bを第２図アの基準信号63の位
置で一致させたいとき、同期信号５を第２アの基準信号
61・62の間で出力するようにする。
置で一致させたいとき、同期信号５を第２アの基準信号
61・62の間で出力するようにする。
第２図エは第２図ウの同期信号５がFF12に入力したと
きのＱ出力の波形であり、この出力波形によってFF14の
出力をマスクする。
きのＱ出力の波形であり、この出力波形によってFF14の
出力をマスクする。
第２図オは第２図ウの同期信号５と第２図アの基準信
号6AがFF13に入力したときの出力波形であり、第２図カ
は第２図イの基準信号6Bと第２図エのFF12の出力がFF15
に入力したときの出力波形である。
号6AがFF13に入力したときの出力波形であり、第２図カ
は第２図イの基準信号6Bと第２図エのFF12の出力がFF15
に入力したときの出力波形である。
第２図キは第２図オのFF13の出力波形をゲート17に入
力させるときに遅延回路16で遅延させた波形である。第
２図ク・ケは基準信号6Aがゲート11を通った「Ｈ」・
「Ｌ」波形で、ゲート11による遅延ですこしずれた波形
である。
力させるときに遅延回路16で遅延させた波形である。第
２図ク・ケは基準信号6Aがゲート11を通った「Ｈ」・
「Ｌ」波形で、ゲート11による遅延ですこしずれた波形
である。
第２図コは第２図カ・キ・ク・ケの波形がゲート17に
入り、すべて「Ｌ」のときに「Ｈ」として出力された波
形である。
入り、すべて「Ｌ」のときに「Ｈ」として出力された波
形である。
第２図コのゲート17の出力をFF14に入力すれば、基準
信号6Aと基準信号6Bを基準信号63の位置で一致させるこ
とができる。
信号6Aと基準信号6Bを基準信号63の位置で一致させるこ
とができる。
［発明の効果］ この発明によれば、従来回路に比べて構成素子が少な
くてすむ同期制御器４を提供することができるので、10
0MHz程度の非同期な基準信号6Aと基準信号6Bのスタート
を一致させ、高速な２ポートメモリを非同期状態で試験
することができる。
くてすむ同期制御器４を提供することができるので、10
0MHz程度の非同期な基準信号6Aと基準信号6Bのスタート
を一致させ、高速な２ポートメモリを非同期状態で試験
することができる。
第１図はこの発明による同期制御器４の回路図であり、
第３図の同期制御器４として使用される。第２図は第１
図の波形図、第３図は従来技術による非同期信号のスタ
ート一致回路の構成図、第４図は従来技術による同期制
御器４の回路図、第５図は第３図と第４図の波形図であ
る。 1A・1B……制御器、２……同期信号発生手段、3A・3B…
…信号発生器、４……同期制御器、５……同期信号、6A
・6B……基準信号、7A・7B……メモリ、8A・8B……カウ
ンタ、9A……Ａポート、9B……Ｂポート、11……ゲー
ト、12〜15……FF、16……遅延回路、17……ゲート。
第３図の同期制御器４として使用される。第２図は第１
図の波形図、第３図は従来技術による非同期信号のスタ
ート一致回路の構成図、第４図は従来技術による同期制
御器４の回路図、第５図は第３図と第４図の波形図であ
る。 1A・1B……制御器、２……同期信号発生手段、3A・3B…
…信号発生器、４……同期制御器、５……同期信号、6A
・6B……基準信号、7A・7B……メモリ、8A・8B……カウ
ンタ、9A……Ａポート、9B……Ｂポート、11……ゲー
ト、12〜15……FF、16……遅延回路、17……ゲート。
Claims (1)
- 【請求項１】第１の基準信号（6A）を出す第１の信号発
生器（3A）と、第２の基準信号（6B）を出す第２の信号
発生器（3B）と、第１の基準信号（6A）と第２の基準信
号（6B）と同期信号（５）を入力とし、スタートを一致
させる第３の基準信号（63）を出す同期制御器（４）を
もつ非同期信号のスタート一致回路において、 第１の基準信号（6A）を入力とする第１のゲート（11）
と、同期信号（５）を入力とする第１のFF（12）と、同
期信号（５）と第１のゲート（11）の出力を入力とする
第２のFF（13）と、第１のFF（12）の出力と第２の基準
信号（6B）を入力とする第３のFF（14）と、第１のFF
（12）の出力と第２の基準信号（6B）を入力とする第４
のFF（15）と、第２のFF（13）の出力を入力する遅延回
路（16）と、第１のゲート（11）から出力される基準信
号6Aと時間的にずれた基準信号6Aの反転信号と遅延回路
（16）の出力と第４のFF（15）の出力を入力とし、第１
のFF（12）と第３のFF（14）と第４のFF（15）のＲ端子
に出力を送る第２のゲート（17）とで構成される同期制
御器（４）を使用することを特徴とする非同期信号のス
タート一致回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2245469A JP2923929B2 (ja) | 1990-09-14 | 1990-09-14 | 非同期信号のスタート一致回路 |
| US07/758,861 US5179349A (en) | 1990-09-14 | 1991-09-12 | Start coincidence circuit of asynchronous signals |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2245469A JP2923929B2 (ja) | 1990-09-14 | 1990-09-14 | 非同期信号のスタート一致回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04122867A JPH04122867A (ja) | 1992-04-23 |
| JP2923929B2 true JP2923929B2 (ja) | 1999-07-26 |
Family
ID=17134127
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2245469A Expired - Lifetime JP2923929B2 (ja) | 1990-09-14 | 1990-09-14 | 非同期信号のスタート一致回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5179349A (ja) |
| JP (1) | JP2923929B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5522048A (en) * | 1993-11-30 | 1996-05-28 | At&T Corp. | Low-power area-efficient and robust asynchronous-to-synchronous interface |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3420989A (en) * | 1965-07-16 | 1969-01-07 | Us Navy | Synchronizer for digital counters |
| FR2583180B1 (fr) * | 1985-06-10 | 1987-08-07 | Cit Alcatel | Procede et dispositif de reduction de gigue d'un train numerique synchrone en vue de la recuperation de son rythme |
| US4745302A (en) * | 1985-12-23 | 1988-05-17 | Hitachi, Ltd. | Asynchronous signal synchronizing circuit |
| JPH0611132B2 (ja) * | 1986-12-24 | 1994-02-09 | 株式会社東芝 | 同期回路 |
| DE3815531A1 (de) * | 1988-05-06 | 1989-11-23 | Heidelberger Druckmasch Ag | Verfahren und anordnung zur ueberwachung eines taktsignals |
| US5058140A (en) * | 1990-03-12 | 1991-10-15 | International Business Machines Corporation | Self-correcting serial baud/bit alignment |
-
1990
- 1990-09-14 JP JP2245469A patent/JP2923929B2/ja not_active Expired - Lifetime
-
1991
- 1991-09-12 US US07/758,861 patent/US5179349A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04122867A (ja) | 1992-04-23 |
| US5179349A (en) | 1993-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2923929B2 (ja) | 非同期信号のスタート一致回路 | |
| US4035663A (en) | Two phase clock synchronizing method and apparatus | |
| JPH04233014A (ja) | コンピュータ・システム | |
| US3287650A (en) | Pulse train generator employing triggered self-recirculating pulse-circuit and counter producing synchronizable but independent output pulsetrain of selectable length | |
| JPH0434417Y2 (ja) | ||
| JPH0341031B2 (ja) | ||
| JP2543108B2 (ja) | 同期パルス発生装置 | |
| SU739721A1 (ru) | Устройство дл синхронизации импульсов | |
| KR970005112Y1 (ko) | 위상동기장치 | |
| SU1764155A1 (ru) | Устройство дл выделени синхронизированной пачки импульсов | |
| JPH0374951A (ja) | 同期化回路 | |
| SU790212A1 (ru) | Устройство дл синхронизации импульсов | |
| JP2745775B2 (ja) | 同期動作適合測定装置 | |
| SU892675A1 (ru) | Генератор тактовых импульсов | |
| KR940000643Y1 (ko) | 플립플롭 회로를 이용한 동기펄스 발생회로 | |
| RU2013801C1 (ru) | Устройство для синхронизации работы быстродействующих микропроцессоров с внешними устройствами | |
| JPH01174974A (ja) | 動作検出装置 | |
| SU1335996A1 (ru) | След щий умножитель частоты | |
| SU553737A1 (ru) | Устройство синхронизации | |
| RU2000603C1 (ru) | Микропроцессорна система | |
| JPS61171246A (ja) | 同期外れ検出回路 | |
| JPH03263995A (ja) | パイロットバーストゲートパルス発生装置 | |
| JPH0277914A (ja) | 多相クロック発生回路 | |
| JPS61288218A (ja) | 半導体同期制御装置 | |
| JPS6252621A (ja) | タイミングクロツク発生装置 |