JP2919338B2 - 縦型電界効果トランジスタの選別・組立方法 - Google Patents
縦型電界効果トランジスタの選別・組立方法Info
- Publication number
- JP2919338B2 JP2919338B2 JP4114896A JP4114896A JP2919338B2 JP 2919338 B2 JP2919338 B2 JP 2919338B2 JP 4114896 A JP4114896 A JP 4114896A JP 4114896 A JP4114896 A JP 4114896A JP 2919338 B2 JP2919338 B2 JP 2919338B2
- Authority
- JP
- Japan
- Prior art keywords
- source
- gate
- zener diode
- vertical field
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000005669 field effect Effects 0.000 title claims description 65
- 238000000034 method Methods 0.000 title claims description 14
- 230000002457 bidirectional effect Effects 0.000 claims description 48
- 230000002950 deficient Effects 0.000 claims description 11
- 238000012216 screening Methods 0.000 claims description 8
- 230000015556 catabolic process Effects 0.000 description 15
- 229920005591 polysilicon Polymers 0.000 description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 11
- 239000000758 substrate Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 4
- 230000007547 defect Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
- H01L29/7808—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a breakdown diode, e.g. Zener diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/866—Zener diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、ゲート保護用ダイ
オードを内蔵した縦型電界効果トランジスタの選別と組
立方法に関する。
オードを内蔵した縦型電界効果トランジスタの選別と組
立方法に関する。
【０００２】
【従来の技術】従来、この種の縦型電界効果トランジス
タでは、双方向ツェナーダイオードがゲートとソースと
の間に設けられている。
タでは、双方向ツェナーダイオードがゲートとソースと
の間に設けられている。
【０００３】このような従来の技術について、図６、図
７および図８で説明する。ここで、図６はゲート保護用
ダイオードがゲートとソース間に内蔵されているゲート
保護用ツェナーダイオード内蔵の縦型電界効果トランジ
スタの平面図である。そして、図７（ａ）は図６に記し
たＡ’−Ｂ’で切断したところの断面図である。同様
に、図７（ｂ）はＣ’−Ｄ’で切断したところの断面図
である。さらに、図８はこのゲート保護用ツェナーダイ
オード内臓の縦型電界効果トランジスタの等価回路図で
ある。なお、図６では図を簡明にするため、ゲート保護
用ツェナーダイオードとその配線が示されている。ま
た、双方向ツェナーダイオードを構成する領域に斜線が
施されている。
７および図８で説明する。ここで、図６はゲート保護用
ダイオードがゲートとソース間に内蔵されているゲート
保護用ツェナーダイオード内蔵の縦型電界効果トランジ
スタの平面図である。そして、図７（ａ）は図６に記し
たＡ’−Ｂ’で切断したところの断面図である。同様
に、図７（ｂ）はＣ’−Ｄ’で切断したところの断面図
である。さらに、図８はこのゲート保護用ツェナーダイ
オード内臓の縦型電界効果トランジスタの等価回路図で
ある。なお、図６では図を簡明にするため、ゲート保護
用ツェナーダイオードとその配線が示されている。ま
た、双方向ツェナーダイオードを構成する領域に斜線が
施されている。
【０００４】図７（ａ）に示すように、導電型がｐ型の
高濃度基板１０１上にドレイン領域１０２が形成され、
その表面に選択的にフィールド酸化膜１０３が形成され
ている。そして、このフィールド酸化膜１０３の周囲に
導電型がｎ型のベース領域１０４および１０４ａが形成
され、このベース領域内に導電型がｐ型のソース領域１
０５および１０５ａが形成されている。さらに、ゲート
酸化膜１０６，１０６ａおよびゲート電極１０７，１０
７ａが形成されている。このようにして、縦型電界効果
トランジスタが構成される。
高濃度基板１０１上にドレイン領域１０２が形成され、
その表面に選択的にフィールド酸化膜１０３が形成され
ている。そして、このフィールド酸化膜１０３の周囲に
導電型がｎ型のベース領域１０４および１０４ａが形成
され、このベース領域内に導電型がｐ型のソース領域１
０５および１０５ａが形成されている。さらに、ゲート
酸化膜１０６，１０６ａおよびゲート電極１０７，１０
７ａが形成されている。このようにして、縦型電界効果
トランジスタが構成される。
【０００５】そして、図６と図７（ａ）に示すように、
フィールド酸化膜１０３上にｎ型ポリシリコン１０８お
よび１０９が形成され、第１のｎ領域１１０、ｐ領域１
１１、第２のｎ領域１１２が形成される。この第１のｎ
領域とｐ領域と第２のｎ領域とで双方向ツェナーダイオ
ードが構成される。さらに、層間絶縁膜１１３に設けら
れた開口部を通してｎ型ポリシリコン１０８に接続する
ゲート用パッド１１４が形成されている。また、ｎ型ポ
リシリコン１０９はソース用パッド１１５と１１５ａと
に電気接続されている。そして、ドレイン電極１１６が
高濃度基板１０１の裏面に設けられている。
フィールド酸化膜１０３上にｎ型ポリシリコン１０８お
よび１０９が形成され、第１のｎ領域１１０、ｐ領域１
１１、第２のｎ領域１１２が形成される。この第１のｎ
領域とｐ領域と第２のｎ領域とで双方向ツェナーダイオ
ードが構成される。さらに、層間絶縁膜１１３に設けら
れた開口部を通してｎ型ポリシリコン１０８に接続する
ゲート用パッド１１４が形成されている。また、ｎ型ポ
リシリコン１０９はソース用パッド１１５と１１５ａと
に電気接続されている。そして、ドレイン電極１１６が
高濃度基板１０１の裏面に設けられている。
【０００６】また、図６と図７（ｂ）に示されるよう
に、双方向ツェナーダイオードのｎ型ポリシリコン１０
８はゲート抵抗部１１７を通りゲートフィンガー１１８
に接続されている。そして、このゲート抵抗部１１７は
縦型電界効果トランジスタのゲート電極１０７および１
０７ａにそのまま接続されるようになる。
に、双方向ツェナーダイオードのｎ型ポリシリコン１０
８はゲート抵抗部１１７を通りゲートフィンガー１１８
に接続されている。そして、このゲート抵抗部１１７は
縦型電界効果トランジスタのゲート電極１０７および１
０７ａにそのまま接続されるようになる。
【０００７】このようなゲート保護用ツェナーダイオー
ド内臓の縦型電界効果トランジスタの等価回路は図８の
ようになる。すなわち、縦型電界効果トランジスタであ
る２つの高耐圧トランジタ１２１と１２１ａにゲートＧ
がゲート保護抵抗１２３を通して接続され、さらに、こ
のゲートＧは１つの双方向ツェナーダイオード１２２を
通して高耐圧トランジスタ１２１と１２１ａのソースＳ
とＳａに接続されている。
ド内臓の縦型電界効果トランジスタの等価回路は図８の
ようになる。すなわち、縦型電界効果トランジスタであ
る２つの高耐圧トランジタ１２１と１２１ａにゲートＧ
がゲート保護抵抗１２３を通して接続され、さらに、こ
のゲートＧは１つの双方向ツェナーダイオード１２２を
通して高耐圧トランジスタ１２１と１２１ａのソースＳ
とＳａに接続されている。
【０００８】そして、ドレイン領域とソース領域（ベー
ス領域と同電位になるように接続されている）に接合ダ
イオード１２４および１２４ａが形成されている。
ス領域と同電位になるように接続されている）に接合ダ
イオード１２４および１２４ａが形成されている。
【０００９】ここで、双方向ツェナーダイオード１２２
は図７で説明した第１のｎ型領域１１０、ｐ領域１１１
と第２のｎ型領域１１２とで構成されることになる。ま
た、ゲート保護抵抗１２３はゲート抵抗部１１７で構成
されることになる。
は図７で説明した第１のｎ型領域１１０、ｐ領域１１１
と第２のｎ型領域１１２とで構成されることになる。ま
た、ゲート保護抵抗１２３はゲート抵抗部１１７で構成
されることになる。
【００１０】このようにゲート保護用ツェナーダイオー
ド内臓の縦型電界効果トランジスタでは、ソース領域は
２つに分離され、それぞれにソース用パッド１５と１５
ａとが形成されている。そして、これらのソース用パッ
ド１５および１５ａにソースワイヤがそれぞれボンディ
ングされソースワイヤの複数化（２本以上）によるオン
抵抗低減が図られている。
ド内臓の縦型電界効果トランジスタでは、ソース領域は
２つに分離され、それぞれにソース用パッド１５と１５
ａとが形成されている。そして、これらのソース用パッ
ド１５および１５ａにソースワイヤがそれぞれボンディ
ングされソースワイヤの複数化（２本以上）によるオン
抵抗低減が図られている。
【００１１】
【発明が解決しようとする課題】しかし、このような従
来のゲート保護用ツェナーダイオード内臓の縦型電界効
果トランジスタでは以下のような問題がある。すなわ
ち、その第１の問題点は、従来の技術において、ソース
ワイヤ切断品（所定の本数未満のソースワイヤ切断品）
を選別工程でスクリーニングすることが困難であること
である。
来のゲート保護用ツェナーダイオード内臓の縦型電界効
果トランジスタでは以下のような問題がある。すなわ
ち、その第１の問題点は、従来の技術において、ソース
ワイヤ切断品（所定の本数未満のソースワイヤ切断品）
を選別工程でスクリーニングすることが困難であること
である。
【００１２】その理由は、ゲート保護用ツェナーダイオ
ード内蔵の縦型電界効果トランジスタでソースワイヤが
２本以上ボンディングされているものについては、ソー
スワイヤが所定の本数未満の本数切断されても、１本以
上正常なソースワイヤがあるためにオープン不良にはな
らない。また、ゲート、ソース間にツェナーダイオード
が内蔵されているために、ソースワイヤが所定の本数未
満の本数切断されても、機能しないはずの切断されたソ
ースワイヤに接続されている素子（能動領域）に、ドレ
イン電流がツェナーダイオードを経由して流れてしまう
ためにこの素子が機能してしまい、オン抵抗が大きく上
昇しない。このために、選別工程でオン抵抗上昇を測定
することによるソースワイヤ切断品（所定の本数未満の
切断品）のスクリーニングが困難になるためである。
ード内蔵の縦型電界効果トランジスタでソースワイヤが
２本以上ボンディングされているものについては、ソー
スワイヤが所定の本数未満の本数切断されても、１本以
上正常なソースワイヤがあるためにオープン不良にはな
らない。また、ゲート、ソース間にツェナーダイオード
が内蔵されているために、ソースワイヤが所定の本数未
満の本数切断されても、機能しないはずの切断されたソ
ースワイヤに接続されている素子（能動領域）に、ドレ
イン電流がツェナーダイオードを経由して流れてしまう
ためにこの素子が機能してしまい、オン抵抗が大きく上
昇しない。このために、選別工程でオン抵抗上昇を測定
することによるソースワイヤ切断品（所定の本数未満の
切断品）のスクリーニングが困難になるためである。
【００１３】第２の問題点は、従来の技術において、ゲ
ート酸化膜の絶縁耐量が本来あるべき耐圧よりも低く、
ツェナーダイオード耐圧と同等しかないような不良品を
選別工程でスクリーニングすることが困難であるという
ことである。
ート酸化膜の絶縁耐量が本来あるべき耐圧よりも低く、
ツェナーダイオード耐圧と同等しかないような不良品を
選別工程でスクリーニングすることが困難であるという
ことである。
【００１４】その理由は、ゲート、ソース間に双方向の
ツェナーダイオードが内蔵されているために、ゲート酸
化膜の絶縁耐量を測定するためのテスト用サージ電圧を
ゲート電極に印加しても、ツェナーダイオードが動作し
サージ電圧を逃がすために、ゲート酸化膜自体の耐量測
定ができないためである。
ツェナーダイオードが内蔵されているために、ゲート酸
化膜の絶縁耐量を測定するためのテスト用サージ電圧を
ゲート電極に印加しても、ツェナーダイオードが動作し
サージ電圧を逃がすために、ゲート酸化膜自体の耐量測
定ができないためである。
【００１５】本発明の第１の目的は、ゲート保護用ツェ
ナーダイオード内蔵の縦型電界効果トランジスタでソー
スワイヤが２本以上の場合について、ソースワイヤが所
定の本数未満の本数切断された不良品が市場へ流出する
ことを防止するために、この不良品の選別工程でのスク
リーニングを可能にすることである。
ナーダイオード内蔵の縦型電界効果トランジスタでソー
スワイヤが２本以上の場合について、ソースワイヤが所
定の本数未満の本数切断された不良品が市場へ流出する
ことを防止するために、この不良品の選別工程でのスク
リーニングを可能にすることである。
【００１６】そして、第２の目的は、ゲート酸化膜の絶
縁耐量不良品が市場へ流出することを防止するために、
この不良品の選別工程でのスクリーニングを可能にする
ことである。
縁耐量不良品が市場へ流出することを防止するために、
この不良品の選別工程でのスクリーニングを可能にする
ことである。
【００１７】
【課題を解決するための手段】このために本発明では、
ゲート保護用の双方向ツェナーダイオードがゲートとソ
ースとの間に設けられ、前記ゲートに接続するゲート用
パッドと前記ソースに接続する第１のソース用パッドと
の間に第１の双方向ツェナーダイオードが形成され、前
記ゲート用パッドと前記ソースに接続する第２のソース
用パッドとの間に第２の双方向ツェナーダイオードが形
成されているゲート保護用ツェナーダイオード内蔵の縦
型電界効果トランジスタの選別において、前記縦型電界
効果トランジスタのオン抵抗を測定し前記オン抵抗増加
を確認することにより、前記第１のソース用パッドある
いは第２のソース用パッドへのワイヤボンディング不良
を有する前記縦型電界効果トランジスタをスクリーニン
グする。
ゲート保護用の双方向ツェナーダイオードがゲートとソ
ースとの間に設けられ、前記ゲートに接続するゲート用
パッドと前記ソースに接続する第１のソース用パッドと
の間に第１の双方向ツェナーダイオードが形成され、前
記ゲート用パッドと前記ソースに接続する第２のソース
用パッドとの間に第２の双方向ツェナーダイオードが形
成されているゲート保護用ツェナーダイオード内蔵の縦
型電界効果トランジスタの選別において、前記縦型電界
効果トランジスタのオン抵抗を測定し前記オン抵抗増加
を確認することにより、前記第１のソース用パッドある
いは第２のソース用パッドへのワイヤボンディング不良
を有する前記縦型電界効果トランジスタをスクリーニン
グする。
【００１８】あるいは、本発明では、ゲート保護用の双
方向ツェナーダイオードがゲートとソースとの間に設け
られ、前記ゲートに接続するゲート用パッドと前記ソー
スに接続する第１のソース用パッドとの間に第１の双方
向ツェナーダイオードが形成され、前記ゲート用パッド
と前記ソースに接続する第２のソース用パッドとの間に
双方向ツェナーダイオードは形成されていないゲート保
護用ツェナーダイオード内蔵の縦型電界効果トランジス
タの選別において、前記縦型電界効果トランジスタのオ
ン抵抗を測定し前記オン抵抗増加を確認することによ
り、前記第１のソース用パッドあるいは第２のソース用
パッドへのワイヤボンディング不良を有する前記縦型電
界効果トランジスタをスクリーニングする。
方向ツェナーダイオードがゲートとソースとの間に設け
られ、前記ゲートに接続するゲート用パッドと前記ソー
スに接続する第１のソース用パッドとの間に第１の双方
向ツェナーダイオードが形成され、前記ゲート用パッド
と前記ソースに接続する第２のソース用パッドとの間に
双方向ツェナーダイオードは形成されていないゲート保
護用ツェナーダイオード内蔵の縦型電界効果トランジス
タの選別において、前記縦型電界効果トランジスタのオ
ン抵抗を測定し前記オン抵抗増加を確認することによ
り、前記第１のソース用パッドあるいは第２のソース用
パッドへのワイヤボンディング不良を有する前記縦型電
界効果トランジスタをスクリーニングする。
【００１９】
【００２０】あるいは、ゲート保護用の双方向ツェナー
ダイオードがゲートとソースとの間に設けられ、前記ゲ
ートに接続するゲート用パッドと前記ソースに接続する
第１のソース用パッドとの間に第１の双方向ツェナーダ
イオードが形成され、前記ゲート用パッドと前記ソース
に接続する第２のソース用パッドとの間に双方向ツェナ
ーダイオードは形成されていないゲート保護用ツェナー
ダイオード内蔵の縦型電界効果トランジスタの選別にお
いて、前記縦型電界効果トランジタの組立前に双方向ツ
ェナーダイオードに接続されていない前記第２のソース
用パッドと前記ゲート用パッド間の耐圧を測定し、所定
の耐圧を有するものを良品と判定して、良品と判定した
前記縦型電界効果トランジスタのみを組立し選別する。
ダイオードがゲートとソースとの間に設けられ、前記ゲ
ートに接続するゲート用パッドと前記ソースに接続する
第１のソース用パッドとの間に第１の双方向ツェナーダ
イオードが形成され、前記ゲート用パッドと前記ソース
に接続する第２のソース用パッドとの間に双方向ツェナ
ーダイオードは形成されていないゲート保護用ツェナー
ダイオード内蔵の縦型電界効果トランジスタの選別にお
いて、前記縦型電界効果トランジタの組立前に双方向ツ
ェナーダイオードに接続されていない前記第２のソース
用パッドと前記ゲート用パッド間の耐圧を測定し、所定
の耐圧を有するものを良品と判定して、良品と判定した
前記縦型電界効果トランジスタのみを組立し選別する。
【００２１】第１の手段である、ゲートとソース間に内
蔵される双方向ツェナーダイオードを分割して形成し、
双方向ツェナーダイオードと同じ数に分割されたソース
用パッドにそれぞれソースワイヤをボンディングする構
造では、ソースワイヤが所定の本数切断された場合、切
断されたソースワイヤによりゲートとソース間の双方向
ツェナーダイオードも切断されるために、切断されたソ
ースワイヤに接続された素子（能動領域）に、ドレイン
電流がツェナーダイオードを経由して流れることがなく
なり、切断されたソースワイヤに接続された素子（能動
領域）が機能しない。このためにオン抵抗は上昇し、選
別工程でオン抵抗を測定することにより、ソースワイヤ
切断品（所定の本数未満のソースワイヤ切断品）のスク
リーニングが可能となる。
蔵される双方向ツェナーダイオードを分割して形成し、
双方向ツェナーダイオードと同じ数に分割されたソース
用パッドにそれぞれソースワイヤをボンディングする構
造では、ソースワイヤが所定の本数切断された場合、切
断されたソースワイヤによりゲートとソース間の双方向
ツェナーダイオードも切断されるために、切断されたソ
ースワイヤに接続された素子（能動領域）に、ドレイン
電流がツェナーダイオードを経由して流れることがなく
なり、切断されたソースワイヤに接続された素子（能動
領域）が機能しない。このためにオン抵抗は上昇し、選
別工程でオン抵抗を測定することにより、ソースワイヤ
切断品（所定の本数未満のソースワイヤ切断品）のスク
リーニングが可能となる。
【００２２】第２の手段である、ゲートとソース間に内
蔵される双方向ツェナーダイオードに接続しているソー
ス用パッドと、双方向ツェナーダイオードに接続してい
ないソース用パッドとを形成する構造では、組立前に、
双方向ツェナーダイオードに接続しているソース用パッ
ドを用いず、双方向ツェナーダイオードに接続していな
いソース用パッドを用いて、ゲート酸化膜の絶縁耐量の
測定が可能になる。そして、絶縁耐量の小さい不良品の
スクリーニングをおこなうことができる。その後良品の
み組立をおこなう。また、組立において、ソースワイヤ
が所定の本数未満に切断された場合、ソース用パッドが
双方向ツェナーダイオードと接続されているものと接続
されていないものに分割されているために、ソースワイ
ヤが切断されると、切断されたソースワイヤに接続され
た素子（能動領域）にドレイン電流が流れずこの素子が
機能しない。このため機能する素子（能動領域）は減少
し、オン抵抗は大きく上昇する。組立後の選別工程にお
いて、オン抵抗を測定することにより、ソースワイヤ切
断品（所定の本数未満のソースワイヤ切断品）のスクリ
ーニングが可能となる。
蔵される双方向ツェナーダイオードに接続しているソー
ス用パッドと、双方向ツェナーダイオードに接続してい
ないソース用パッドとを形成する構造では、組立前に、
双方向ツェナーダイオードに接続しているソース用パッ
ドを用いず、双方向ツェナーダイオードに接続していな
いソース用パッドを用いて、ゲート酸化膜の絶縁耐量の
測定が可能になる。そして、絶縁耐量の小さい不良品の
スクリーニングをおこなうことができる。その後良品の
み組立をおこなう。また、組立において、ソースワイヤ
が所定の本数未満に切断された場合、ソース用パッドが
双方向ツェナーダイオードと接続されているものと接続
されていないものに分割されているために、ソースワイ
ヤが切断されると、切断されたソースワイヤに接続され
た素子（能動領域）にドレイン電流が流れずこの素子が
機能しない。このため機能する素子（能動領域）は減少
し、オン抵抗は大きく上昇する。組立後の選別工程にお
いて、オン抵抗を測定することにより、ソースワイヤ切
断品（所定の本数未満のソースワイヤ切断品）のスクリ
ーニングが可能となる。
【００２３】
【発明の実施の形態】次に、本発明の第１の実施の形態
を図１、図２および図３で説明する。ここで、図１は本
発明のゲート保護用ツェナーダイオード内蔵の縦型電界
効果トランジスタの平面図である。そして、図２（ａ）
は図１に記したＡ−Ｂで切断したところの断面図であ
り、図２（ｂ）はＣ−Ｄで切断したところの断面図であ
る。さらに、図３は本発明のゲート保護用ツェナーダイ
オード内臓の縦型電界効果トランジスタの等価回路図で
ある。ここで、図１では図面を簡明にするため、本発明
のゲート保護用ツェナーダイオードとその配線が示され
ている。また、双方向ツェナーダイオードを構成する領
域には斜線が施されている。
を図１、図２および図３で説明する。ここで、図１は本
発明のゲート保護用ツェナーダイオード内蔵の縦型電界
効果トランジスタの平面図である。そして、図２（ａ）
は図１に記したＡ−Ｂで切断したところの断面図であ
り、図２（ｂ）はＣ−Ｄで切断したところの断面図であ
る。さらに、図３は本発明のゲート保護用ツェナーダイ
オード内臓の縦型電界効果トランジスタの等価回路図で
ある。ここで、図１では図面を簡明にするため、本発明
のゲート保護用ツェナーダイオードとその配線が示され
ている。また、双方向ツェナーダイオードを構成する領
域には斜線が施されている。
【００２４】図２（ａ）に示すように、従来の技術で説
明したのと同様に、ｐ型の高濃度基板１上にドレイン領
域２が形成され、その表面に選択的にフィールド酸化膜
３が形成されている。そして、このフィールド酸化膜３
の周囲にｎ型のベース領域４および４ａが形成され、こ
のベース領域内にｐ型のソース領域５および５ａが形成
されている。さらに、ゲート酸化膜６，６ａおよびゲー
ト電極７，７ａが形成されている。このようにして、高
耐圧トランジスタである縦型電界効果トランジスタが構
成されている。
明したのと同様に、ｐ型の高濃度基板１上にドレイン領
域２が形成され、その表面に選択的にフィールド酸化膜
３が形成されている。そして、このフィールド酸化膜３
の周囲にｎ型のベース領域４および４ａが形成され、こ
のベース領域内にｐ型のソース領域５および５ａが形成
されている。さらに、ゲート酸化膜６，６ａおよびゲー
ト電極７，７ａが形成されている。このようにして、高
耐圧トランジスタである縦型電界効果トランジスタが構
成されている。
【００２５】そして、図１と図２（ａ）に示すように、
フィールド酸化膜３上にｎ型ポリシリコン８および８ａ
が形成される。そして、第１のｎ領域１０と１０ａが互
いに分離して形成される。さらに、ｐ領域１１と１１ａ
も互いに分離して形成されている。さらに、第２のｎ領
域１２と１２ａも互いに分離して形成されている。これ
らの互いに分離して形成された第１のｎ領域とｐ領域と
第２のｎ領域とで２つの双方向ツェナーダイオードが構
成される。
フィールド酸化膜３上にｎ型ポリシリコン８および８ａ
が形成される。そして、第１のｎ領域１０と１０ａが互
いに分離して形成される。さらに、ｐ領域１１と１１ａ
も互いに分離して形成されている。さらに、第２のｎ領
域１２と１２ａも互いに分離して形成されている。これ
らの互いに分離して形成された第１のｎ領域とｐ領域と
第２のｎ領域とで２つの双方向ツェナーダイオードが構
成される。
【００２６】さらに、層間絶縁膜１３に設けられた開口
部を通してｎ型ポリシリコン８と８ａとに電気接続する
ゲート用パッド１４が形成されている。また、ｎ型ポリ
シリコン９はソース用パッド１５と電気接続され、ｎ型
ポリシリコン９ａはソース用パッド１５ａに電気接続さ
れている。そして、ドレイン電極１６が高濃度基板１の
裏面に設けられている。
部を通してｎ型ポリシリコン８と８ａとに電気接続する
ゲート用パッド１４が形成されている。また、ｎ型ポリ
シリコン９はソース用パッド１５と電気接続され、ｎ型
ポリシリコン９ａはソース用パッド１５ａに電気接続さ
れている。そして、ドレイン電極１６が高濃度基板１の
裏面に設けられている。
【００２７】また、図１と図２（ｂ）に示されるよう
に、双方向ツェナーダイオードはこの断面では形成され
ていない。ゲート用パッド１４はゲート抵抗部１７を通
りゲートフィンガー１８に接続されている。そして、こ
のゲート抵抗部１７は縦型電界効果トランジスタのゲー
ト電極７および７ａにそのまま接続されている。
に、双方向ツェナーダイオードはこの断面では形成され
ていない。ゲート用パッド１４はゲート抵抗部１７を通
りゲートフィンガー１８に接続されている。そして、こ
のゲート抵抗部１７は縦型電界効果トランジスタのゲー
ト電極７および７ａにそのまま接続されている。
【００２８】このようなゲート保護用ツェナーダイオー
ド内臓の縦型電界効果トランジスタの等価回路は図３の
ようになる。すなわち、縦型電界効果トランジスタであ
る２つの高耐圧トランジタ２１と２１ａにゲートＧがゲ
ート保護抵抗２４を通して接続され、さらに、このゲー
トＧは２つの双方向ツェナーダイオード２２あるいは２
３を通してそれぞれ高耐圧トランジスタ２１あるいは２
１ａのソースＳ１あるいはＳ２に接続されている。
ド内臓の縦型電界効果トランジスタの等価回路は図３の
ようになる。すなわち、縦型電界効果トランジスタであ
る２つの高耐圧トランジタ２１と２１ａにゲートＧがゲ
ート保護抵抗２４を通して接続され、さらに、このゲー
トＧは２つの双方向ツェナーダイオード２２あるいは２
３を通してそれぞれ高耐圧トランジスタ２１あるいは２
１ａのソースＳ１あるいはＳ２に接続されている。
【００２９】そして、ドレイン領域とソース領域（ベー
ス領域と同電位になるように接続されている）に接合ダ
イオード２５および２５ａが形成されている。
ス領域と同電位になるように接続されている）に接合ダ
イオード２５および２５ａが形成されている。
【００３０】本発明のゲート保護用ツェナーダイオード
内臓の縦型電界効果トランジスタの組立工程において
は、２つのソース用パッド１５と１５ａにはそれぞれソ
ースワイヤがボンディングされ、ゲート用パッド１４に
はゲートワイヤがボンディングされる。この時、ソース
ワイヤの１本が組立工程の不具合により切断された場
合、例えば、ソース用パッド１５にボンディングされた
ソースワイヤが切断された場合、切断されたソースワイ
ヤに接続された双方向ツェナーダイオード２２は、正常
なソースワイヤに接続された双方向ツェナーダイオード
２３とは独立して形成されている。このために、切断さ
れたソースワイヤに接続された素子（能動領域）に、正
常なソースワイヤに接続されているツェナーダイオード
２３を経由してドレイン電流が流れるということがな
く、切断されたソースワイヤに接続された素子（能動領
域）は正常に機能しない。このためオン抵抗は大きく上
昇する。そこで、組立工程後の選別工程においてオン抵
抗の測定をおこなうことにより、ソースワイヤ切断品
（所定の本数未満のソースワイヤ切断品）のスクリーニ
ングが可能になる。本発明は、ソース用パッド、双方向
ツェナーダイオードのパターンの変更により、容易に実
施でき、素子サイズの増大を招かない。
内臓の縦型電界効果トランジスタの組立工程において
は、２つのソース用パッド１５と１５ａにはそれぞれソ
ースワイヤがボンディングされ、ゲート用パッド１４に
はゲートワイヤがボンディングされる。この時、ソース
ワイヤの１本が組立工程の不具合により切断された場
合、例えば、ソース用パッド１５にボンディングされた
ソースワイヤが切断された場合、切断されたソースワイ
ヤに接続された双方向ツェナーダイオード２２は、正常
なソースワイヤに接続された双方向ツェナーダイオード
２３とは独立して形成されている。このために、切断さ
れたソースワイヤに接続された素子（能動領域）に、正
常なソースワイヤに接続されているツェナーダイオード
２３を経由してドレイン電流が流れるということがな
く、切断されたソースワイヤに接続された素子（能動領
域）は正常に機能しない。このためオン抵抗は大きく上
昇する。そこで、組立工程後の選別工程においてオン抵
抗の測定をおこなうことにより、ソースワイヤ切断品
（所定の本数未満のソースワイヤ切断品）のスクリーニ
ングが可能になる。本発明は、ソース用パッド、双方向
ツェナーダイオードのパターンの変更により、容易に実
施でき、素子サイズの増大を招かない。
【００３１】次に、本発明の第２の実施の形態を図４お
よび図５で説明する。ここで、図４（ａ）は本発明のゲ
ート保護用ツェナーダイオード内蔵の縦型電界効果トラ
ンジスタの平面図である。そして、図４（ｂ）は図４
（ａ）に記したＥ−Ｆで切断したところの断面図であ
る。さらに、図５は本発明のゲート保護用ツェナーダイ
オード内臓の縦型電界効果トランジスタの等価回路図で
ある。ここで、図４（ａ）では図面を簡明にするため、
本発明のゲート保護用ツェナーダイオードとその配線が
示されている。また、双方向ツェナーダイオードを構成
する領域には斜線が施されている。
よび図５で説明する。ここで、図４（ａ）は本発明のゲ
ート保護用ツェナーダイオード内蔵の縦型電界効果トラ
ンジスタの平面図である。そして、図４（ｂ）は図４
（ａ）に記したＥ−Ｆで切断したところの断面図であ
る。さらに、図５は本発明のゲート保護用ツェナーダイ
オード内臓の縦型電界効果トランジスタの等価回路図で
ある。ここで、図４（ａ）では図面を簡明にするため、
本発明のゲート保護用ツェナーダイオードとその配線が
示されている。また、双方向ツェナーダイオードを構成
する領域には斜線が施されている。
【００３２】図４（ｂ）に示すように、ｐ型の高濃度基
板１上にドレイン領域２が形成され、その表面に選択的
にフィールド酸化膜３が形成されている。そして、この
フィールド酸化膜３の周囲にｎ型のベース領域４が形成
され、このベース領域内にｐ型のソース領域５が形成さ
れている。さらに、ゲート酸化膜６およびゲート電極７
が形成されている。このようにして、高耐圧トランジス
タである縦型電界効果トランジスタが構成されている。
図４（ａ）および図４（ｂ）に示すように、この高耐圧
トランジスタのソース領域５はベース領域４と共にソー
ス用パッド３７に接続されている。
板１上にドレイン領域２が形成され、その表面に選択的
にフィールド酸化膜３が形成されている。そして、この
フィールド酸化膜３の周囲にｎ型のベース領域４が形成
され、このベース領域内にｐ型のソース領域５が形成さ
れている。さらに、ゲート酸化膜６およびゲート電極７
が形成されている。このようにして、高耐圧トランジス
タである縦型電界効果トランジスタが構成されている。
図４（ａ）および図４（ｂ）に示すように、この高耐圧
トランジスタのソース領域５はベース領域４と共にソー
ス用パッド３７に接続されている。
【００３３】そして、図４（ａ）と図４（ｂ）に示すよ
うに、フィールド酸化膜３上にｎ型ポリシリコン３１お
よび３２が形成される。そして、第１のｎ領域３３、ｐ
領域３４および第２のｎ領域３５が形成されている。こ
れらが１つの双方向ツェナーダイオードを構成する。
うに、フィールド酸化膜３上にｎ型ポリシリコン３１お
よび３２が形成される。そして、第１のｎ領域３３、ｐ
領域３４および第２のｎ領域３５が形成されている。こ
れらが１つの双方向ツェナーダイオードを構成する。
【００３４】さらに、層間絶縁膜１３に設けられた開口
部を通してｎ型ポリシリコン３１に電気接続するゲート
用パッド１４が形成されている。他方、ｎ型ポリシリコ
ン３２はソース用パッド３６と電気接続されている。そ
して、ｎ型ポリシリコン３１はゲート抵抗部１７を通し
てゲートフィンガー１８に接続されている。そして、こ
のゲート抵抗部１７は縦型電界効果トランジスタのゲー
ト電極７にそのまま接続されている。さらに、ドレイン
電極１６は高濃度基板１の裏面に設けられている。
部を通してｎ型ポリシリコン３１に電気接続するゲート
用パッド１４が形成されている。他方、ｎ型ポリシリコ
ン３２はソース用パッド３６と電気接続されている。そ
して、ｎ型ポリシリコン３１はゲート抵抗部１７を通し
てゲートフィンガー１８に接続されている。そして、こ
のゲート抵抗部１７は縦型電界効果トランジスタのゲー
ト電極７にそのまま接続されている。さらに、ドレイン
電極１６は高濃度基板１の裏面に設けられている。
【００３５】このようなゲート保護用ツェナーダイオー
ド内臓の縦型電界効果トランジスタの等価回路は図５の
ようになる。すなわち、縦型電界効果トランジスタであ
る２つの高耐圧トランジタ２１と２１ａにゲートＧがゲ
ート保護抵抗２４を通して接続され、さらに、このゲー
トＧは１つの双方向ツェナーダイオード４１を通してそ
れぞれ高耐圧トランジスタ２１のソースＳ３に接続され
ている。しかし、高耐圧トランジタ２１ａのソースＳ４
は双方向ツェナーダイオードに接続されることはない。
その他は、第１の実施の形態で説明した図３の場合と同
一である。
ド内臓の縦型電界効果トランジスタの等価回路は図５の
ようになる。すなわち、縦型電界効果トランジスタであ
る２つの高耐圧トランジタ２１と２１ａにゲートＧがゲ
ート保護抵抗２４を通して接続され、さらに、このゲー
トＧは１つの双方向ツェナーダイオード４１を通してそ
れぞれ高耐圧トランジスタ２１のソースＳ３に接続され
ている。しかし、高耐圧トランジタ２１ａのソースＳ４
は双方向ツェナーダイオードに接続されることはない。
その他は、第１の実施の形態で説明した図３の場合と同
一である。
【００３６】この場合には、本発明のゲート保護用ツェ
ナーダイオード内臓の縦型電界効果トランジスタの組立
をおこなう前に、ゲート酸化膜の絶縁耐量の測定をおこ
なうことが可能になる。例えば、双方向ツェナーダイオ
ード４１に接続されていないソースＳ４を用い、ソース
用パッド３７とドレイン電極１６とをショートしこのソ
ース用パッド３７を接地電位とする。そして、ゲート用
パッド１４にテスト用ゲート電圧を印加する。ここで、
ゲート酸化膜の絶縁耐量が良品であるものだけを組立工
程にすすめ、ゲート酸化膜の不良品のスクリーニングを
おこなう。
ナーダイオード内臓の縦型電界効果トランジスタの組立
をおこなう前に、ゲート酸化膜の絶縁耐量の測定をおこ
なうことが可能になる。例えば、双方向ツェナーダイオ
ード４１に接続されていないソースＳ４を用い、ソース
用パッド３７とドレイン電極１６とをショートしこのソ
ース用パッド３７を接地電位とする。そして、ゲート用
パッド１４にテスト用ゲート電圧を印加する。ここで、
ゲート酸化膜の絶縁耐量が良品であるものだけを組立工
程にすすめ、ゲート酸化膜の不良品のスクリーニングを
おこなう。
【００３７】ゲート酸化膜の良品については、組立工程
にて、２つのソース用パッド３６と３７にそれぞれソー
スワイヤを、ゲート用パッド１４にはゲートワイヤをボ
ンディングする。この時、ソースワイヤの１本が組立工
程の不具合により切断された場合、例えば、ソース用パ
ッド３７にボンディングされたソースワイヤが切断され
た場合、切断されたソースワイヤに接続されているソー
ス領域５に接続された素子（能動領域）は、双方向ツェ
ナーダイオードとは接続されていない。このために、切
断されていないソースワイヤに接続されているソース領
域からのドレイン電流が、ソースワイヤが切断されたソ
ース用パッド３７に接続されている素子（能動領域）に
は流れず、ソースワイヤの切断されたソース用パッド３
７に接続されている素子（能動領域）は正常に機能しな
い。このためにオン抵抗は大きく上昇するようになる。
そこで、組立工程後の選別工程において、オン抵抗の測
定をおこなうことにより、ソースワイヤ切断品（所定の
本数未満のソースワイヤ切断品）のスクリーニングが可
能になる。
にて、２つのソース用パッド３６と３７にそれぞれソー
スワイヤを、ゲート用パッド１４にはゲートワイヤをボ
ンディングする。この時、ソースワイヤの１本が組立工
程の不具合により切断された場合、例えば、ソース用パ
ッド３７にボンディングされたソースワイヤが切断され
た場合、切断されたソースワイヤに接続されているソー
ス領域５に接続された素子（能動領域）は、双方向ツェ
ナーダイオードとは接続されていない。このために、切
断されていないソースワイヤに接続されているソース領
域からのドレイン電流が、ソースワイヤが切断されたソ
ース用パッド３７に接続されている素子（能動領域）に
は流れず、ソースワイヤの切断されたソース用パッド３
７に接続されている素子（能動領域）は正常に機能しな
い。このためにオン抵抗は大きく上昇するようになる。
そこで、組立工程後の選別工程において、オン抵抗の測
定をおこなうことにより、ソースワイヤ切断品（所定の
本数未満のソースワイヤ切断品）のスクリーニングが可
能になる。
【００３８】以上に説明した本発明の実施の形態では、
ゲート保護用ツェナーダイオード内臓の縦型電界効果ト
ランジスタがｐチャネル型について説明したが、ｎチャ
ネル型でも同様に形成されることに言及しておく。この
場合には、すべての導電型が逆になるように設定すれば
よい。
ゲート保護用ツェナーダイオード内臓の縦型電界効果ト
ランジスタがｐチャネル型について説明したが、ｎチャ
ネル型でも同様に形成されることに言及しておく。この
場合には、すべての導電型が逆になるように設定すれば
よい。
【００３９】
【発明の効果】このように本発明の縦型電界効果トラン
ジスタでは、ゲート保護用ツェナーダイオードがゲート
とソースとの間に設けられる縦型電界効果トランジスタ
において、ゲートに接続するゲート用パッドとソースに
接続する第１のソース用パッドとの間に第１の双方向ツ
ェナーダイオードが形成され、前記ゲート用パッドと前
記ソースに接続する第２のソース用パッドとの間に第２
の双方向ツェナーダイオードが形成されている。あるい
は、ゲート用パッドと第２のソース用パッドとの間には
双方向ツェナーダイオードは形成されない。
ジスタでは、ゲート保護用ツェナーダイオードがゲート
とソースとの間に設けられる縦型電界効果トランジスタ
において、ゲートに接続するゲート用パッドとソースに
接続する第１のソース用パッドとの間に第１の双方向ツ
ェナーダイオードが形成され、前記ゲート用パッドと前
記ソースに接続する第２のソース用パッドとの間に第２
の双方向ツェナーダイオードが形成されている。あるい
は、ゲート用パッドと第２のソース用パッドとの間には
双方向ツェナーダイオードは形成されない。
【００４０】このような縦型電界効果トランジスタの構
造のために、組立後の選別工程において、従来の技術で
は不可能であったソースワイヤ切断品（所定の本数未満
のソースワイヤ切断品）のスクリーニングが可能にな
る。これにより、ソースワイヤが所定の本数未満となる
縦型電界効果トランジスタの不良品が市場へ流出するこ
とを防止できるようになる。
造のために、組立後の選別工程において、従来の技術で
は不可能であったソースワイヤ切断品（所定の本数未満
のソースワイヤ切断品）のスクリーニングが可能にな
る。これにより、ソースワイヤが所定の本数未満となる
縦型電界効果トランジスタの不良品が市場へ流出するこ
とを防止できるようになる。
【００４１】また、縦型電界効果トランジスタの組立前
の選別工程において、ゲート酸化膜の絶縁耐圧が規格値
に満たない不良品のスクリーニングが可能になる。さら
に、組立後の選別工程でも、ソースワイヤ切断品（所定
の本数未満のソースワイヤ切断品）のスクリーニングは
可能になる。これにより、ゲート酸化膜の絶縁耐圧が規
格値に満たない縦型電界効果トランジスタの不良品およ
びソースワイヤ切断品（所定の本数未満のソースワイヤ
切断品）が市場へ流出することを防止できるようにな
る。
の選別工程において、ゲート酸化膜の絶縁耐圧が規格値
に満たない不良品のスクリーニングが可能になる。さら
に、組立後の選別工程でも、ソースワイヤ切断品（所定
の本数未満のソースワイヤ切断品）のスクリーニングは
可能になる。これにより、ゲート酸化膜の絶縁耐圧が規
格値に満たない縦型電界効果トランジスタの不良品およ
びソースワイヤ切断品（所定の本数未満のソースワイヤ
切断品）が市場へ流出することを防止できるようにな
る。
【図１】本発明の第１の実施の形態を説明する縦型電界
効果トランジスタの平面図である。
効果トランジスタの平面図である。
【図２】上記縦型電界効果トランジスタの断面図であ
る。
る。
【図３】上記縦型電界効果トランジスタの等価回路図で
ある。
ある。
【図４】本発明の第２の実施の形態を説明する縦型電界
効果トランジスタの平面図と断面図である。
効果トランジスタの平面図と断面図である。
【図５】上記縦型電界効果トランジスタの等価回路であ
る。
る。
【図６】従来の技術の縦型電界効果トランジスタの平面
図である。
図である。
【図７】上記縦型電界効果トランジスタの断面図であ
る。
る。
【図８】上記縦型電界効果トランジスタの等価回路図で
ある。
ある。
１，１０１ 高濃度基板 ２，１０２ ドレイン領域 ３，１０３ フィールド酸化膜 ４，４ａ，１０４，１０４ａ ベース領域 ５，５ａ，１０５，１０５ａ ソース領域 ６，６ａ，１０６，１０６ａ ゲート酸化膜 ７，７ａ，１０７，１０７ａ ゲート電極 ８，８ａ，９，９ａ，３１，３２，１０８，１０９
ｎ型ポリシリコン １０，１０ａ，３３，１１０ 第１のｎ領域 １１，１１ａ，３４，１１１ Ｐ領域 １２，１２ａ，３５，１１２ 第２のｎ領域 １３，１１３ 層間絶縁膜 １４，１１４ ゲート用パッド １５，１５ａ，３６，３７，１１５，１１５ａ ソー
ス用パッド １６，１１６ ドレイン電極 １７，１１７ ゲート抵抗部 １８，１１８ ゲートフィンガー ２１，２１ａ，１２１，１２１ａ 高耐圧トランジス
タ ２２，２３，４１，１２２ 双方向ツェナーダイオー
ド ２４，１２３ ゲート保護抵抗 ２５，２５ａ，１２４，１２４ａ 接合ダイオード Ｇ ゲート Ｄ ドレイン Ｓ１，Ｓ２，Ｓ３，Ｓ４，Ｓ，Ｓａ ソース
ｎ型ポリシリコン １０，１０ａ，３３，１１０ 第１のｎ領域 １１，１１ａ，３４，１１１ Ｐ領域 １２，１２ａ，３５，１１２ 第２のｎ領域 １３，１１３ 層間絶縁膜 １４，１１４ ゲート用パッド １５，１５ａ，３６，３７，１１５，１１５ａ ソー
ス用パッド １６，１１６ ドレイン電極 １７，１１７ ゲート抵抗部 １８，１１８ ゲートフィンガー ２１，２１ａ，１２１，１２１ａ 高耐圧トランジス
タ ２２，２３，４１，１２２ 双方向ツェナーダイオー
ド ２４，１２３ ゲート保護抵抗 ２５，２５ａ，１２４，１２４ａ 接合ダイオード Ｇ ゲート Ｄ ドレイン Ｓ１，Ｓ２，Ｓ３，Ｓ４，Ｓ，Ｓａ ソース
Claims (3)
- 【請求項１】 ゲート保護用ツェナーダイオードがゲー
トとソースとの間に設けられる縦型電界効果トランジス
タであって、前記ゲートに接続するゲート用パッドと前
記ソースに接続する第１のソース用パッドとの間に第１
の双方向ツェナーダイオードが形成され、前記ゲート用
パッドと前記ソースに接続する第２のソース用パッドと
の間に第２の双方向ツェナーダイオードが形成されてい
るゲート保護用ツェナーダイオード内蔵の縦型電界効果
トランジスタの選別において、前記縦型電界効果トラン
ジスタのオン抵抗を測定し前記オン抵抗増加を確認する
ことにより、前記第１のソース用パッドあるいは第２の
ソース用パッドへのワイヤボンディング不良を有する前
記縦型電界効果トランジスタをスクリーニングすること
を特徴とする縦型電界効果トラジスタの選別・組立方
法。 - 【請求項２】 ゲート保護用ツェナーダイオードがゲー
トとソースとの間に設けられる縦型電界効果トランジス
タであって、前記ゲートに接続するゲート用パッドと前
記ソースに接続する第１のソース用パッドとの間に第１
の双方向ツェナーダイオードが形成され、前記ゲート用
パッドと前記ソースに接続する第２のソース用パッドと
の間には双方向ツェナーダイオードが形成されていない
ゲート保護用ツェナーダイオード内蔵の縦型電界効果ト
ランジスタの選別において、前記縦型電界効果トランジ
スタのオン抵抗を測定し前記オン抵抗増加を確認するこ
とにより、前記第１のソース用パッドあるいは第２のソ
ース用パッドへのワイヤボンディング不良を有する前記
縦型電界効果トランジスタをスクリーニングすることを
特徴とする縦型電界効果トラジスタの選別・組立方法。 - 【請求項３】 ゲート保護用ツェナーダイオードがゲー
トとソースとの間に設けられる縦型電界効果トランジス
タであって、前記ゲートに接続するゲート用パッドと前
記ソースに接続する第１のソース用パッドとの間に第１
の双方向ツェナーダイオードが形成され、前記ゲート用
パッドと前記ソースに接続する第２のソース用パッドと
の間には双方向ツェナーダイオードが形成されていない
ゲート保護用ツェナーダイオード内蔵の縦型電界効果ト
ランジスタの選別において、前記縦型電界効果トランジ
タの組立前に双方向ツェナーダイオードに接続されてい
ない前記第２のソース用パッドと前記ゲート用パッド間
の耐圧を測定し、所定の 耐圧を有するものを良品と判定
して、良品と判定した前記縦型電界効果トランジスタの
みを組立し選別することを特徴とする縦型電界効果トラ
ンジスタの選別・組立方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4114896A JP2919338B2 (ja) | 1996-02-28 | 1996-02-28 | 縦型電界効果トランジスタの選別・組立方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4114896A JP2919338B2 (ja) | 1996-02-28 | 1996-02-28 | 縦型電界効果トランジスタの選別・組立方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09232572A JPH09232572A (ja) | 1997-09-05 |
| JP2919338B2 true JP2919338B2 (ja) | 1999-07-12 |
Family
ID=12600344
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4114896A Expired - Fee Related JP2919338B2 (ja) | 1996-02-28 | 1996-02-28 | 縦型電界効果トランジスタの選別・組立方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2919338B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103543396A (zh) * | 2012-07-13 | 2014-01-29 | 中芯国际集成电路制造(上海)有限公司 | 一种用于高k金属栅极NMOS晶体管的测试装置和测试方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005347293A (ja) * | 2004-05-31 | 2005-12-15 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JP4783072B2 (ja) * | 2004-06-29 | 2011-09-28 | オンセミコンダクター・トレーディング・リミテッド | 半導体素子解析方法 |
| CN103474426A (zh) * | 2013-09-16 | 2013-12-25 | 上海恺创电子有限公司 | 一种高容量的耐雪崩击穿的超级结器件结构 |
-
1996
- 1996-02-28 JP JP4114896A patent/JP2919338B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103543396A (zh) * | 2012-07-13 | 2014-01-29 | 中芯国际集成电路制造(上海)有限公司 | 一种用于高k金属栅极NMOS晶体管的测试装置和测试方法 |
| CN103543396B (zh) * | 2012-07-13 | 2016-03-30 | 中芯国际集成电路制造(上海)有限公司 | 一种用于高k金属栅极NMOS晶体管的测试装置和测试方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09232572A (ja) | 1997-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100731270B1 (ko) | 테스트 가능한 정전기 방전 보호 회로 | |
| US7482861B1 (en) | Semiconductor integrated circuit device, and method of manufacturing the same | |
| JPH07169807A (ja) | 半導体ウェハ | |
| JP3353388B2 (ja) | 電力用半導体装置 | |
| JP2919338B2 (ja) | 縦型電界効果トランジスタの選別・組立方法 | |
| JPH09321104A (ja) | 半導体集積回路 | |
| US7365555B2 (en) | Semiconductor device, method for testing the same and IC card | |
| JPH0864769A (ja) | 集積回路 | |
| US6346820B1 (en) | Characteristics evaluation circuit for semiconductor wafer and its evaluation method | |
| JP3097643B2 (ja) | 半導体装置の試験方法及び半導体装置 | |
| JP4034992B2 (ja) | 半導体装置 | |
| CN101582421B (zh) | 可测试静电放电保护电路 | |
| JPH06151737A (ja) | 半導体装置及びその製造方法 | |
| KR100293006B1 (ko) | 테스트회로를구비하는반도체장치 | |
| JP2713258B2 (ja) | 半導体装置およびその検査方法 | |
| KR20180125514A (ko) | 복수의 게이트 패드를 갖는 반도체 디바이스 | |
| US5963779A (en) | Integrated circuit using a back gate voltage for burn-in operations | |
| JPH01217976A (ja) | 縦型電界効果トランジスタおよびその選別・組立方法 | |
| JP3520804B2 (ja) | 半導体装置の試験方法 | |
| US7851870B2 (en) | Monolithically integrated semiconductor assembly having a power component and method for producing a monolithically integrated semiconductor assembly | |
| JP2589876B2 (ja) | 半導体集積回路装置 | |
| JPH06163911A (ja) | 半導体装置 | |
| JPH08162537A (ja) | 半導体装置 | |
| JP4003454B2 (ja) | Ｓｒａｍのセル構造およびｓｒａｍの検査方法 | |
| JP2978883B1 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990323 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080423 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090423 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100423 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110423 Year of fee payment: 12 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110423 Year of fee payment: 12 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120423 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120423 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130423 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |