JPH09232572A - 縦型電界効果トランジスタ及びその選別・組立方法 - Google Patents
縦型電界効果トランジスタ及びその選別・組立方法Info
- Publication number
- JPH09232572A JPH09232572A JP4114896A JP4114896A JPH09232572A JP H09232572 A JPH09232572 A JP H09232572A JP 4114896 A JP4114896 A JP 4114896A JP 4114896 A JP4114896 A JP 4114896A JP H09232572 A JPH09232572 A JP H09232572A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- source
- zener diode
- field effect
- vertical field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 63
- 238000000034 method Methods 0.000 title claims description 14
- 230000002950 deficient Effects 0.000 claims abstract description 16
- 238000012216 screening Methods 0.000 claims abstract description 6
- 230000002457 bidirectional effect Effects 0.000 claims description 45
- 229920005591 polysilicon Polymers 0.000 abstract description 14
- 230000015556 catabolic process Effects 0.000 abstract description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 10
- 239000000758 substrate Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 230000007547 defect Effects 0.000 description 2
- 235000015067 sauces Nutrition 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
- H01L29/7808—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a breakdown diode, e.g. Zener diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/866—Zener diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
界効果トランジスタにおいて、ソースワイヤ切断品やゲ
ート酸化膜の絶縁耐圧不良品の選別工程でのスクリーニ
ングを可能にする。 【解決手段】縦型電界効果トランジスタにおいて、双方
向ツェナーダイオードに接続されるソース用パッドと、
接続さないソース用パッドあるいは別の双方向ツェナー
ダイオードに接続されるソース用パッドとをそれぞれ形
成し、組立前に双方向ツェナーダイオードに接続されて
いないソース用パッドを用いて、縦型電界効果トランジ
スタのゲート酸化膜の絶縁耐圧不良品のスクリーニング
をおこなう。また、組立後の選別工程において、ソース
ワイヤが所定の本数未満に切断された不良品を、オン抵
抗を測定することによりスクリーニングをおこなう。
Description
オードを内蔵した縦型電界効果トランジスタおよび、そ
の選別と組立方法に関する。
タでは、双方向ツェナーダイオードがゲートとソースと
の間に設けられている。
7および図8で説明する。ここで、図6はゲート保護用
ダイオードがゲートとソース間に内蔵されているゲート
保護用ツェナーダイオード内蔵の縦型電界効果トランジ
スタの平面図である。そして、図7(a)は図6に記し
たA’−B’で切断したところの断面図である。同様
に、図7(b)はC’−D’で切断したところの断面図
である。さらに、図8はこのゲート保護用ツェナーダイ
オード内臓の縦型電界効果トランジスタの等価回路図で
ある。なお、図6では図を簡明にするため、ゲート保護
用ツェナーダイオードとその配線が示されている。ま
た、双方向ツェナーダイオードを構成する領域に斜線が
施されている。
高濃度基板101上にドレイン領域102が形成され、
その表面に選択的にフィールド酸化膜103が形成され
ている。そして、このフィールド酸化膜103の周囲に
導電型がn型のベース領域104および104aが形成
され、このベース領域内に導電型がp型のソース領域1
05および105aが形成されている。さらに、ゲート
酸化膜106,106aおよびゲート電極107,10
7aが形成されている。このようにして、縦型電界効果
トランジスタが構成される。
フィールド酸化膜103上にn型ポリシリコン108お
よび109が形成され、第1のn領域110、p領域1
11、第2のn領域112が形成される。この第1のn
領域とp領域と第2のn領域とで双方向ツェナーダイオ
ードが構成される。さらに、層間絶縁膜113に設けら
れた開口部を通してn型ポリシリコン108に接続する
ゲート用パッド114が形成されている。また、n型ポ
リシリコン109はソース用パッド115と115aと
に電気接続されている。そして、ドレイン電極116が
高濃度基板101の裏面に設けられている。
に、双方向ツェナーダイオードのn型ポリシリコン10
8はゲート抵抗部117を通りゲートフィンガー118
に接続されている。そして、このゲート抵抗部117は
縦型電界効果トランジスタのゲート電極107および1
07aにそのまま接続されるようになる。
ド内臓の縦型電界効果トランジスタの等価回路は図8の
ようになる。すなわち、縦型電界効果トランジスタであ
る2つの高耐圧トランジタ121と121aにゲートG
がゲート保護抵抗123を通して接続され、さらに、こ
のゲートGは1つの双方向ツェナーダイオード122を
通して高耐圧トランジスタ121と121aのソースS
とSaに接続されている。
ス領域と同電位になるように接続されている)に接合ダ
イオード124および124aが形成されている。
は図7で説明した第1のn型領域110、p領域111
と第2のn型領域112とで構成されることになる。ま
た、ゲート保護抵抗123はゲート抵抗部117で構成
されることになる。
ド内臓の縦型電界効果トランジスタでは、ソース領域は
2つに分離され、それぞれにソース用パッド15と15
aとが形成されている。そして、これらのソース用パッ
ド15および15aにソースワイヤがそれぞれボンディ
ングされソースワイヤの複数化(2本以上)によるオン
抵抗低減が図られている。
来のゲート保護用ツェナーダイオード内臓の縦型電界効
果トランジスタでは以下のような問題がある。すなわ
ち、その第1の問題点は、従来の技術において、ソース
ワイヤ切断品(所定の本数未満のソースワイヤ切断品)
を選別工程でスクリーニングすることが困難であること
である。
ード内蔵の縦型電界効果トランジスタでソースワイヤが
2本以上ボンディングされているものについては、ソー
スワイヤが所定の本数未満の本数切断されても、1本以
上正常なソースワイヤがあるためにオープン不良にはな
らない。また、ゲート、ソース間にツェナーダイオード
が内蔵されているために、ソースワイヤが所定の本数未
満の本数切断されても、機能しないはずの切断されたソ
ースワイヤに接続されている素子(能動領域)に、ドレ
イン電流がツェナーダイオードを経由して流れてしまう
ためにこの素子が機能してしまい、オン抵抗が大きく上
昇しない。このために、選別工程でオン抵抗上昇を測定
することによるソースワイヤ切断品(所定の本数未満の
切断品)のスクリーニングが困難になるためである。
ート酸化膜の絶縁耐量が本来あるべき耐圧よりも低く、
ツェナーダイオード耐圧と同等しかないような不良品を
選別工程でスクリーニングすることが困難であるという
ことである。
ツェナーダイオードが内蔵されているために、ゲート酸
化膜の絶縁耐量を測定するためのテスト用サージ電圧を
ゲート電極に印加しても、ツェナーダイオードが動作し
サージ電圧を逃がすために、ゲート酸化膜自体の耐量測
定ができないためである。
ナーダイオード内蔵の縦型電界効果トランジスタでソー
スワイヤが2本以上の場合について、ソースワイヤが所
定の本数未満の本数切断された不良品が市場へ流出する
ことを防止するために、この不良品の選別工程でのスク
リーニングを可能にすることである。
縁耐量不良品が市場へ流出することを防止するために、
この不良品の選別工程でのスクリーニングを可能にする
ことである。
電界効果トランジスタでは、ゲート保護用の双方向ツェ
ナーダイオードがゲートとソースとの間に設けられ、前
記ゲートに接続するゲート用パッドと前記ソースに接続
する第1のソース用パッドとの間に第1の双方向ツェナ
ーダイオードが形成され、前記ゲート用パッドと前記ソ
ースに接続する第2のソース用パッドとの間に第2の双
方向ツェナーダイオードが形成されている。
スタでは、ゲート保護用の双方向ツェナーダイオードが
ゲートとソースとの間に設けら、前記ゲートに接続する
ゲート用パッドと前記ソースに接続する第1のソース用
パッドとの間に第1の双方向ツェナーダイオードが形成
され、前記ゲート用パッドと前記ソースに接続する第2
のソース用パッドとの間に双方向ツェナーダイオードは
形成されていない。
ート保護用ツェナーダイオード内蔵の縦型電界効果トラ
ンジスタの選別において、前記縦型電界効果トランジス
タのオン抵抗を測定し前記オン抵抗増加を確認すること
により、前記第1のソース用パッドあるいは第2のソー
ス用パッドへのワイヤボンディング不良を有する前記縦
型電界効果トランジスタをスクリーニングするようにな
る。
ェナーダイオード内蔵の縦型電界効果トランジスタの選
別において、前記縦型電界効果トランジタの組立前に双
方向ツェナーダイオードに接続されていない前記第2の
ソース用パッドと前記ゲート用パッド間の耐圧を測定
し、所定の耐圧を有するものを良品と判定して、良品と
判定した前記縦型電界効果トランジスタのみを組立し選
別するようになる。立後の選別工程においてオン抵抗を
測定する。
蔵される双方向ツェナーダイオードを分割して形成し、
双方向ツェナーダイオードと同じ数に分割されたソース
用パッドにそれぞれソースワイヤをボンディングする構
造では、ソースワイヤが所定の本数切断された場合、切
断されたソースワイヤによりゲートとソース間の双方向
ツェナーダイオードも切断されるために、切断されたソ
ースワイヤに接続された素子(能動領域)に、ドレイン
電流がツェナーダイオードを経由して流れることがなく
なり、切断されたソースワイヤに接続された素子(能動
領域)が機能しない。このためにオン抵抗は上昇し、選
別工程でオン抵抗を測定することにより、ソースワイヤ
切断品(所定の本数未満のソースワイヤ切断品)のスク
リーニングが可能となる。
蔵される双方向ツェナーダイオードに接続しているソー
ス用パッドと、双方向ツェナーダイオードに接続してい
ないソース用パッドとを形成する構造では、組立前に、
双方向ツェナーダイオードに接続しているソース用パッ
ドを用いず、双方向ツェナーダイオードに接続していな
いソース用パッドを用いて、ゲート酸化膜の絶縁耐量の
測定が可能になる。そして、絶縁耐量の小さい不良品の
スクリーニングをおこなうことができる。その後良品の
み組立をおこなう。また、組立において、ソースワイヤ
が所定の本数未満に切断された場合、ソース用パッドが
双方向ツェナーダイオードと接続されているものと接続
されていないものに分割されているために、ソースワイ
ヤが切断されると、切断されたソースワイヤに接続され
た素子(能動領域)にドレイン電流が流れずこの素子が
機能しない。このため機能する素子(能動領域)は減少
し、オン抵抗は大きく上昇する。組立後の選別工程にお
いて、オン抵抗を測定することにより、ソースワイヤ切
断品(所定の本数未満のソースワイヤ切断品)のスクリ
ーニングが可能となる。
を図1、図2および図3で説明する。ここで、図1は本
発明のゲート保護用ツェナーダイオード内蔵の縦型電界
効果トランジスタの平面図である。そして、図2(a)
は図1に記したA−Bで切断したところの断面図であ
り、図2(b)はC−Dで切断したところの断面図であ
る。さらに、図3は本発明のゲート保護用ツェナーダイ
オード内臓の縦型電界効果トランジスタの等価回路図で
ある。ここで、図1では図面を簡明にするため、本発明
のゲート保護用ツェナーダイオードとその配線が示され
ている。また、双方向ツェナーダイオードを構成する領
域には斜線が施されている。
明したのと同様に、p型の高濃度基板1上にドレイン領
域2が形成され、その表面に選択的にフィールド酸化膜
3が形成されている。そして、このフィールド酸化膜3
の周囲にn型のベース領域4および4aが形成され、こ
のベース領域内にp型のソース領域5および5aが形成
されている。さらに、ゲート酸化膜6,6aおよびゲー
ト電極7,7aが形成されている。このようにして、高
耐圧トランジスタである縦型電界効果トランジスタが構
成されている。
フィールド酸化膜3上にn型ポリシリコン8および8a
が形成される。そして、第1のn領域10と10aが互
いに分離して形成される。さらに、p領域11と11a
も互いに分離して形成されている。さらに、第2のn領
域12と12aも互いに分離して形成されている。これ
らの互いに分離して形成された第1のn領域とp領域と
第2のn領域とで2つの双方向ツェナーダイオードが構
成される。
部を通してn型ポリシリコン8と8aとに電気接続する
ゲート用パッド14が形成されている。また、n型ポリ
シリコン9はソース用パッド15と電気接続され、n型
ポリシリコン9aはソース用パッド15aに電気接続さ
れている。そして、ドレイン電極16が高濃度基板1の
裏面に設けられている。
に、双方向ツェナーダイオードはこの断面では形成され
ていない。ゲート用パッド14はゲート抵抗部17を通
りゲートフィンガー18に接続されている。そして、こ
のゲート抵抗部17は縦型電界効果トランジスタのゲー
ト電極7および7aにそのまま接続されている。
ド内臓の縦型電界効果トランジスタの等価回路は図3の
ようになる。すなわち、縦型電界効果トランジスタであ
る2つの高耐圧トランジタ21と21aにゲートGがゲ
ート保護抵抗24を通して接続され、さらに、このゲー
トGは2つの双方向ツェナーダイオード22あるいは2
3を通してそれぞれ高耐圧トランジスタ21あるいは2
1aのソースS1あるいはS2に接続されている。
ス領域と同電位になるように接続されている)に接合ダ
イオード25および25aが形成されている。
内臓の縦型電界効果トランジスタの組立工程において
は、2つのソース用パッド15と15aにはそれぞれソ
ースワイヤがボンディングされ、ゲート用パッド14に
はゲートワイヤがボンディングされる。この時、ソース
ワイヤの1本が組立工程の不具合により切断された場
合、例えば、ソース用パッド15にボンディングされた
ソースワイヤが切断された場合、切断されたソースワイ
ヤに接続された双方向ツェナーダイオード22は、正常
なソースワイヤに接続された双方向ツェナーダイオード
23とは独立して形成されている。このために、切断さ
れたソースワイヤに接続された素子(能動領域)に、正
常なソースワイヤに接続されているツェナーダイオード
23を経由してドレイン電流が流れるということがな
く、切断されたソースワイヤに接続された素子(能動領
域)は正常に機能しない。このためオン抵抗は大きく上
昇する。そこで、組立工程後の選別工程においてオン抵
抗の測定をおこなうことにより、ソースワイヤ切断品
(所定の本数未満のソースワイヤ切断品)のスクリーニ
ングが可能になる。本発明は、ソース用パッド、双方向
ツェナーダイオードのパターンの変更により、容易に実
施でき、素子サイズの増大を招かない。
よび図5で説明する。ここで、図4(a)は本発明のゲ
ート保護用ツェナーダイオード内蔵の縦型電界効果トラ
ンジスタの平面図である。そして、図4(b)は図4
(a)に記したE−Fで切断したところの断面図であ
る。さらに、図5は本発明のゲート保護用ツェナーダイ
オード内臓の縦型電界効果トランジスタの等価回路図で
ある。ここで、図4(a)では図面を簡明にするため、
本発明のゲート保護用ツェナーダイオードとその配線が
示されている。また、双方向ツェナーダイオードを構成
する領域には斜線が施されている。
板1上にドレイン領域2が形成され、その表面に選択的
にフィールド酸化膜3が形成されている。そして、この
フィールド酸化膜3の周囲にn型のベース領域4が形成
され、このベース領域内にp型のソース領域5が形成さ
れている。さらに、ゲート酸化膜6およびゲート電極7
が形成されている。このようにして、高耐圧トランジス
タである縦型電界効果トランジスタが構成されている。
図4(a)および図4(b)に示すように、この高耐圧
トランジスタのソース領域5はベース領域4と共にソー
ス用パッド37に接続されている。
うに、フィールド酸化膜3上にn型ポリシリコン31お
よび32が形成される。そして、第1のn領域33、p
領域34および第2のn領域35が形成されている。こ
れらが1つの双方向ツェナーダイオードを構成する。
部を通してn型ポリシリコン31に電気接続するゲート
用パッド14が形成されている。他方、n型ポリシリコ
ン32はソース用パッド36と電気接続されている。そ
して、n型ポリシリコン31はゲート抵抗部17を通し
てゲートフィンガー18に接続されている。そして、こ
のゲート抵抗部17は縦型電界効果トランジスタのゲー
ト電極7にそのまま接続されている。さらに、ドレイン
電極16は高濃度基板1の裏面に設けられている。
ド内臓の縦型電界効果トランジスタの等価回路は図5の
ようになる。すなわち、縦型電界効果トランジスタであ
る2つの高耐圧トランジタ21と21aにゲートGがゲ
ート保護抵抗24を通して接続され、さらに、このゲー
トGは1つの双方向ツェナーダイオード41を通してそ
れぞれ高耐圧トランジスタ21のソースS3に接続され
ている。しかし、高耐圧トランジタ21aのソースS4
は双方向ツェナーダイオードに接続されることはない。
その他は、第1の実施の形態で説明した図3の場合と同
一である。
ナーダイオード内臓の縦型電界効果トランジスタの組立
をおこなう前に、ゲート酸化膜の絶縁耐量の測定をおこ
なうことが可能になる。例えば、双方向ツェナーダイオ
ード41に接続されていないソースS4を用い、ソース
用パッド37とドレイン電極16とをショートしこのソ
ース用パッド37を接地電位とする。そして、ゲート用
パッド14にテスト用ゲート電圧を印加する。ここで、
ゲート酸化膜の絶縁耐量が良品であるものだけを組立工
程にすすめ、ゲート酸化膜の不良品のスクリーニングを
おこなう。
にて、2つのソース用パッド36と37にそれぞれソー
スワイヤを、ゲート用パッド14にはゲートワイヤをボ
ンディングする。この時、ソースワイヤの1本が組立工
程の不具合により切断された場合、例えば、ソース用パ
ッド37にボンディングされたソースワイヤが切断され
た場合、切断されたソースワイヤに接続されているソー
ス領域5に接続された素子(能動領域)は、双方向ツェ
ナーダイオードとは接続されていない。このために、切
断されていないソースワイヤに接続されているソース領
域からのドレイン電流が、ソースワイヤが切断されたソ
ース用パッド37に接続されている素子(能動領域)に
は流れず、ソースワイヤの切断されたソース用パッド3
7に接続されている素子(能動領域)は正常に機能しな
い。このためにオン抵抗は大きく上昇するようになる。
そこで、組立工程後の選別工程において、オン抵抗の測
定をおこなうことにより、ソースワイヤ切断品(所定の
本数未満のソースワイヤ切断品)のスクリーニングが可
能になる。
ゲート保護用ツェナーダイオード内臓の縦型電界効果ト
ランジスタがpチャネル型について説明したが、nチャ
ネル型でも同様に形成されることに言及しておく。この
場合には、すべての導電型が逆になるように設定すれば
よい。
ジスタでは、ゲート保護用ツェナーダイオードがゲート
とソースとの間に設けられる縦型電界効果トランジスタ
において、ゲートに接続するゲート用パッドとソースに
接続する第1のソース用パッドとの間に第1の双方向ツ
ェナーダイオードが形成され、前記ゲート用パッドと前
記ソースに接続する第2のソース用パッドとの間に第2
の双方向ツェナーダイオードが形成されている。あるい
は、ゲート用パッドと第2のソース用パッドとの間には
双方向ツェナーダイオードは形成されない。
造のために、組立後の選別工程において、従来の技術で
は不可能であったソースワイヤ切断品(所定の本数未満
のソースワイヤ切断品)のスクリーニングが可能にな
る。これにより、ソースワイヤが所定の本数未満となる
縦型電界効果トランジスタの不良品が市場へ流出するこ
とを防止できるようになる。
の選別工程において、ゲート酸化膜の絶縁耐圧が規格値
に満たない不良品のスクリーニングが可能になる。さら
に、組立後の選別工程でも、ソースワイヤ切断品(所定
の本数未満のソースワイヤ切断品)のスクリーニングは
可能になる。これにより、ゲート酸化膜の絶縁耐圧が規
格値に満たない縦型電界効果トランジスタの不良品およ
びソースワイヤ切断品(所定の本数未満のソースワイヤ
切断品)が市場へ流出することを防止できるようにな
る。
効果トランジスタの平面図である。
る。
ある。
効果トランジスタの平面図と断面図である。
る。
図である。
る。
ある。
n型ポリシリコン 10,10a,33,110 第1のn領域 11,11a,34,111 P領域 12,12a,35,112 第2のn領域 13,113 層間絶縁膜 14,114 ゲート用パッド 15,15a,36,37,115,115a ソー
ス用パッド 16,116 ドレイン電極 17,117 ゲート抵抗部 18,118 ゲートフィンガー 21,21a,121,121a 高耐圧トランジス
タ 22,23,41,122 双方向ツェナーダイオー
ド 24,123 ゲート保護抵抗 25,25a,124,124a 接合ダイオード G ゲート D ドレイン S1,S2,S3,S4,S,Sa ソース
Claims (4)
- 【請求項1】 ゲート保護用ツェナーダイオードがゲー
トとソースとの間に設けられる縦型電界効果トランジス
タであって、前記ゲートに接続するゲート用パッドと前
記ソースに接続する第1のソース用パッドとの間に第1
の双方向ツェナーダイオードが形成され、前記ゲート用
パッドと前記ソースに接続する第2のソース用パッドと
の間に第2の双方向ツェナーダイオードが形成されてい
ることを特徴とする縦型電界効果トランジスタ。 - 【請求項2】 ゲート保護用ツェナーダイオードがゲー
トとソースとの間に設けられる縦型電界効果トランジス
タであって、前記ゲートに接続するゲート用パッドと前
記ソースに接続する第1のソース用パッドとの間に第1
の双方向ツェナーダイオードが形成され、前記ゲート用
パッドと前記ソースに接続する第2のソース用パッドと
の間には双方向ツェナーダイオードが形成されていない
ことを特徴とする縦型電界効果トランジスタ。 - 【請求項3】 請求項1または請求項2記載のゲート保
護用ツェナーダイオード内蔵の縦型電界効果トランジス
タの選別において、前記縦型電界効果トランジスタのオ
ン抵抗を測定し前記オン抵抗増加を確認することによ
り、前記第1のソース用パッドあるいは第2のソース用
パッドへのワイヤボンディング不良を有する前記縦型電
界効果トランジスタをスクリーニングすることを特徴と
する縦型電界効果トラジスタの選別・組立方法。 - 【請求項4】 請求項2記載のゲート保護用ツェナーダ
イオード内蔵の縦型電界効果トランジスタの選別におい
て、前記縦型電界効果トランジタの組立前に双方向ツェ
ナーダイオードに接続されていない前記第2のソース用
パッドと前記ゲート用パッド間の耐圧を測定し、所定の
耐圧を有するものを良品と判定して、良品と判定した前
記縦型電界効果トランジスタのみを組立し選別すること
を特徴とする縦型電界効果トランジスタの選別・組立方
法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4114896A JP2919338B2 (ja) | 1996-02-28 | 1996-02-28 | 縦型電界効果トランジスタの選別・組立方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4114896A JP2919338B2 (ja) | 1996-02-28 | 1996-02-28 | 縦型電界効果トランジスタの選別・組立方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09232572A true JPH09232572A (ja) | 1997-09-05 |
JP2919338B2 JP2919338B2 (ja) | 1999-07-12 |
Family
ID=12600344
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4114896A Expired - Fee Related JP2919338B2 (ja) | 1996-02-28 | 1996-02-28 | 縦型電界効果トランジスタの選別・組立方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2919338B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005347293A (ja) * | 2004-05-31 | 2005-12-15 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
JP2006047294A (ja) * | 2004-06-29 | 2006-02-16 | Sanyo Electric Co Ltd | 半導体素子解析方法 |
CN103474426A (zh) * | 2013-09-16 | 2013-12-25 | 上海恺创电子有限公司 | 一种高容量的耐雪崩击穿的超级结器件结构 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103543396B (zh) * | 2012-07-13 | 2016-03-30 | 中芯国际集成电路制造(上海)有限公司 | 一种用于高k金属栅极NMOS晶体管的测试装置和测试方法 |
-
1996
- 1996-02-28 JP JP4114896A patent/JP2919338B2/ja not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005347293A (ja) * | 2004-05-31 | 2005-12-15 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
JP2006047294A (ja) * | 2004-06-29 | 2006-02-16 | Sanyo Electric Co Ltd | 半導体素子解析方法 |
CN103474426A (zh) * | 2013-09-16 | 2013-12-25 | 上海恺创电子有限公司 | 一种高容量的耐雪崩击穿的超级结器件结构 |
Also Published As
Publication number | Publication date |
---|---|
JP2919338B2 (ja) | 1999-07-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100731270B1 (ko) | 테스트 가능한 정전기 방전 보호 회로 | |
US7068058B2 (en) | Semiconductor integrated circuit device with test element group circuit | |
US4605980A (en) | Integrated circuit high voltage protection | |
JP3746604B2 (ja) | 半導体装置およびその製造方法 | |
JP3353388B2 (ja) | 電力用半導体装置 | |
JPH07169807A (ja) | 半導体ウェハ | |
US20060028776A1 (en) | Electrostatic discharge protection for an integrated circuit | |
US5923048A (en) | Semiconductor integrated circuit device with test element | |
JP2919338B2 (ja) | 縦型電界効果トランジスタの選別・組立方法 | |
JP2003031669A (ja) | 半導体装置 | |
US5654863A (en) | Integrated circuit having a gate oxide | |
JP3097643B2 (ja) | 半導体装置の試験方法及び半導体装置 | |
JPH06151737A (ja) | 半導体装置及びその製造方法 | |
CN109196631B (zh) | 具有多个栅极垫的半导体器件 | |
US6760204B2 (en) | Semiconductor integrated circuit device and method for designing the same | |
JP2713258B2 (ja) | 半導体装置およびその検査方法 | |
US5963779A (en) | Integrated circuit using a back gate voltage for burn-in operations | |
JPH01217976A (ja) | 縦型電界効果トランジスタおよびその選別・組立方法 | |
JPH07202009A (ja) | Cmos構成の出力回路を有する半導体装置 | |
JPH06163911A (ja) | 半導体装置 | |
JP4006023B2 (ja) | 集積回路 | |
JPH05175439A (ja) | 半導体静電保護回路 | |
JPH0922948A (ja) | 静電気保護回路 | |
JPH0945863A (ja) | 半導体装置 | |
JPH08162537A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990323 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080423 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090423 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100423 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110423 Year of fee payment: 12 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110423 Year of fee payment: 12 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120423 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120423 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130423 Year of fee payment: 14 |
|
LAPS | Cancellation because of no payment of annual fees |