JP2918601B2 - 動画処理装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、テレビ会議システム等で利用され、動画
像データを高能率で符号化処理して出力する動画処理装
置に関するものである。

〔従来の技術〕

第３図は例えば特開昭63−274279号公報に示された従
来のマルチプロセッサ形式をとる動画処理装置を示すブ
ロック図であり、図において、1,2,3は単位プロセッ
サ、4,5は画像メモリ、６は制御回路である。

次に動作について説明する。

まず、各単位プロセッサ1,2,3はプレフイルタリング
等に必要な領域を分割して取り込み、ソフトウェアで記
述された信号処理内容を１クロックサイクルで１命令ず
つ実行し、その処理結果を出力する。また、画像メモリ
4,5は先入れ先出しの記録回路であり、制御回路６から
の制御信号106,107により動画入力バス100,101に数走査
線分だけ画像データをシーケンシャルに供給する一方、
各単位プロセッサ1,2,3から動画出力バス102,103を介し
て伝えられる画像データを数走査線分だけシーケンシャ
ルに書き込む。

また、このとき、制御回路６は各単位プロセッサ1,2,
3から出力されるフラグ信号105を参照して、前述した画
像メモリ4,5に対する制御信号106,107と、各単位プロセ
ッサ1,2,3に対する取込み開始信号104を出力する。さら
に、符号化処理を行うときには各単位プロセッサ1,2,3
は取込み開始信号104に従い、予め定められた領域と空
間フィルタリング処理等に必要な領域を互いに他のプロ
セッサと重複して取り込み、予めプログラムされた空間
フィルタリング等を行い、符号化に適した動画信号を動
画出力バス102に出力し、画像メモリ５に格納し、処理
終了後、フラグ信号105によって制御回路６に処理終了
を知らせる。次に、動き補償フレーム間予測誤差信号の
直交変換符号化等を行う場合には、空間フィルタリング
処理と同様に、各単位プロセッサ1,2,3は互いに他の単
位プロセッサと重複して画像メモリ５より取り込み、処
理結果を再び動画出力バス102を介して画像メモリ５に
格納する。

一方、情報量推定処理を行う時は、符号化処理結果に
基づいて統計量を計算して、画像メモリ４に格納する。

〔発明が解決しようとする課題〕

従来の動画処理装置は以上のように構成されているの
で、単位プロセッサ1,2,3内に各単位プロセッサ間で重
複してデータを取り込むために、大きなメモリと重複し
てデータを取り込むための処理時間とが必要であり、ま
た、走査画面の数ライン単位で制御回路６によって各単
位プロセッサ1,2,3へのデータ入出力の調停を行うた
め、複雑な調停処理が必要となり、単位プロセッサ1,2,
3の待ち時間が多くなるほか、スループットが低くなる
などの課題があった。

この発明は上記のような課題を解消するためになされ
たもので、使用するメモリ数を削減できるとともに、単
位プロセッサ間の調停を少なくかつ簡単に行えるように
して、プロセッサの動作効率およびスループットを高く
することができ、しかもハードウェア規模を小さく、安
価にできる動画処理装置を得ることを目的とする。

〔課題を解決するための手段〕

この発明に係る動画処理装置は、入力画像データから
動画処理に必要な領域を分割して取り込む複数の単位プ
ロセッサモジュールと、これらの単位プロセッサモジュ
ールごとに設けられて、上記領域分割された画像データ
のうち、各単位プロセッサモジュール内のプロセッサの
担当領域の画像データを格納する画像メモリと、上記単
位プロセッサモジュールの各担当領域のうち重複する領
域の画像データを取り込むバスまたは共有メモリと、上
記単位プロセッサモジュールの各プロセッサによる上記
担当領域の処理結果をそれぞれ格納して順次出力する出
力データバッファと、前記各プロセッサから前記共有メ
モリのアクセス要求を受けて該各プロセッサに該共有メ
モリに必要な画像データの取り込み処理を進める制御信
号を供給する制御回路とを備えたものである。

〔作用〕

この発明における画像メモリは、単位プロセッサモジ
ュールごとに設けられ、符号化処理を進める間、これら
が画面領域境界の画像データを処理する時のみ必要に応
じて共有メモリをアクセスするため、大部分の処理を直
結された画像メモリと出力データバッファへのアクセス
で進めることができ、各単位プロセッサモジュール間の
調停を大幅に削減する。また、各単位プロセッサモジュ
ール間の調停を少なくすることで同等の性能を実現する
ために必要なプロセッサ数を少なくすることができ、ハ
ードウェア規模を削減可能にする。さらに、制御回路は
各プロセッサから前記共有メモリのアクセス要求を受け
て該各プロセッサに該共有メモリに必要な画像データの
取り込み処理を進める制御信号を供給するため、共有メ
モリが１つで足り、上記の点と相俟ってハードウェア規
模を削減できる。

〔発明の実施例〕

以下、この発明の一実施例を図について説明する。

第１図において、1A,2Aは単位プロセッサモジュー
ル、11,12は各単位プロセッサモジュール1A,2Aに設けた
画像メモリ、13は各単位プロセッサモジュール1A,2Aに
おいて共有メモリのアクセスを制御するゲート、14は単
位プロセッサ間で重複する領域の画像データを格納する
上記の共有メモリ、15,16は単位プロセッサモジュール1
A,2A内のプロセッサにて処理された符号化結果を一括し
て読み出すまでの間、一時的に格納する出力データバッ
ファ、17は共有メモリ14のアクセスの調停と単位プロセ
ッサモジュール1A,2Aの処理を制御する制御回路、18は
各単位プロセッサモジュール1A,2Aに設けられたプロセ
ッサである。

第２図は上記の共有メモリの領域を含む２つの画面領
域を示す説明図である。

次に動作について説明する。まず、単位プロセッサモ
ジュール1A,2Aは、データバス201を介して入力される入
力画像データから動画処理に必要な領域を分割して取り
込み、ソフトウェアで記述された信号処理内容を１クロ
ックサイクルで１命令ずつ実行し、その処理結果を出力
する。また、画像メモリ11,12は、例えば第２図に示す
ように領域分割された上記画像データのうち、それぞれ
のプロセッサ18の担当領域の画像データを格納し、さら
に共有メモリ14は第２図に示した共有メモリ領域211の
画像データを格納する。こうして、符号化処理を行うと
き、入力画像データはフレームの変化後、データバス20
1を介して単位プロセッサモジュール1A,2Aごとの各画像
メモリ11に担当領域に分割して格納される。各単位プロ
セッサモジュール1A,2Aは、画像メモリ11に入力画像デ
ータが格納されると、制御回路17が出力する制御信号20
5に従って、動き補償フレーム間予測誤差信号の直交変
換符号化等の処理を開始し、この処理結果に従って画像
メモリ12に次フレームのフレーム間予測用参照画像デー
タを格納する一方、符号化結果を出力データバッファ1
5,16へ格納する。

一方、各単位プロセッサモジュール1A,2Aが処理を進
める過程で、第２図の共有メモリ領域211で、動き補償
処理等を行うのに、隣合う他の単位プロセッサモジュー
ルの担当領域の画像データが必要となった場合には、フ
ラグ信号204によって制御回路17に対して共有メモリ14
のアクセスを要求し、制御回路17からの制御信号205に
従って共有メモリ領域211に必要な画像データを取り込
み処理を進める。そして、この共有メモリ領域211で、
隣合う単位プロセッサモジュール1A,2Aの担当領域画像
データが必要となる割合は、１フレーム分の画像データ
の中で、充分小さいものであるため、各単位プロセッサ
モジュール1A,2Aは、符号化処理中に他からの割り込み
で、処理が一時停止されて無効時間が発生することが少
なく、効率の高い処理を行うことができる。

また、上記のように出力データバッファ15,16に一定
の符号化データが格納されると、各単位プロセッサモジ
ュール1A,2Aからのフラグ信号で、制御回路17は制御信
号205によって各単位プロセッサモジュール1A,2Aの処理
を停止し、所定の順番で出力データバッファ15,16のデ
ータを、符号化データバス202を通して出力させる。

なお、上記実施例では単位プロセッサモジュール1A,2
Aで動き補償フレーム間予測誤差信号の直交変換符号化
を行う場合について述べたが、動き補償フレーム間予測
誤差信号のベクトル量子化を行う場合にも適用でき、上
記実施例と同様の効果を奏する。

また、共有メモリ14を接続する代わりに、各ゲート13
の間をバスとしての共有データバス203で接続して、共
有メモリ領域211の画像データを処理する時に、この共
有データバス203を介して隣合うプロセッサ18間でデー
タ転送を行うようにしても、充分なデータ処理の効率を
上げることができ、上記実施例と同様の効果を奏する。

〔発明の効果〕

以上のように、この発明によれば各単位プロセッサモ
ジュールの処理する画面領域を分割し、画像メモリおよ
び出力データバッファを各単位プロセッサモジュールご
とに各プロセッサに直結して、分割領域に従って分割し
て配置するように構成したので、各単位プロセッサモジ
ュール間の調停を少なくして、プロセッサの動作効率を
高くすることができ、また、画像メモリ間のデータ転送
量を少なくして装置内のメモリを削減し、さらに制御回
路は各プロセッサから前記共有メモリのアクセス要求を
受けて該各プロセッサに該共有メモリに必要な画像デー
タの取り込み処理を進める制御信号を供給するため、共
有メモリが１つで足りる。これによりハードウェア規模
を小さく、しかも安価にできるものが得られる効果があ
る。

【図面の簡単な説明】

第１図はこの発明の一実施例による動画処理装置を示す
ブロック図、第２図はこの発明の一実施例による画面領
域の分割状態を示す説明図、第３図は従来の動画処理装
置を示すブロック図である。 1A,2Aは単位プロセッサモジュール、12は画像メモリ、1
4は共有メモリ、15は出力データバッファ、18はプロセ
ッサ。 なお、図中、同一符号は同一、または相当部分を示す。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】入力画像データから動画処理に必要な領域
   を分割して取り込む複数の単位プロセッサモジュール
   と、これらの単位プロセッサモジュールごとに設けられ
   て、上記領域分割された画像データのうち、各単位プロ
   セッサモジュール内のプロセッサの担当領域の画像デー
   タを格納する画像メモリと、上記単位プロセッサモジュ
   ールの各担当領域のうち重複する領域の画像データを取
   り込むバスまたは共有メモリと、上記単位プロセッサモ
   ジュールの各プロセッサによる上記担当領域の処理結果
   をそれぞれ格納して順次出力する出力データバッファ
   と、前記各プロセッサから前記共有メモリのアクセス要
   求を受けて該各プロセッサに該共有メモリに必要な画像
   データの取り込み処理を進める制御信号を供給する制御
   回路とを備えた動画処理装置。