JP2836902B2 - マルチプロセッサ型動画像符号化装置及びバス制御方法 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、複数の単位プロセッサに処理タスクを分
担させてブロック単位で符号化を行うマルチプロセッサ
型動画像符号化装置に関する。

〔従来の技術〕

第19図は例えばPCS'88 P15.2“ARCHITECTURE OF A FU
LL MOTION 64KBIT/S VIDEO CODEC"に記載されている従
来のマルチプロセッサ型動画像符号化装置（以下、「従
来例１」と称する場合もある）の構成を示すブロック図
である。同図に示すように、CPU1に連係するVMEバス５
には、共有メモリ２と単位プロセッサ（ディジタル信号
処理プロセッサ）3a〜3hが接続されている。各単位プロ
セッサ3a〜3hにはローカルメモリ4a〜4hが設けられ、こ
の各ローカルメモリ4a〜4hと共用メモリ２とは、メモリ
バス６によって連係されている。そして、それぞれ共有
メモリ２には入力データ100が入力され、CPU1には伝送
データ101が入出力されるようになっている。

なお、本システムは単位プロセッサによる並列構成を
とり、固定の画像領域分割処理を行うようになってい
る。

第19図において、８個の単位プロセッサのうち６個の
単位プロセッサを輝度信号担当単位プロセッサとし、画
像を垂直な線で均等に６分割して各単位プロセッサの分
担領域とし、２個の単位プロセッサを２種の色差信号担
当単位プロセッサとし、各単位プロセッサは自己の担当
領域の符号化処理を行うようになっている。

また、通常、動画符号化は、画像フレームをＬ個（Ｌ
は１以上の整数、第20図の例では３）の領域に分割し、
すでに符号化済みのｉ番目の領域までの発生情報量を元
にしてｉ＋１番目の領域の符号化制御パラメータ（TC
R）を設定するといったフィードバック制御を行ってお
り、第20図に画像フレームの単位プロセッサの領域分割
およびフィードバック制御の領域分割を示す。なお、第
20図は説明を簡単にするために３個の単位プロセッサを
用いて３領域に分割してフィードバック制御を行い、輝
度信号のみを符号化する場合の例であり、画像フレーム
を単位プロセッサごとにA,B,Cの３領域に分割し、さら
にそれぞれの領域をA1〜A3,B1〜B3,C1〜C3の３領域に分
割している。

次に動作について説明する。

入力データ100は共有メモリ２に１フレーム分だけ書
き込まれる。

そして、CPU1は８個の単位プロセッサ3a〜3hに順次転
送を指示し、各単位プロセッサ3a〜3hは共有メモリ２か
らメモリバス６を介して自己の担当領域の入力データと
自己の担当領域の符号化で必要な領域の過去において既
に符号化済みのフィードバックデータとを自己のローカ
ルメモリ4a〜4hにそれぞれ転送する。

それから、転送が終了した単位プロセッサ3a〜3hは次
に自己の最初の担当領域を処理単位のブロックに分割
し、各ブロックに対して予め定められた順序に従って複
数種類の処理タスクを順次実行し、符号化データをVME
バス５を介してCPU1に転送し、符号化データを局部復号
してフィードバックデータを作成し、メモリバス６を介
して共有メモリ２へ転送する。

このようにして、最初の担当領域の処理が終了した単
位プロセッサ3a〜3hはCPU1から次の領域の処理開始指示
があるまで待ち状態となる（第21図に示すように、全単
位プロセッサ＃１〜＃３の一連のタスク処理（T1,T2）
が終了するまで、次の処理が行なえない）。

そして、CPU1は、各単位プロセッサ3a〜3hからVMEバ
ス５を介して符号化データを受取り、該データを伝送フ
ォーマットに従った順序で再構成し、多重情報を付加し
て伝送データ101を作成して伝送路に送出し、更に各単
位プロセッサ3a〜3hの担当処理領域の処理領域を監視
し、全ての単位プロセッサ3a〜3hが担当処理領域の処理
を終了したことを検知すると、各単位プロセッサ3a〜3h
に次の処理領域の処理開始を指示する。

ところで、本例のような固定の領域分割型並列処理の
場合でも、ある分割領域の処理開始時に各単位プロセッ
サ3a〜3hが入力データを共有メモリ２から自己のローカ
ルメモリ4a〜4hに転送する時や、各単位プロセッサ3a〜
3hが自己の担当領域の処理を終了し、フィードバックデ
ータをローカルメモリ４から共有メモリ２に転送する時
にはメモリバス６においてバス競合が生じ、この時には
各単位プロセッサ3a〜3hは、共有メモリアクセス指示を
受取るまで待ち状態となる。

さらに、演算量に応じて、並列構成の各単位プロセッ
サ3a〜3hに可変の領域とタスクを随時割振るといったタ
スク分散型並列処理の場合はなおさら、タスクの終了ご
とに共有メモリアクセス要求を出していたのでは、単位
プロセッサ3a〜3hの並列数が増加するのに伴って頻繁に
上記バス競合が生じ、単位プロセッサ3a〜3hの処理効率
が低下することになる。

以上が従来例１のマルチプロセッサ型動画像符号化装
置についての説明である。

第22図は、特開昭62−86464号公報に記載された従来
のマルチプロセッサ型動画像符号化装置（以下、「従来
例２」と称する場合もある）のブロック構成図である。
このマルチプロセッサ型動画像符号化装置は、１画面
（フレーム）を、例えば第23図に示す如く複数個の区分
画面Ａ〜Ｃに区分し、各区分画面Ａ〜Ｃに１台ずつの単
位プロセッサ（単位シグナルプロセッサ）を割当て複数
個の単位プロセッサで並列的に画像信号を処理すること
により動画信号（テレビ信号等）の高能率符号化を目指
したものである。

第22図において、51はテレビ信号等の入力画像信号
（以下、TV信号入力という）の入力バス、52は符号化・
復号化済部分画面信号のフィードバックバス、53は符号
化結果の出力バス、41〜43は単位プロセッサであり、そ
れぞれ上記区分画面Ａ〜Ｃを分担して処理する。単位プ
ロセッサ41〜43は内部に取込み部55、処理部56および出
力部57を備えている。この取込み部55は担当する区分画
面領域の取込み指令に同期して入力バス51から担当する
区分画面領域の入力画像信号（部分画像信号）を、フィ
ードバックバス52から近傍処理のための後述する符号化
・復号化済信号を取り込んで記憶する。なお、近傍処理
については、特開昭62−266678号に開示された手法があ
る。処理部56はこの記憶された画像データに対して符号
化／復号化等の処理を行う。出力部58は次回の取込み信
号に同期して処理部56での処理結果としての符号化信号
を出力バス53に送出するとともに上記した符号化・復号
化済信号を入力画像補助信号としてフィードバックバス
52を通し他の単位プロセッサへ送出する。

次に動作について説明する。ここでは説明の都合上画
面全体を３分割し、３個の単位プロセッサで処理する場
合を示し、従って、画面は第26図に示す如く部分画面Ａ
〜Ｃに分割し、各々が＃１〜＃３に対応する単位プロセ
ッサ41〜43に対応するものとする。

まず、入力バス51上には部分画面Ａ〜Ｃに対応するテ
レビ信号としての入力部分画面信号S1〜S3が第27図に示
すような時間的に連続して流れる。そして、例えば＃１
の単位プロセッサ41は第27図に示すような取り込み動作
タイミングに合わせて、入力バス51上の＃１の入力部分
画面信号S1を取込部55に取り込んで記憶する。ここで、
各入力部分画面信号S1〜S3はＦ（自然数）枚／秒の一定
の速度で入力される。このため、取り込んだ各入力部分
画面信号S1〜S3の処理は、次回の入力部分画面信号S1〜
S3の取り込み迄に終了する必要がある。

一方、処理結果として得られる部分符号化信号は、次
回の取り込みと同時に出力バス53に出力される。また、
画像の高能率符号化技術としてしばしば適用される動き
補償フレーム間符号化方式においては、入力画像Ｐと１
画面分前の復号画面中で動きの分だけ画面上の位置がず
れた、第28図に示すような画像Ｑとの差をとって符号化
を行う。そこで符号化処理のためには、動きの分だけ領
域の広がった符号化／復号化済画面が必要となる。この
ように符号化のためには、入力部分画面信号S1〜S3より
広い範囲の信号が必要となる。また、符号化／復号化済
部分画面信号F1〜F3が出力部57よりフィードバックバス
52に出力され、第27図に示す取り込み動作タイミングに
合わせて取込部55に取り込まれ、記憶される。この時、
入力部分画面信号S1〜S3より広い範囲のデータを取り込
むため、取り込み時間がｔ時間だけ長くなっている。こ
のように、割り当てられた部分画面よりも広い範囲の符
号化／復号化済部分画面信号F1〜F3を取り込みながら符
号化処理を実行し、出力バス３に信号O1〜O3を出力して
いる。

第24図および第25図は各バス上の信号に対する各単位
プロセッサ41〜43の信号取込み時間と処理時間との関係
を第27図より簡略して示したもので、説明を簡素にする
ために、区分画面Ａ〜Ｃを担当する単位プロセッサを＃
１〜＃３で示してある。

第24図においては、各単位プロセッサ＃１〜＃３が画
像信号に対する符号化／復号化等処理時間の合計が入力
バス51上の１画像フレームの入力周期以下となっている
ので上記処理は停滞になく続けられるが、１画像フレー
ムの一部が他画像部分より動きのある画面であるような
場合、例えば該一部分を担当する単位プロセッサ＃２に
おける処理時間が第25図に斜線で示すように他の単位プ
ロセッサ＃1,＃３の処理時間より長くなり、単位プロセ
ッサ＃1,＃３に待機時間が生じる。

以上が従来例２のマルチプロセッサ型動画像符号化装
置についての説明である。

〔発明が解決しようとする課題〕

従来例１のマルチプロセッサ型動画像符号化装置は以
上の様に構成されていたので、動画像符号化のように処
理に要する演算量が空間的、時間的変化によって極端に
変動する場合（第21図参照）、分担領域の処理が終了し
た単位プロセッサは他の全ての単位プロセッサが処理を
終了するまで待たねばならず、単位プロセッサ当たりの
処理効率が低いという問題点があった。従って、単位プ
ロセッサの並列数は担当領域の最大処理量を想定して設
計しなければならず、並列数を極めて多くなること、並
列数の増加に伴って処理のオーバーヘッドも増加するこ
と、タスクにより処理ブロックサイズが異なる場合は最
大ブロックサイズよりも細かく分割して単位プロセッサ
に割り当てられないために単位プロセッサの並列数に限
界があること、並列数が少ない場合にはローカルメモリ
の容量が大きくなること、フィードバックがかけづらい
こと等の問題点があった。

また、共有メモリアクセスが必要となった時点で共有
メモリアクセス要求を出すため、２個以上のプロセッサ
から同時に共有メモリアクセス要求が出たときにバス競
合が生じ、使用許可が与えられなかったプロセッサは、
許可が与えられるまで何ら動作を行えない事になり、バ
スネックによる処理効率の低下を招いてしまうという問
題点があった。例えば16×16画素からなる画像を１処理
単位とした動き補償及び離散コサイン変換符号化を行う
ためには約1400ワードものデータ転送が必要であり、か
なり高い確率でバスネックが生じてしまう。

一方、従来例２のマルチプロセッサ型動画像符号化装
置は以上の様に構成されていたので、単位プロセッサ41
〜43の処理時間が一定時間1/F以内におさまることを前
提とした一種のパイプライン処理を実行し、このため高
能率符号化のような画像処理においては、処理時間が入
力画像に依存して変化するが、上記のように処理時間の
最長値を基本として画面の分割数を設定しなければなら
ない。ところが単位プロセッサ＃１〜＃３が担当する区
分画面が連続していると１画像フレームに画像性質の局
所的な偏り（処理すべきデータ量の疎密）が発生する場
合があり、その偏りが１つの単位プロセッサの扱う画像
信号に集中的に現れるため、処理時間の最長値を低下さ
せることは困難である。したがって、平均的処理時間が
最長値よりかなり短い場合でも、分割数を削減できず、
結局単位プロセッサ41〜43を多数用意する必要があるな
どの問題点があった。また、単位プロセッサの数を増や
すと画像処理プロセッサが高価になるという別の問題も
発生する。

この発明は上記のような問題点を解消するためになさ
れたもので、複数の単位プロセッサからなるマルチプロ
セッサの処理能力を最大限に利用することができるマル
チプロセッサ型動画像符号化装置を得ることを目的とす
る。

〔課題を解決するための手段〕

そして、請求項１記載のバス制御方法は、ディジタル
信号処理用の２個以上の単位プロセッサが時分割で単一
のメモリバスを介してアクセス可能な共有メモリに接続
されている場合におけるメモリバスの制御方法であっ
て、前記各単位プロセッサは、処理終了より一定時間前
に前記共有メモリに対するアクセス要求を発するように
し、これに対し優先順位の最も高い前記単位プロセッサ
から順に前記アクセス要求を認めるようにしている。

また、請求項２記載のマルチプロセッサ型動画像符号
化装置は、１画面上の特定の画面位置領域を分担し、入
力画像信号の前記特定の画面位置領域に対応する部分画
像信号を取込んで信号処理を行ったのち出力バスに送出
するディジタル信号処理用の複数の単位プロセッサを有
し、該単位プロセッサは他の単位プロセッサの信号処理
済信号を近傍処理のための入力画像補助信号として取込
み可能で前記単位プロセッサの各々が互いに連続しない
複数の画面位置領域を分担し、全単位プロセッサが分担
する画面位置領域の入力部分画像信号を取込んだ後、入
力部分画像信号および入力画像補助信号の信号処理を一
斉に開始する。

さらに、請求項３記載のマルチプロセッサ型動画像符
号化装置は、入力バスに入力される入力部分画面信号を
フレーム単位で取り込む取込部と、前記入力部分画面信
号に対して符号化／復号化処理を行う処理部と、前記処
理部における部分符号化の処理結果であるを符号化／復
号化済部分画面信号を出力する出力部と、前記符号化／
復号化済部分画面信号を格納する格納部とから構成され
た複数の単位プロセッサを備えており、前記各単位プロ
セッサにおける前記取込み，処理，格納および出力を制
御する制御部と、前記符号化／復号化済部分画面信号を
前記格納部に格納するときに、次フレームの処理に必要
となるこの符号化／復号化済部分画面信号の一部を自己
の前記単位プロセッサおよび他の前記単位プロセッサの
うち少なくとも１つから読み書き可能に格納する共用格
納部とを設けたものである。

〔作用〕

請求項１記載のバス制御方法においては、各単位プロ
セッサは常に前の処理を終了するよりも一定時間前にバ
ス使用要求を出すため、バス使用要求出力時にバス競合
が起った場合でも、その単位プロセッサは待ち状態とは
ならず、前の処理の続きを実行するので、プロセッサの
処理効率が低下しない。

請求項２記載のマルチプロセッサ型動画像符号化装置
においては、１つの単位プロセッサが複数の区分画面の
画像信号を担当し、かつ区分画面が互いに連続しない離
れた領域であるため、１画像フレームに画像性質の局所
的な偏りが１つの単位プロセッサの担当する画像信号に
集中的に現れる可能性は低く、１つの区分画面の部分画
像信号に対する処理時間が長くなっても、他の区分画面
の区分画像信号に対する処理時間が短ければ１フレーム
の処理時間は平均化される。また、符号化処理は全体の
単位プロセッサが新たな画面の始まりを待って行い、出
力バスへの符号化信号の送出と入力画像補助信号の他単
位プロセッサへの転送は、全単位プロセッサの終了時に
実行されるため、あるフレームの符号化処理が入力周期
を越えた場合でも、入力周期内で処理できる他のフレー
ムで吸収することが可能で、フレーム処理全体からみて
処理時間の平均化が行われる。

請求項３記載のマルチプロセッサ型動画像符号化装置
においては、一画面を複数の部分画面に分割し、各部分
画面を専用の単位プロセッサで処理し、この処理では符
号化／復号化済部分画面信号を自らの単位プロセッサ内
の格納部に格納すると同時に、他の単位プロセッサから
も参照する必要がある部分の信号に関し、他の単位プロ
セッサからもアクセスの可能な共用格納部にも同時に格
納し、これにより符号化処理時に、他の単位プロセッサ
が共用格納部に書き込んだ符号化／復号化済部分画面信
号も使用できるようにすることにより、部分画面の分割
数を処理時間の平均値に基づいて決定し、処理時間が平
均値より長い場合には、入力部分画面信号の入力速度を
落すようにし、これにより使用する単位プロセッサの数
を減らすようにする。

なお、以下に詳述する第３〜第５の実施例と各請求項
との関連を以下に示す。

第３の実施例：請求項２記載のバス制御方法 第４の実施例：請求項３記載のマルチプロセッサ型動画
像符号化装置 第５の実施例：請求項４記載のマルチプロセッサ型動画
像符号化装置 〔実施例〕 以下、この発明の第１〜第５の実施例について述べ
る。なお、第１〜第３の実施例は従来例１に対応した実
施例であり、第4,第５の実施例は従来例２に対応した実
施例である。

第１図はこの発明の第１の実施例であるマルチプロセ
ッサ型動画像符号化装置の構成を示すブロック図であ
る。同図に示すように、タスク制御部７は単位プロセッ
サとその周辺回路とにより構成されている各単位プロセ
ッサモジュール11a〜11k（以下、総称する場合、単に
「11」とする）に制御バス12（従来例１のVMEバス５に
相当）を介して接続されており、タスクテーブル８を参
照して各単位プロセッサモジュール11にブロック位置お
よび処理タスク内容をコマンドで指示する。タスクテー
ブル８はタスク制御部７が単位プロセッサモジュール11
を制御するために必要な情報である種々のタスク処理に
関する過去の履歴、現在の状況及び今後の予測等が格納
されている。

また、９は複数バッファ構成で一面は入力データを書
き込む回路に解放されかつ他面は単位プロセッサに解放
されて書き込みと読み出しが非同期で行える入力フレー
ムメモリ、10a〜10nは各単位プロセッサモジュール11に
接続されて局部復号データまたは符号化途中のデータお
よびパラメータを記憶する共有メモリである。これら入
力フレームメモリ９、共有メモリ10a〜10nはそれぞれメ
モリバス13、14a〜14nを介して単位プロセッサモジュー
ル11a〜11kに接続されている。なお、15はI/Oバス、16
はマルチプロセッサモジュールである。

第２図は第１図で示した単位プロセッサモジュール11
の構成を示すブロック図であり、同図において、17は符
号化プログラムが書かれた命令メモリ、18は制御バス12
を介して外部から送られる割り込み信号102を調停して
単位プロセッサ３に浮け渡すと共に単位プロセッサ３の
ローカルバス19からアドレス及びデータ104を受けとっ
てこれをデコードして割り込み信号を発生して制御バス
12に送出する割り込み制御部である。

また、20は制御バス12と単位プロセッサ３との間でコ
マンドデータを受け渡すコマンドポート、21a〜21n＋２
はメモリバス13、14a〜14nと単位プロセッサ３との間に
設けられた双方向バッファであり、単位プロセッサ３の
指示により出力イネーブルおよび方向が制御される。22
は単位プロセッサ３のローカルバス19に接続されたロー
カルRAM、23は単位プロセッサ３が実行する符号化にお
いて使用する符号化パラメータ等が書き込まれたローカ
ルROMである。

このような構成において、入力フレームメモリ９の一
方の面に入力データ100をフレーム単位で書き込み、か
つ他方の面から既に書き込み済みの入力データをフレー
ム単位で読み出す。

そして、タスク制御部７は入力フレームメモリからの
フレーム同期パルス103により入力フレームメモリ書き
込み終了を知り、タスクテーブル８を参照して符号化処
理との調停を行い、必要に応じて入力フレームメモリ７
のバッファ切り替えを禁止する。

タスク制御部７は符号化に際してタスクテーブル８を
検索し、各単位プロセッサモジュール11a〜11kに対する
最適な処理ブロックおよび処理タスクを判定し、これら
をコマンドとして制御バス12を介して各単位プロセッサ
モジュール11a〜11kに通知し、各単位プロセッサモジュ
ール11a〜11kはコマンドを解読して指示された処理を実
行する。

更に、各単位プロセッサモジュール11a〜11kは指示さ
れた処理を終了するごとにタスク制御部７に処理終了を
通知し、次の指示を受けとるまで待機状態となる。

なお、処理タスクは、例えば共有メモリ10a〜10nから
のデータ転送、８×８画素ブロックのDCT演算といった
細かい処理単位のものから、これらを組み合わせたり、
処理ブロックサイズを拡張したものなどである。また、
組み合わせタスクの場合に、単位プロセッサモジュール
11a〜11kが処理の途中で共有メモリ10a〜10nをアクセス
する必要が生じたときには、単位プロセッサモジュール
11a〜11kからタスク制御部７に共有メモリアクセス要求
を出力し、要求に対する許可が与えられるまでは待機状
態となる。

この時、各共有メモリ10a〜10nと単位プロセッサモジ
ュール11a〜11kとの間にはそれぞれ独立して設けられた
複数のメモリバス13、14a〜14nが設けられているため、
バスネックの生じる確率は低い。例えば、第６図の３つ
の単位プロセッサモジュール＃１〜＃３から３つの共有
メモリへのアクセス状況を示す説明図に示すように、各
共有メモリにはそれぞれ独立して設けられた３つのメモ
リバスａ〜ｃを介してアクセスできるためバスネックが
ほとんど生じていない。

一方、単位プロセッサ３は最初待機状態にあり、タス
ク制御部７は単位プロセッサ３に指示するタスクを決定
し、処理ブロック位置、処理ブロックサイズ、処理内
容、ブロックの属性等をコマンドポート20に書き込み、
割り込み制御部18に割り込みをかける。

それから、割り込み制御部18は単位プロセッサ３に割
り込み信号102を出力し、該単位プロセッサ３は該コマ
ンドポート20を読み、コマンドを解読して指示されたタ
スクに従い、必要ならば、双方向バッファ21a〜21n＋２
を開いて共有メモリ10a〜10nをアクセスし、またはロー
カルRAM22やローカルROM23をアクセスして処理を実行す
る。

そして、処理が終了すると、単位プロセッサ３はタス
ク制御部７に渡すデータを書き込み、所定のアドレス10
4を出力して待機状態となる。

そして、割り込み制御部18はアドレス104をデコード
して割り込み信号を発生して制御バス12に送出する。

例えば、説明を簡略化するために、第３図に示すよう
に、単位プロセッサが３個、符号化処理が２種類のタス
ク処理の場合、タスク制御部７は単位プロセッサ＃１〜
単位プロセッサ＃３に対して領域をA,B,Cの３領域に分
割してタスク１処理を指示し、タスク１の結果から領域
Ｂのタスク２処理に要する演算量が多いことを判断し、
領域Ｂを更に細分化して各単位プロセッサに処理を指示
する。つまり、第４図に示すように、従来であれば単位
プロセッサ＃２が実行すべきタスクT2′を単位プロセッ
サ＃１及び単位プロセッサ＃３に分散し、処理済みの単
位プロセッサ＃１及び＃３の待ち時間を減少して処理効
率を高める。

なお、上述実施例においては、タスク制御部７は独立
していたが、これに限らず、単位プロセッサの一つにそ
の機能を持たせてタスク制御部７を省略しても良い。

また、システムの規模、スペックによっては、タスク
分割を行わず、単に領域を細かいブロックにし、処理の
終った単位プロセッサに、次々に新たなブロックを割り
当てるといった制御だけでも有効である。

なお、上述の第１の実施例においては、マルチプロセ
ッサ型動画像符号化装置の単一のマルチプロセッサモジ
ュール16を用いて説明したが、これに限らず、第５図に
示すように、単位プロセッサモジュール16を16a〜16mと
数個直列に接続してパイプライン処理しても良い。第５
図中、25a,25b…は各タスク制御部７を結ぶポート、26
a,26b…は各単位プロセッサモジュールのI/Oバス15に接
続された２ポートメモリである。

第７図はこの発明の第２の実施例であるマルチプロセ
ッサ型動画像符号化装置を示すブロック図である。同図
に示すように、第１の実施例の構成に加えてメモリバス
制御テーブル24がタスク制御部７からアクセス可能に設
けられている。メモリバス制御テーブル24はメモリバス
13、14a〜14nの利用状況、単位プロセッサモジュール11
のタスク優先順位等が書き込まれている。なお、他の構
成は第１の実施例と同様であるため説明は省略する。タ
スク制御部７はこのメモリバス制御テーブル24を適宜更
新しながら、新たに共有メモリ10a〜10nのいずれかにア
クセス要求があった場合、このメモリバス制御テーブル
24を参照し当該共有メモリへのアクセスに使用するメモ
リバスが空き状態であるか否かを判定し、空き状態であ
れば使用許可信号を出力してそのアクセス要求を許可
し、使用状態であれば空き状態になるまで待機させ、使
用状態になると使用許可信号を出力してアクセス要求を
許可する。また、２つ以上の単位プロセッサモジュール
11から使用状態の同一メモリバスにアクセス要求が生じ
た場合、次に空き状態になる際、メモリバス制御テーブ
ル24に書き込まれた単位プロセッサモジュール11のタス
ク優先順位に基づき、優先順位の高い単位プロセッサモ
ジュール11のアクセス要求を優先的に許可する。

このような構成の第２の実施例のマルチプロセッサ型
動画像符号化装置は第１の実施例の効果に加えて、メモ
リバスのアクセス制御を効率的に行うことができる。

第８図及び第９図はこの発明の第３の実施例であるマ
ルチプロセッサ型動画像符号化装置におけるメモリバス
の制御方法を示すブロック図及びタイムテーブルであ
る。

第８図において、外部回路よりもたらされる入力デー
タ100は、共有メモリ２に１フレーム分書き込まれ、書
込みが終了すると、タスク制御部７に書込み終了信号30
が出力される。

バス制御部37は、単位プロセッサ3a〜3hからの共有メ
モリアクセス要求を調停して、共有メモリアクセス許可
を指示する。各単位プロセッサ3a〜3hは、タスク制御部
７との間で、共有メモリアクセス要求信号及び、バス制
御部37から各単位プロセッサ3a〜3hへの共有メモリアク
セス許可信号32a〜32hのやり取りをし、メモリバス６を
介して共有メモリ２との間の入出力データ信号及び制御
信号33a〜33hのやり取り、バス制御部37との間で、共有
メモリアクセス許可信号35a〜35hのやり取りを行う。共
有メモリ２は、メモリバス６との間で、入出力データ及
び制御信号34のやり取りをする。又、伝送データ101は
メモリバス６を介して出力される。

次に動作について第８図を参照して説明する。本例は
並列構成の各単位プロセッサ3a〜3hに可変の領域とタス
クを随時割振るタスク分散型並列処理の例である。

入力データ100は外部の回路により共有メモリ２に１
フレーム分書き込まれ、タスク制御部７に書込み終了信
号30が出力される。タスク制御部７は、前フレームの符
号化終了と、入力データ書込み終了の条件がそろった時
点で、次フレームを処理ブロックに分割し、並列構成の
単位プロセッサ3a〜3hに順次指示を出力して割振る。各
単位プロセッサ3a〜3hは、それぞれ命令メモリに書き込
まれた、あらかじめ定められたプログラムにしたがっ
て、タスクを順番に処理し、目的の処理が終了した時点
でタスク制御部７に処理終了を通知する。これをくり返
すことにより動画像符号化を順次実行していく。このと
き、各単位プロセッサ3a〜3hが共有メモリアクセスのタ
スクを行うときには、処理終了前に、バス制御部37に共
有メモリアクセス要求を出力する。バス制御部37は、メ
モリバス６の使用状態を判定し、空き状態なら即座に単
位プロセッサ3a〜3hに使用許可信号を出力し、使用中な
ら空き状態になるのを待ってから使用許可信号を出力す
るといったバス調停を行う。

ところで、各単位プロセッサ3a〜3hの命令メモリに
は、共有メモリアクセスを行うデータ転送タスクと、転
送したきたデータを演算し符号化を実行する演算タスク
とが交互に書き込まれているが、第３の実施例において
は、既に共有メモリ２または単位プロセッサ3a〜3hの内
部メモリに存在しているデータの転送タスクが次に来る
場合には、直前の演算タスクが終了する一定時間前の時
点に、次の転送タスクがくるように配置している。

第９図は、第８図において３個の単位プロセッサ3a,3
b,3cの並列構成（図中＃１〜＃３で表示）をとり、バス
競合が起った場合の各単位プロセッサ＃１〜＃３の処理
例であり、横軸には時間が示してある。なお、バスアク
セス優先順位は＃１、＃２、＃３の順である。第９図に
おいて、単位プロセッサ＃１はタスク１が終了する（t6
−t4）時間前にタスク２を実行するためのデータ転送タ
スクを実行し、その後タスク１の残りの処理を行い、タ
スク１が終了した時刻t6で、時刻t1からt4の期間に転送
されたデータを使ってタスク２の実行に移る。単位プロ
セッサ＃２は時刻t2で転送要求を出したが、バス競合の
ため続けてタスク１を実行し、時刻t4でバス使用許可を
受取り、期間t4〜t6においてタスク２を実行するための
データ転送を行い、転送が終了した時刻t6からタスク１
の残りの処理を行う。単位プロセッサ＃３は時刻t3で転
送要求を出したがバス競合のため、続けてタスク１を実
行し、タスク１を終了してから、単位プロセッサ＃３よ
り優先順位の高い単位プロセッサ＃２のデータ転送が終
了する時刻t6まで待ち状態となり、t6からデータ転送を
実行する。

このように、この第３の実施例によれば、第１及び第
２の実施例と異なり、複数の単位プロセッサ３が単一の
メモリバス６を介して時分割でアクセス可能な共有メモ
リ２に連係されている従来同様のメモリバス構成であっ
ても、バス制御において、各単位プロセッサ３は、処理
終了よりも一定時間前に共有メモリアクセス要求を発
し、これに対し、優先順位の最も高い単位プロセッサ３
から優先的に共有メモリアクセス許可を指示するバス制
御方法を採用することにより、単位プロセッサ３の待ち
状態はほとんどなくなり、待ち状態が生じても極めて短
時間であるので、処理効率の良いものとなる。

なお、上記第３の実施例ではタスク分散型並列処理の
例を示したが、この発明は上記実施例に限定されるもの
ではなく、固定領域分割型並列処理の場合でも、あるい
は単位プロセッサ３を直列に２ポートメモリをはさんで
接続したパイプライン処理の場合でも、複数の単位プロ
セッサ３が共有メモリ２をアクセスする時にバス競合が
生じるような構成の場合は有効である。

また単位プロセッサの個数は、２個以上の任意の個数
で有効である。

第10図はこの発明の第４の実施例であるマルチプロセ
ッサ型動画像符号化装置を示すブロック図である。同図
において、単位プロセッサ＃１（41）〜＃３（43）はロ
ーカルバス59で接続された取込み部55、処理部56および
出力部57の他に格納部58を有し、この格納部58は後述す
る区分画面No.1〜No.9の部分画面信号の符号化・復号化
済信号（データ）をそれぞれ格納する格納領域を有して
いる。

単位プロセッサ＃１〜＃３は第11図の９個の区分画面
No.1〜No.9を担当する。即ち、画面は上下に９区分され
ており、単位プロセッサ＃１（41）は区分画面のNo.1、
No.4およびNo.7を、単位プロセッサ＃２（42）は区分画
面のNo.2、No.5およびNo.8を、単位プロセッサ＃３（4
3）は区分画面のNo.3、No.6およびNo.9を担当する。60
は転送制御部であり、共通バス61と単位プロセッサ＃１
〜＃３間のデータ転送の制御を行う。なお、第４の実施
例における単位プロセッサ＃１〜＃３の取込み部55はN
o.Nフレームに関する部分画面信号の取り込み中にNo.
（Ｎ−１）フレームに関する部分画面信号がデータ処理
のために読出されるので、読み書きが同時に可能な構成
（例えば、ダブルバッファ構成）を取っている。

次に、第４の実施例の動作を第12図に示す動作タイム
ング図を参照して説明する。

各単位プロセッサ＃１〜＃３入力バス51上の入力画像
信号（第１のフレームとする）から自己が分担する部分
画面信号を取込み部55へ取込み、各単位プロセッサ＃１
〜＃３の処理部56は第１フレームの取込みが終了すると
同時に一斉に取込み部55から読出して前記した処理を開
始する。単位プロセッサ＃１を例にとって説明すると、
第11図の区分画面No.1に対する処理を行い、その結果と
しての符号化信号を出力部57に、入力画像補助信号（符
号化・復号化済部分画面信号）を格納部58にローカルバ
ス59を通して格納し、引続き、部分画面No.4、部分画面
No.7に対する処理を行う。１フレーム内における単位プ
ロセッサ＃１の全処理時間はNo.1、No.4およびNo.7の３
個の区分画面の処理時間の合計となる。これらの部分画
面は互いに不連続であるため、互いに相関は薄い。例え
ば、第12図に示すように、部分画面No.4に対する処理時
間が長くなっても、部分画面No.1、No.7に対する処理時
間は短い場合が多く、処理時間合計は全体として平均化
されることになり、１フレームの入力周期に対し、余裕
をもって処理を終了させることができる。単位プロセッ
サ＃１の処理部56が処理を終了した時、格納部58には、
第14図に示す如く、部分画面信号の符号化・復号化済部
分画面信号が格納されていることになる。単位プロセッ
サ＃２および＃３においても同様であり、単位プロセッ
サ＃１〜＃３が第１のフレームに対する処理を終了する
と、転送制御部10は各単位プロセッサ＃１〜＃３から、
第16図に示す如く、順次、符号化・復号化済部分画面信
号を連続して共通バス61上に読出し、この転送開始に合
わせて、処理結果として符号化信号が出力バス53上に送
出される。各単位プロセッサ＃１〜＃３は、他の単位プ
ロセッサの処理データのうち、次の画面フレームの処理
のために必要なデータが共通バス61上にある場合には、
該データを格納部58に取り込む。仮に、各区分画面の処
理のために隣接する区分画面の符号化・復号化済部分画
面信号が必要である場合、取込み終了後は、格納部58に
は第15図に示す如く、区分画面No.1〜No.9に関する符号
化・復号化済信号が格納されていることになる。

この共通バス61を通しての符号化・復号化済部分画面
信号の転送は単純なメモリ間転送であるから入力画像信
号の入力周期（1/30、1/15、1/10秒等）に比して高速に
行うことができ、第12図に示すように、第２のフレーム
の画像信号の入力中に第１のフレームに対する処理及び
共通バス16を用いた転送を終了させることができ、第２
のフレームの入力開始時点で、第２のフレームに対する
処理が開始される。

第１フレームの処理時間と共通バス61により前記入力
画像補助信号である符号化・復号化済部分画像信号の転
送時間の合計が入力画像信号の入力周期を越えた場合
は、第13図に示すように、上記転送の終了後の第２のフ
レームの入力画像信号に対する処理が開始され、該入力
画像信号に対する処理時間が短い場合には、第３のフレ
ームの入力画像信号の取込みが終了する時点までに第２
のフレームの入力画像信号に対する処理と転送を終了さ
せることができ、第１と第２のフレームの入力画像に対
する処理をフレーム相互間で平均化することができるの
で、第１のフレームの処理で生じた上記処理遅れが第３
のフレームの処理に影響することがなくなる。

第４の実施例のタスク実行処理は１台の単位プロセッ
サが複数の区分画面の画像信号を担当し、かつ区分画面
が互いに連続しない離れた領域であり、１画像フレーム
に画像性質の局所的な偏り（処理すべきデータ量の疎
密）が発生しても、１つの単位プロセッサの区分画面に
集中して現れる度合いは低くなり、１つの区分画面の部
分画像信号に対する処理時間が長くなっても、他の区分
画面の区分画像信号に対する処理時間が短い場合には、
１フレーム内における処理時間は平均化されることにな
るため、高い確率で１フレーム分の入力画像信号の入力
周期以内で処理することができる。

さらに、単位プロセッサが新たな画面の始まりを持っ
て行い、また出力バスへの符号化信号の送出と入力画像
の補助信号の他単位プロセッサへの転送は、全単位プロ
セッサの終了時に実行されているため、あるフレームに
おいて、入力画像信号の入力周期以内で処理できなくと
も、入力画像信号の入力周期以内で処理できる他のフレ
ームで吸収することにより、全フレームの処理から見れ
ば１フレーム分の入力画像信号の入力周期以内で処理す
ることができる。

第17図はこの発明の第５の実施例であるマルチプロセ
ッサ型動画像符号化装置を示すブロック図である。同図
において、51は入力部分画面信号の入力バス、53は出力
バス、41,42及び43は単位プロセッサであり、内部に処
理部56、入力部分画面信号を２フレーム分格納可能な取
込部72、符号化／復号化済部分画面信号のうち、一部を
格納する共用格納部71、符号化／復号化済部分画面信号
の格納部58、符号化結果の部分符号化信号を出力する出
力部57並びにこれら各部56、57、58、71及び72のデータ
転送用のローカルバス59を有している。なお、70はそれ
ぞれ複数の単位プロセッサ41〜43を制御する制御部であ
る。第５の実施例では、従来例２と同様に、画面全体を
第26図に示すように部分画面A,B,Cに３分割し、それぞ
れに専用の単位プロセッサ41,42及び43を割り当てて処
理を行うものである。

次に動作について説明する。

入力バス51には第18図のタイミング図に示すように、
入力部分画面信号S1〜S3が時分割で供給される。また、
入力部分画面信号S1〜S3の取込部72は読み書きが同時に
可能なダブルバッファ構成となっており、入力バス51上
には一定周期で入力部分画面信号S1〜S3がよどみなく流
れてくるので、ダブルバッファのどちらか一方は必ず書
き込み側に接続され、すべての入力フレームが必ず取り
込まれる。いま、ｍフレームの入力部分画面信号S1〜S3
が入力されると、制御部70は各単位プロセッサ41〜43の
動作を監視し、すべての単位プロセッサ41〜43がｍフレ
ームの入力を終了した時点で、すべての単位プロセッサ
41〜43に処理の開始を通知する。各単位プロセッサ41〜
43が処理に要する時間は、入力部分画面信号S1〜S3に依
存して異なる。ここではｍフレームに関して単位プロセ
ッサ41の処理が最も長い時間を要している。制御部70は
全単位プロセッサの処理が終了すると、各単位プロセッ
サ41〜43の出力部57から符号化信号を出力バス53に出力
するよう順次指示を与える。同時に、制御部70はｍ＋１
フレームの入力状態を監視し、全単位プロセッサへの入
力が終了した時点で、全単位プロセッサにｍ＋１フレー
ムの処理の開始を通知し、上記と同様の処理を実行させ
る。ここで、単位プロセッサ41,43のｍ＋１フレームに
対する処理は、入力部分画面信号S1〜S3の入力周期より
も長くなっているが、全単位プロセッサがｍ＋１フレー
ムの処理を終了した時点では、すでに全単位プロセッサ
へのｍ＋２フレームの入力が終了しており、すぐにｍ＋
２フレームの処理を開始することができる。

次に、各単位プロセッサ41〜43内部での処理につい
て、単位プロセッサ41を例にとってｍフレームの処理を
開始する時点から説明を始める。但し、この時点ではす
でにｍ−１フレームの部分画面Ａに対応する符号化／復
号化済部分画面信号が格納部58に格納されており、かつ
隣接する部分画面Ｂの斜線部分で示すサブ領域82a（第2
6図参照）に対応する符号化／復号化済部分画面信号が
共用格納部71に格納されているものとする。制御部70は
取込部72から入力部分画面信号S1〜S3をブロック状にし
て切り出し、格納部58および共用格納部71に格納されて
いる１画面前の符号化／復号化済部分画面信号を用いた
動き補償フレーム間符号化を行い、符号化出力を出力部
57に出力し、同時に得られる符号化／復号化済部分画面
信号を格納部58に格納する。この時、第26図のサブ領域
81aに相当する部分の信号は、単位プロセッサ42の次フ
レームの処理に必要となるので、単位プロセッサ42Bか
らもアクセス可能な共用格納部71に同時に格納される。

以上のような動作により、他の単位プロセッサの処理
結果を共用格納部71から取り込むことにより、次フレー
ムの処理に使用できる。しかも、第18図のｍ＋１フレー
ムの処理の部分のように入力部分画面信号S1〜S3の周期
よりも処理時間が長い場合でも、前後のｍおよびｍ＋２
フレームの処理時間との平均化を図ることができる。従
って、処理時間が平均値より長い場合でも、入力部分画
面信号の入力速度を落とすことにより使用する単位プロ
セッサの数を削減することができ、安価に画像処理を実
行できる。

なお、上記実施例では共用格納部71を隣接する単位プ
ロセッサ41,42間,42,43間にそれぞれ１個配置した場合
を示したが、３個以上の単位プロセッサ41〜43に対して
１個の共用格納部71を設けてもよい。

〔発明の効果〕

また、請求項１記載のバス制御方法によれば、各単位
プロセッサは常に前の処理を終了するよりも一定時間前
にバス使用要求を出すため、バス使用要求出力時にバス
競合が起った場合でも、その単位プロセッサは待ち状態
とはならず、前の処理の続きを実行するので、プロセッ
サの処理効率が低下しない。その結果、バス競合による
処理効率の低下を最小限に抑えることができるため、マ
ルチプロセッサの処理能力を最大限に利用することがで
きる。

そして、請求項２記載のマルチプロセッサ型動画像符
号化装置によれば、１つの単位プロセッサが複数の区分
画面の画像信号を担当し、かつ区分画面が互いに連続し
ない離れた領域であるため、１画像フレームに画像性質
の局所的な偏りが１つの単位プロセッサの担当する画像
信号に集中的に現れる可能性は低く、１つの区分画面の
部分画像信号に対する処理時間が長くなっても、他の区
分画面の区分画像信号に対する処理時間が短ければ１フ
レームの処理時間は平均化される。加えて、符号化処理
は全体の単位プロセッサが新たな画面の始まりを待って
行い、また出力バスへの符号化信号の送出と入力画像補
助信号の他単位プロセッサへの転送は、全単位プロセッ
サの終了時に実行されており、例えあるフレームの符号
化処理が入力周期を越えた場合でも、入力周期内で処理
できる他のフレームで吸収することが可能で、フレーム
処理全体からみれば処理時間の平均化を行うことができ
るため、画面性質の偏りに起因する処理能力の低下を最
小限に抑えることができ、マルチプロセッサの処理能力
を最大限に利用することができる。

さらに、請求項３記載のマルチプロセッサ型動画像符
号化装置によれば、一画面を複数の部分画面に分割し、
各部分画面を専用の単位プロセッサで処理し、この処理
では符号化／復号化済部分画面信号を自らの単位プロセ
ッサ内の格納部に格納すると同時に、他の単位プロセッ
サからも参照する必要がある部分の信号に関し、他の単
位プロセッサからもアクセスの可能な共用格納部にも同
時に格納し、これにより符号化処理時に、他の単位プロ
セッサが共用格納部に書き込んだ符号化／復号化済部分
画面信号も使用できるようにすることにより、部分画面
の分割数を処理時間の平均値に基づいて決定し、処理時
間が平均値より長い場合には、入力部分画面信号の入力
速度を落すようにし、これにより使用する単位プロセッ
サの数を減らしているため、マルチプロセッサの処理能
力を最大限に利用することができる。

【図面の簡単な説明】

第１図はこの発明の第１の実施例によるマルチプロセッ
サ型動画像符号化装置の単一のマルチプロセッサモジュ
ール構成を示すブロック図、第２図は第１図で示した単
位プロセッサモジュールの構成を示すブロック図、第３
図及び第４図は第１の実施例の各単位プロセッサのタス
ク処理動作の説明図、第５図は第１の実施例によるマル
チプロセッサ型動画像符号化装置の複数マルチプロセッ
サモジュールの構成を示すブロック図、第６図は単位プ
ロセッサモジュールのメモリバスアクセス動作を示した
タイミング図、第７図はこの発明の第２の実施例による
マルチプロセッサ型動画像符号化装置の単一のマルチプ
ロセッサモジュール構成を示すブロック図、第８図はこ
の発明の第３の実施例であるマルチプロセッサ型動画像
符号化装置におけるメモリバスの制御方法を示したブロ
ック構成図、第９図は第３の実施例によるタスク処理例
を示す説明図、第10図はこの発明の第４の実施例である
マルチプロセッサ型動画像符号化装置を示すブロック構
成図、第11図は第４の実施例の単位プロセッサが担当す
る部分画面を示す図、第12図および第13図は第４の実施
例の動作を示すタイミング図、第14図および第15図は第
４の実施例における格納部の内部状態を示す説明図、第
16図は第４の実施例における入力画像補助信号の転送順
位を示す説明図、第17図はこの発明の第５の実施例であ
るマルチプロセッサ型動画像符号化装置を示すブロック
図、第18図は第17図に示すブロック各部の信号を示すタ
イミング図、第19図は従来のマルチプロセッサ型動画像
符号化装置の構成を示すブロック図、第20図及び第21図
は従来のマルチプロセッサ型動画像符号化装置の各単位
プロセッサの動作の説明図、第22図は従来のマルチプロ
セッサ型動画像符号化装置を示すブロック構成図、第23
図は第22図で示した従来例における単位プロセッサが担
当する区分画面を示す説明図、第24図および第25図は第
22図で示した従来例の動作を示すタイミング図、第26図
は従来および第５の実施例における部分画面の分割例を
示す説明図、第27図は第22図に示すブロック各部の信号
を示すタイミングチャート図、第28図は動き補償フレー
ム間符号化方式における動作を示す説明図である。 図において、２は共有メモリ、3,3a〜3hは単位プロセッ
サ、4a〜4hはローカルメモリ,6はメモリバス、7,7a〜7m
はタスク制御部、8,8a〜8mはタスクテーブル、９は入力
フレームメモリ、10a〜10nは共有メモリ、11a〜11kは単
位プロセッサモジュール、12は制御バス、13,14a〜14n
はメモリバス、16,16a〜16mはマルチプロセッサモジュ
ール、18は割り込み制御部、22はローカルRAM,23はロー
カルROM、24はメモリバス制御テーブル、37はバス制御
部、41〜43は単位プロセッサ、51は入力バス、55は取込
み部、56は処理部、57は出力部、58は格納部、59はロー
カルバス、60は転送制御部、61は共通バス、70は制御
部、71は共用格納部である。 なお、各図中同一符号は同一または相当部分を示す。

フロントページの続き (31)優先権主張番号 特願平1−274404 (32)優先日 平１(1989)10月19日 (33)優先権主張国 日本（ＪＰ） (56)参考文献 特開 昭61−49268（ＪＰ，Ａ) 特開 昭47−32751（ＪＰ，Ａ) 特開 平２−37425（ＪＰ，Ａ) 特開 平２−40688（ＪＰ，Ａ) 特開 平２−301831（ＪＰ，Ａ) 特開 平３−25673（ＪＰ，Ａ) ＰＲＯＣＥＥＤＩＮＧＳ ＩＥＥＥ ＩＮＴＥＲＮＡＴＩＯＮＡＬ ＳＹＭＰ ＯＳＩＵＭ ＯＮ ＣＩＲＣＵＩＴ Ａ ＮＤ ＳＹＳＴＥＭＳ（1988）Ｐ．227 −230，Ｐ．2305−2308 ＩＥＥＥ／ＩＥＩＣＥ ＧＬＯＢＡＬ Ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎ ｓ Ｃｏｎｆｅｒｅｎｃｅ（1987）Ｐ. 453−457 (58)調査した分野(Int.Cl.⁶，ＤＢ名) H04N 7/24 - 7/68 G06F 13/16 - 13/18

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】ディジタル信号処理用の２個以上の単位プ
   ロセッサが時分割で単一のメモリバスを介してアクセス
   可能な共有メモリに接続されている場合におけるメモリ
   バスの制御方法であって、 前記各単位プロセッサは、処理終了より一定時間前に前
   記共有メモリに対するアクセス要求を発するようにし、
   これに対し優先順位の最も高い前記単位プロセッサから
   順に前記アクセス要求を認めるようにしたことを特徴と
   するバス制御方法。
2. 【請求項２】１画面上の特定の画面位置領域を分担し、
   入力画像信号の前記特定の画面位置領域に対応する部分
   画像信号を取込んで信号処理を行ったのち出力バスに送
   出するディジタル信号処理用の複数の単位プロセッサを
   有し、該単位プロセッサは他の単位プロセッサの信号処
   理済信号を近傍処理のための入力画像補助信号として取
   込み可能であるマルチプロセッサ型動画像符号化装置に
   おいて、前記単位プロセッサの各々が互いに連続しない
   複数の画面位置領域を分担し、全単位プロセッサが分担
   する画面位置領域の入力部分画像信号を取込んだ後、入
   力部分画像信号および入力画像補助信号の信号処理を一
   斉に開始することを特徴とするマルチプロセッサ型動画
   像符号化装置。
3. 【請求項３】入力バスに入力される入力部分画面信号を
   フレーム単位で取り込む取込部と、前記入力部分画面信
   号に対して符号化／復号化処理を行う処理部と、前記処
   理部における部分符号化の処理結果である符号化／復号
   化済部分画面信号を出力する出力部と、前記符号化／復
   号化済部分画面信号を格納する格納部とから構成された
   複数の単位プロセッサを備えたマルチプロセッサ型動画
   像符号化装置において、 前記各単位プロセッサにおける前記取込み，処理，格納
   および出力を制御する制御部と、 前記符号化／復号化済部分画面信号を前記格納部に格納
   するときに、次フレームの処理に必要となるこの符号化
   ／復号化済部分画面部分の一部を自己の前記単位プロセ
   ッサおよび他の前記単位プロセッサのうち少なくとも１
   つから読み書き可能に格納する共用格納部とを備えたこ
   とを特徴とするマルチプロセッサ型動画像符号化装置。