JP2911931B2 - プロセッサ間通信におけるデータ転送競合回避方式 - Google Patents

プロセッサ間通信におけるデータ転送競合回避方式

Info

Publication number
JP2911931B2
JP2911931B2 JP34177789A JP34177789A JP2911931B2 JP 2911931 B2 JP2911931 B2 JP 2911931B2 JP 34177789 A JP34177789 A JP 34177789A JP 34177789 A JP34177789 A JP 34177789A JP 2911931 B2 JP2911931 B2 JP 2911931B2
Authority
JP
Japan
Prior art keywords
reception
processing
data
transmission
pce
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP34177789A
Other languages
English (en)
Other versions
JPH03204065A (ja
Inventor
和彦 山田
隆幸 星子
光弘 山鹿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
NEC Corp
Nippon Telegraph and Telephone Corp
Original Assignee
Hitachi Ltd
Nippon Telegraph and Telephone Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Nippon Telegraph and Telephone Corp, Nippon Electric Co Ltd filed Critical Hitachi Ltd
Priority to JP34177789A priority Critical patent/JP2911931B2/ja
Publication of JPH03204065A publication Critical patent/JPH03204065A/ja
Application granted granted Critical
Publication of JP2911931B2 publication Critical patent/JP2911931B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はプロセッサ間通信におけるデータ転送競合回
避方式に関する。
〔従来の技術〕
プロセッサ間通信の方式としては、従来より各種の方
式が提案ないし実用化されているが、その1つに例えば
特開昭58−158732号公報や特開昭58−192159号公報に見
られるような機能を有するプロセッサ間接続装置(以下
PCEと称す)、即ちプロセッサのチャネルの多重動作の
単位であるサブチャネルと1対1に対応するサブチャネ
ルを有し、各々のサブチャネルをそれぞれ独立に他のサ
ブチャネルと関係付けて各々一対の通信パスを設定し、
送信フレームの組立等をプロセッサに代わって実行する
機能を有するPCEを使用し、各々のプロセッサをそれぞ
れ上記の如きPCEを介してシリアル・バスに接続し、複
数プロセッサ間の指定サブチャネルどうしで直接にデー
タの送受信を可能にしたプロセッサ間通信方式がある。
ところで、このようなプロセッサ間通信方式では、送
信フレームの組立等がPCEで行われる為にプロセッサの
通信オーバーヘッドは小さく、またチャネルの複数のサ
ブチャネルで1つのPCEが共用化されているのでハード
ウェア量が少なくなる。しかし、複数のサブチャネルで
PCE内の送受信バッファ等を共用化しているが故に、何
らかの対策を講じないと1つのPCEでデータの送受信が
競合し、バッファビジー等にてデータを受信できない事
態が発生し得る。そこで、本発明者等はデータ送受信の
競合を回避するための方式として次のような幾つかの方
式を考えた。
(1)方式1 先ず、基本的には、受信側サブチャネルで受信準備が
できた場合、その旨を示す受信準備完了通知(以下RRと
称す)を送信側に送出するRR送出処理を行い、送信側で
はそのRRを受信したときに送信側サブチャネルに対しデ
ータを要求するというRR受信処理を行い、これに応じて
送信側サブチャネルから送出されたデータを受信側サブ
チャネルへ転送するといった構成を採用する。
そして、各PCEでは、既に別のRRを送信し或いは受信
しておりそれにかかるデータ受信或いはデータ送信が完
了していないといった状態にある場合には、新たなRR送
信は待ち合わせると共にRRの受信があってもその受信自
体を拒否する。
(2)方式2 方式1の上記と同様の構成を採用する。
そして、各PCEでは、既に別のRRを送信し或いは受信
しておりそれにかかるデータ受信或いはデータ送信が完
了していないといった状態にある場合には、新たなRR送
信は待ち合わせ、RRの受信があった場合にはRRの受信は
行うがRR受信処理は待ち合わせる。そして、更に、RR送
信時に自PCE固有のタイマ値を持つタイマをスタートさ
せ、そのタイマがタイムアップするまでに上記送出した
RRにかかるデータが送信されて来ない場合には上記送出
したRRにかかるデータ受信を取り止め、待ち合わせてい
たRR受信処理があればそれを実行する。
〔発明が解決しようとする課題〕
しかしながら、上述した方式には次のような問題点が
あった。
・方式1の問題点 既に別のRRを送信し或いは受信しておりそれにかかる
データ送信或いはデータ送信が完了していないといった
状態にある場合、RRの受信があってもその受信自体を拒
否するため、RRの送出元PCEはRRが受信されるまで繰り
返しRRの送出を続ける必要があり、通信のスループット
が低下する。
・方式2の問題点 既に別のRRを送信し或いは受信しておりそれにかかる
データ受信或いはデータ送信が完了していないといった
状態にある場合にRRの受信があった場合、方式1と異な
りRRの受信を行うので(但し、RR受信処理は待ち合わせ
る)、RRの再送による通信のスループットの低下はな
い。しかし、例えば未だRR送信処理およびRR受信処理を
全く行っていない2個のPCEαとPCEβとがある場合に、
PCEαからPCEβに対するRRの送信とPCEβからPCEαに対
するRRの送信とがほぼ同時に為されたとき、PCEαではP
CEβから受信したRRの受信処理を待ち合わせてPCEβか
らデータが送られてくるのを待ち、他方PCEβではPCEα
から受信したRRの受信処理を待ち合わせてPCEαからデ
ータが送られてくるのを待つ状態となり、共に処理が進
まなくなる。この待ち状態はタイマ値の小さなPCE側の
タイマがタイムアウトするまで続けられ、その後解消す
るが、タイマ値で定まる或る一定期間だけ処理が進まな
いので、通信のスループットが低下することになる。
本発明はこのような事情に鑑みて為されたものであ
り、その目的は、通信のスループットの低下を極力抑え
てつつ、RRの制御によって各PCEにおけるデータ転送の
競合を回避することができるプロセッサ間通信における
データ転送競合回避方式を提供することにある。
〔課題を解決するための手段〕
本発明は上記の目的を達成するために、各々のプロセ
ッサをそれぞれPCEを介してシリアル・バスに接続し、
それらのPCEにより、各プロセッサのチャネルの多重動
作の単位である複数のサブチャネルの各々をそれぞれ独
立に他のサブチャネルと関係付けて各々一対の通信パス
を設定し、且つ、データ転送時には受信側で受信準備が
整った場合にRRを受信側から送信側へ通知し、送信側で
はこのRRにかかる受信処理を行ってデータ送信を開始す
るプロセッサ間通信システムにおいて、前記各PCEに、
既にRRを送信しそれにかかるデータ受信が完了していな
いという第1の状態を表示する第1の表示手段と、既に
RRの受信および受信処理を行いそれにかかるデータ送信
が完了していないという第2の状態を表示する第2の表
示手段と、RRの送信処理に際し、前記第1および第2の
状態が何れも成立していなければ直ちに送信処理を行
い、それ以外のときはそのRRを保留状態にして後に再度
処理するRR送信制御手段と、RRの受信処理に際し、前記
第1および第2の状態が何れも成立していなければ直ち
に受信処理を行い、第1の状態が成立しているときは受
信したRR中の送信元装置アドレスと自装置アドレスとの
比較結果に応じて何れか一方を優先し且つ前記第1の状
態より今回のRRの受信処理を優先する場合には前記第1
の状態にかかるデータ受信の待ち合わせ制御を行い、そ
れ以外のときは受信処理を保留状態にして後に再度処理
するRR受信制御手段とを設けたものである。
〔作用〕
本発明のプロセッサ間通信におけるデータ転送競合回
避方式においては、各PCEの第1の表示手段が、自PCEか
ら既にRRを送信しそれにかかるデータ受信が完了してい
なればその旨の第1の状態を表示すると共に、第2の表
示手段が、自PCEで既にRRの受信および受信処理を行い
それにかかるデータ送信が完了していなければその旨の
第2の状態を表示し、受信側サブチャネルの受信準備が
整ったことから各PCEがRRを送信しようとする際、各PCE
のRR送信制御手段が、自PCEの第1および第2の表示手
段を参照して第1および第2の状態が何れも成立してい
なければ直ちに送信処理を行い、それ以外のときはその
RRを保留状態にして後に再度処理し、他方、各PCEが他P
CEから受信したRRの受信処理を行う際、各PCEのRR受信
制御手段が、自PCEの第1および第2の表示手段を参照
して第1および第2の状態が何れも成立していなければ
直ちに受信処理を行い、第1の状態が成立しているとき
に受信したRR中の送信元装置アドレスと自装置アドレス
との比較結果に応じて何れか一方を優先し且つ前記第1
の状態より今回のRRの受信処理を優先する場合には前記
第1の状態にかかるデータ受信の待ち合わせ制御を行
い、それ以外のときは受信処理を保留状態にして後に再
度処理することにより、データ転送の競合を回避する。
〔実施例〕
次に、本発明の実施例について図面を参照して詳細に
説明する。
第1図は本発明を適用したPCEの構成例を示す要部ブ
ロック図である。この例のPCE100は、プロセッサ200の
チャネルの入出力動作の単位であるサブチャネルと1対
1に対するサブチャネルを有し、プロセッサ200とはチ
ャネルインタフェイス(チャネルI/F)102を介して接続
されている。また、第1図には図示しない他のPCEが接
続されるシリアル・バス300に図示しないバス・インタ
フェイスを介して接続されている。即ち、本発明が適用
されるプロセッサ間通信システムは、第8図に示すよう
にバス形式のシリアル・バスに各々PCEを介して複数の
プロセッサが接続され、或いは第9図に示すようにルー
プ形式のシリアル・バスに各々PCEを介して複数のプロ
セッサが接続されたシステムであり、第1図はその一部
分を示している。ここで、各PCEにはそれ固有のアドレ
スが付与されており、本発明ではこのアドレスの大小に
よりデータ転送競合時の優先方向を決定している。
再び第1図を参照すると、PCE100は、制御部101,チャ
ネルI/F102,送信バッファ103,受信バッファ104,送信処
理待ちキュー105,RR送信済フラグ106,受信処理待ちキュ
ー107,RR受信済フラグ108,データ受信待ち合わせフラグ
109,自PCEアドレスラッチ110および比較器111を有して
いる。なお、本発明のPCE100の基本的な機能すなわちプ
ロセッサ200のチャネルの各サブチャネルと他PCEのチャ
ネルの各サブチャネルとを1対1に関係付け、複数プロ
セッサ間の指定サブチャネルどうしで直接にデータの送
受信を可能ならしめる機能については特開昭58−158732
号公報または特開昭58−192159号公報に記載されたPCE
と同様なものである。
第2図乃至第6図は制御部101で実行されるデータ転
送競合回避に関連する処理の一例を示す流れ図であり、
以下、各図を参照して本実施例の構成および動作を説明
する。
PCE100が、プロセッサ200のチャネルの送信サブチャ
ネル(データの送信を行うタスクに対応するサブチャネ
ル)にかかるRRの送信を行おうとする場合およびシリア
ル・バス300を介して受信したRRについてプロセッサ200
のチャネルの受信サブチャネル(データの受信を行うタ
スクに対応するサブチャネル)にデータ要求するという
RR受信処理を行おうとする場合の、PCE100の状況として
は、既送信RR,既受信RRの有無に応じて次のような場合
に分けられる。
(1)RR送信時 既送信RR,既受信RRともに無し。
既送信RRのみ有り。
既受信RRのみ有り。
既送信RR,既受信RRともに有り。但し、この場合は既
送信RRについてはそのデータ受信は待ち合わせ状態にな
っている。
(2)RR受信時 既送信RR,既受信RRともに無し。
既送信RRのみ有り。
既受信RRのみ有り。
既送信RR,既受信RRともに有り。但し、この場合も既
送信RRについてはそのデータ受信は待ち合わせ状態にな
っている。
以下、各場合ごとに説明する。なお、以下の説明で
は、RR送信要求あるいはRR受信があった時点で第1図の
送信処理待ちキュー105および受信処理待ちキュー107に
は1つもRR送信要求および受信RRは格納されていないも
のとする。
(1)RR送信時 既送信RR,既受信RRともに無しの場合。
この場合、第1図のRR送信済フラグ106,RR受信済フラ
グ108は共にオフになっている。
プロセッサ200のチャネルの或る送信サブチャネルに
ついてRRの送信要求が発生すると、第3図のRR送信制御
処理が実行される。このRR送信制御処理では、RR送信済
フラグ106およびRR受信済フラグ108が共にオフになって
いるので、処理S11,S12を経由して処理S13に進み、RR送
信済フラグ106がオンにされた後、処理S14でRR送信要求
に基づくRR送信処理が実行される。即ち、自PCE100のア
ドレス,相手PCEのアドレス,送信サブチャネル番号,
受信サブチャネル番号等を含むRRが送信バッファ103,シ
リアル・バス300を介して相手PCEに送出される。
既送信RRのみ有りの場合 この場合、第1図のRR送信済フラグ106はオン,RR受信
済フラグ108はオフになっているため、第3図のRR送信
制御処理では、処理S11を経て処理S15に進み、そのRR送
信要求が送信処理待ちキュー105に格納される。即ち、R
Rの送信処理が保留にされる。この保留にされたRR送信
要求は、既送信RRについてのデータ受信が完了した時点
で再度処理される。即ち、既送信RRについてのデータ受
信が完了すると、第4図の処理S26でRR送信済フラグ106
がオフにされて第6図の待ちキュー処理が実行され、処
理S42で上記保留にされたRR送信要求が送信処理待ちキ
ュー105から取り出され、第3図の処理S14で相手PCEに
対し送信される。
既受信RRのみ有りの場合。
この場合、第1図のRR送信済フラグ106はオフ,RR受信
済フラグ108はオンになっているため、第3図のRR送信
制御処理では、処理S11,S12を経て処理S15に進み、その
RR送信要求が送信処理待ちキュー105に格納される。即
ち、RRの送信処理が保留にされる。この保留にされたRR
送信要求は、既受信RRについてのデータ送信が完了した
時点で処理される。即ち、既受信RRについては、第2図
の処理S4によるRR受信処理が行われ、それに応じてプロ
セッサ200の送信サブチャネルからデータの送信が行わ
れると、第5図の処理S31によってデータが送信バッフ
ァ103,シリアル・バス300を経由して相手PCEに送られ、
データ送信が完了すると、処理S32を経て処理S33により
RR受信済フラグ108がオフにされて処理S34を経て第6図
の待ちキュー処理が実行され、その処理S42で送信処理
待ちキュー105から上記保留にされたRR送信要求が取り
出され、第3図の処理S14においてRR送信処理が行われ
るものである。
既送信RR,既受信RRともに有りの場合。
この場合、第1図のRR送信済フラグ106およびRR受信
済フラグ108はともにオンになっているため、第3図のR
R送信制御処理では、処理S15によりそのRR送信要求が送
信処理待ちキュー105に格納される。即ち、RRの送信処
理が保留にされる。この保留にされたRR送信要求は、既
送信RRについてのデータ受信および既受信RRについての
データ送信が完了した時点で処理される。
(2)RR受信時 既送信RR,既受信RRともに無しの場合。
この場合、第1図のRR送信済フラグ106,RR受信済フラ
グ108は共にオフになっている。
シリアル・バス300を介して自己のPCEアドレスを含む
RRが受信バッファ104で受信されると、第2図のRR受信
制御処理が実行される。このRR受信制御処理では、RR送
信済フラグ106およびRR受信済フラグ108が共にオフにな
っているので、処理S1,S2を経由して処理S3に進み、RR
受信済フラグ108がオンにされた後、処理S4で受信RRに
基づくRR受信処理が実行される。即ち、受信RR中の送信
サブチャネルに対しデータの要求が行われる。
既送信RRのみ有りの場合。
この場合、第1図のRR送信済フラグ106はオン、RR受
信済フラグ108はオンになっているため、第2図のRR受
信制御処理では処理S1,S5を経て処理S8へ進む。この処
理S8では、受信RR中の送信元PCEアドレスと自PCEアドレ
スとが第1図の比較器111において比較され、自PCEアド
レスの方が小さければ自PCEが既に送信した既送信RRに
対するデータ受信を優先するために処理S6を経由して処
理S7に進む。すなわち、受信RRを受信処理待ちキュー10
7に格納してRR受信処理を保留にする。この保留にされ
たRR受信処理は優先された既送信RRにかかるデータ受信
が完了した時点で再度行われる。なお、処理S6は既受信
RRにかかる一連のデータ受信における2番目以降のRRを
受信したとき処理S4のRR受信処理を行うためのものであ
る。
他方、自PCEアドレスの方が大きければ、RR受信処理
を優先するために処理S9に進んで既送信RRに対するデー
タ受信の待ち合わせを行うために第1図のデータ受信待
ち合わせフラグ109をオンにした後、処理S3を経て処理S
4でRR受信処理を行う。
データ受信待ち合わせが行われた既送信RRについて相
手PCEからデータが送信されてきた場合のデータ受信制
御は次のようにして行われる。既送信RRにかかるデータ
がシリアル・バス300を介して受信バッファ104に受信さ
れると、第4図のデータ受信時処理の処理S21でデータ
受信待ち合わせフラグ109がオンであることが認識さ
れ、データ受信処理S23へは進まずに処理S22でデータ受
信処理を待ち合わせる。このデータ受信処理の待ち合わ
せは、優先して処理された既受信RRにかかるデータ送信
が完了した時点で解除される。即ち、既受信RRにかかる
データ送信が完了すると、第5図のデータ送信時処理の
処理S33でRR受信済フラグ108がオフにされると共に処理
S34でデータ受信待ち合わせフラグ109がオンにされてい
たことが認識されて処理S35でそのフラグがオフにさ
れ、処理S36で受信待ち合わせデータが存在することが
認識されると、第4図の処理S23へ進み、待ち合わせて
いたデータ受信処理が実行される。これによって、第1
図の受信バッファ104に蓄積されていたデータが指定の
受信サブチャネルに渡され、その後第4図の処理S24に
進み、今回のデータでデータ受信完了でなければ処理S2
5で次のデータ受信準備が整った時点で当該一連のデー
タ受信における2番目以降のRRの送信処理が行われ、デ
ータ受信完了であれば処理S26に進むものである。
なお、データ転送競合時の優先方向の決定におけるPC
Eアドレスの大小関係は、上記に述べた関係と逆であっ
ても構わないが、シリアル・バス300につながる全PCEが
同一の条件で動作することが必要である。
既受信RRのみ有りの場合。
この場合、第1図のRR送信済フラグ106はオフ、RR受
信済フラグ108はオンになっているため、第2図のRR受
信制御処理では、処理S1,S5,S6を経て処理S7へ進み、受
信RRが受信処理待ちキュー107に格納され、RR受信処理
が保留にされる。この保留にされたRR受信処理は、既受
信RRにかかるデータ送信が完了した時点で処理される。
既送信RR,既受信RRともに有りの場合。
この場合、第1図のRR送信済フラグ106およびRR受信
済フラグ108はともにオンになっているため、第2図のR
R受信制御処理では、処理S1,S5,S6を経て処理S7へ進
み、その受信RRにかかるRR受信処理が保留にされる。こ
の保留にされたRR受信処理は、既送信RRにかかるデータ
受信および既受信RRにかかるデータ送信が完了した時点
で実行される。
以上、各場合について本実施例の動作を説明した。な
お、以上の動作はRR送信要求あるいはRR受信があった時
点で第1図の送信処理待ちキュー105および受信処理待
ちキュー107に1つもRR送信要求および受信RRが格納さ
れていないものとしたが、それらが格納されている場合
には次のような動作が行われる。
データ送信またはデータ受信の完了時には第6図の待
ちキュー処理が実行されるので、送信処理待ちキュー10
5または/および受信処理待つキュー107に1つ以上のRR
送信要求,受信RRが格納されていると、速やかに第3図
の処理S13でRR送信済フラグ106がオンにされて処理S14
のRR送信処理が開始されるか、または第2図の処理S3で
RR受信済フラグ108がオンにされて処理S4でRR受信処理
が開始される。従って、新たなRR送信要求の発生時、新
たなRR受信時に送信処理待ちキュー105,受信処理待ちキ
ュー107にRR送信要求または/および受信RRが格納され
ているときは、RR送信済フラグ106またはRR受信済フラ
グ108がオンになっており、新たなRR送信要求や新たな
受信RRは送信処理待ちキュー105,受信処理待ちキュー10
7に格納されることになる。そして、第6図の処理S42,S
43では、最も古いRR送信要求,受信RRが送信処理待ちキ
ュー105,受信処理待ちキュー107から取り出されるの
で、保留にされたRR送信要求,受信RRは先着順に処理さ
れることになる。なお、送信処理待ちキュー105と受信
処理待ちキュー107にRR送信要求と受信RRとが共に格納
されている場合には、第6図の処理S41においては、予
め定められた優先順位に従ってRR送信要求または受信RR
の何れから処理するかが決定されるものである。
最後に、本発明の特徴の1つであるPCEアドレスの大
小による優先制限によって如何にしてデータ転送の競合
が解消されるかを3個のPCE間でのRR競合時のタイムチ
ャートである第7図を参照して説明する。なお、第7図
において、縦線は各PCEを示し、縦線間を結んでいる矢
印はRRおよびデータのやりとりを示す。また、各PCE#0
0〜#02のアドレスは00,01,02であり、ここではPCE#00
→PCE#01,PCE#01→PCE#02,PCE#02→PCE#00のRR送
信が競合する状況を示している。
先ず、第7図のa点においては、RR送信後のRR受信で
あり、第2図に従い受信したRR(3)の送信元PCEアド
レス(この場合02)と自PCEアドレス(この場合00)と
が比較される。そして、自PCEアドレスの方が小さいた
め、RR(3)にかかるRR受信処理を待ち合わせ自PCEの
送信したRR(1)に対するデータ受信を優先する。
点b,cにおいては、点aと逆で自PCEアドレスの方が大
きいので、受信したRR(1),RR(2)にかかるRR受信
処理を行って自PCEからのデータ送信を優先する。これ
によって、PCE#01からデータ(1)がPCE#00に送信さ
れ、PCE02からPCE#01にデータ(3)が送信される。こ
のとき、PCE#01では既送信RR(2)にかかるデータ受
信の待ち合わせ制御が開始され、PCE#02では既送信RR
(3)にかかるデータ受信の待ち合わせ制御が開始され
る。
点dにおいては、PCE#01から送信されたデータ
(1)を受信し、未だデータ受信が完了していないので
RR(4)をPCE#01に送っている。そして、PCE#01はこ
のRR(4)に応えて次のデータ(2)をPCE#00に送
り、PCE#00はそれでデータ受信を完了したのでACK
(1)をPCE#01に返している。
他方、点eではPCE#01が既にデータ送信中のため、
点bで開始された既送信RR(2)にかかるデータ受信の
待ち合わせ制御によってPCE#02から送られてきたデー
タ(3)の受信処理が待たされている。そして、点fに
おいて、直前にPCE#01からPCE#00へのデータ送信が終
了したため、上記のデータ受信の待ち合わせが解除さ
れ、点eで受信していたPCE#02からのデータ(3)の
受信処理を開始し、次のデータ受信準備が整ったためRR
(5)をPCE#02に送信しており、これに応じてPCE#02
からデータ(4)が送られ、再びRR(6)を送ってい
る。
点gは、PCE#01からのデータ受信が完了したため、
点aにて保留状態にしていたPCE#02からのRR(3)に
ついてRR受信処理を実行し、PCE#02に対しデータを送
信したところである。
点hは点eと同様であり、PCE#02がデータ受信中の
ため、点cで開始された既送信RR(3)にかかるデータ
受信の待ち合わせ制御によって、点gで送信されたPCE
#00からのデータが待たされている。
点iはPCE#02からPCE#01に対するデータ送信がデー
タ(5)で完了したため、既送信RR(3)のデータ受信
待ち合わせが解除され、点hで受信したPCE#00からの
データの受信処理を実施し、最後のデータであったため
に正常終了の応答ACK(2)を送信したところである。
〔発明の効果〕
以上説明したように、本発明のプロセッサ間通信にお
けるデータ転送競合回避方式によれば、既に別のRRを送
信し或いは受信しておりそれにかかるデータ受信或いは
データ送信が完了していないといった状態にある場合に
RRの受信があったとき、従来の技術の項で述べた方式2
と同様にRRの受信を行うので、前記方式1のようなRRの
再送による通信のスループットの低下がない。また、既
に別のRRを送信しそれにかかるデータ受信が完了してい
ない状態で新たなRRを受信した場合、方式2のように受
信したRRにかかる受信処理を一律に待ち合わせるのでは
なく、受信RR中の送信元PCEアドレスと自PCEアドレスと
の比較結果に応じて何れか一方を優先してデータ転送の
競合を回避するため、タイマを使用した前記方式2に比
べ通信のスループットが向上する。
【図面の簡単な説明】
第1図は本発明を適用したPCEの構成例を示すブロック
図、 第2図乃至第6図はPCEの制御部で実行されるデータ転
送競合回避に関連する処理例を示す流れ図、 第7図は3台のPCE間でのRR競合時の動作例を示すタイ
ムチャートならびに、 第8図および第9図は本発明を適用するデータ通信シス
テムの全体構成例を示す図である。 図において、 100…PCE(プロセッサ間接続装置) 200…プロセッサ 300…シリアル・バス 101…制御部 102…チャネルI/F 103…送信バッファ 104…受信バッファ 105…送信処理待ちキュー 106…RR送信済フラグ 107…受信処理待ちキュー 108…RR受信済フラグ 109…データ受信待ち合わせフラグ 110…自PCEアドレスラッチ 111…比較器
───────────────────────────────────────────────────── フロントページの続き (72)発明者 星子 隆幸 東京都千代田区内幸町1丁目1番6号 日本電信電話株式会社内 (72)発明者 山鹿 光弘 神奈川県秦野市堀山下1番地 株式会社 日立製作所神奈川工場内 (58)調査した分野(Int.Cl.6,DB名) G06F 15/16 H04L 12/00

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】各々のプロセッサをそれぞれプロセッサ間
    接続装置を介してシリアル・バスに接続し、それらのプ
    ロセッサ間接続装置により、各プロセッサのチャネルの
    多重動作の単位である複数のサブチャネルの各々をそれ
    ぞれ独立に他のサブチャネルと関係付けて各々一対の通
    信パスを設定し、且つ、データ転送時には受信側で受信
    準備が整った場合に受信準備完了通知を受信側から送信
    側へ通知し、送信側ではこの受信準備完了通知にかかる
    受信処理を行ってデータ送信を開始するプロセッサ間通
    信システムにおいて、 前記各プロセッサ間接続装置に、 既に受信準備完了通知を送信しそれにかかるデータ受信
    が完了していないという第1の状態を表示する第1の表
    示手段と、 既に受信準備完了通知の受信および受信処理を行いそれ
    にかかるデータ送信が完了していないという第2の状態
    を表示する第2の表示手段と、 受信準備完了通知の送信処理に際し、前記第1および第
    2の状態が何れも成立していなければ直ちに送信処理を
    行い、それ以外のときはその受信準備完了通知を保留状
    態にして後に再度処理する受信準備完了通知送信制御手
    段と、 受信準備完了通知の受信処理に際し、前記第1および第
    2の状態が何れも成立していなければ直ちに受信処理を
    行い、第1の状態が成立しているときは受信した受信準
    備完了通知中の送信元装置アドレスと自装置アドレスと
    の比較結果に応じて何れか一方を優先し且つ前記第1の
    状態より今回の受信準備完了通知の受信処理を優先する
    場合には前記第1の状態にかかるデータ受信の待ち合わ
    せ制御を行い、それ以外のときは受信処理を保留状態に
    して後に再度処理する受信準備完了通知受信制御手段と
    を備えてなることを特徴とするプロセッサ間通信におけ
    るデータ転送競合回避方式。
JP34177789A 1989-12-29 1989-12-29 プロセッサ間通信におけるデータ転送競合回避方式 Expired - Lifetime JP2911931B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34177789A JP2911931B2 (ja) 1989-12-29 1989-12-29 プロセッサ間通信におけるデータ転送競合回避方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34177789A JP2911931B2 (ja) 1989-12-29 1989-12-29 プロセッサ間通信におけるデータ転送競合回避方式

Publications (2)

Publication Number Publication Date
JPH03204065A JPH03204065A (ja) 1991-09-05
JP2911931B2 true JP2911931B2 (ja) 1999-06-28

Family

ID=18348687

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34177789A Expired - Lifetime JP2911931B2 (ja) 1989-12-29 1989-12-29 プロセッサ間通信におけるデータ転送競合回避方式

Country Status (1)

Country Link
JP (1) JP2911931B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3033646B2 (ja) * 1993-04-20 2000-04-17 日本電気株式会社 プロセッサ間通信方法
JP3068427B2 (ja) * 1995-03-15 2000-07-24 甲府日本電気株式会社 メッセージ制御装置
JP4531643B2 (ja) * 2005-06-27 2010-08-25 株式会社日立製作所 記憶制御方法、システム及びプログラム

Also Published As

Publication number Publication date
JPH03204065A (ja) 1991-09-05

Similar Documents

Publication Publication Date Title
JPH077975B2 (ja) データ伝送を制御するためのシステムおよび方法
JPS6358418B2 (ja)
JPH07210519A (ja) データ転送制御方法および送受信制御装置
JP2911931B2 (ja) プロセッサ間通信におけるデータ転送競合回避方式
EP0270882A2 (en) In band connection establishment for a multiple multi-drop network
JPH1196108A (ja) 計算機システム及びバス制御装置
JPS58158732A (ja) プロセツサ間通信方式
JPH0582617B2 (ja)
JPS61257043A (ja) 高速フレ−ム伝送方式
JPH0588020B2 (ja)
JP2002198979A (ja) Canデータリンク上でのデータ送信方法及び装置
JPH0225963A (ja) プロセッサ間通信方式
JP2001265610A (ja) デバイス制御方法
JPH0583297A (ja) パケツト転送方式
JPH03250945A (ja) フレーム送信割当方式
JP2564499B2 (ja) 送信データのフロー制御方法
JPS62186628A (ja) デ−タ転送方式
JPS6086643A (ja) ロ−カルエリア・ネツトワ−ク・システム
JPH0365702B2 (ja)
JPH03265250A (ja) 通信制御装置
JPS63199541A (ja) 時分割回線・パケツト交換方式
JPS6074836A (ja) デ−タ転送方式
JPS6272053A (ja) プロセツサユニツト
JPH02182062A (ja) 通信制御方式および通信アダプタ
KR20010035652A (ko) 통신 시스템에서의 프로세서간 통신을 위한 에이치디엘씨 제어장치 및 방법