JP2907837B2 - Ｃｒｔコントローラ - Google Patents
ＣｒｔコントローラInfo
- Publication number
- JP2907837B2 JP2907837B2 JP63143961A JP14396188A JP2907837B2 JP 2907837 B2 JP2907837 B2 JP 2907837B2 JP 63143961 A JP63143961 A JP 63143961A JP 14396188 A JP14396188 A JP 14396188A JP 2907837 B2 JP2907837 B2 JP 2907837B2
- Authority
- JP
- Japan
- Prior art keywords
- address
- light pen
- storage circuit
- screen
- stored
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、インタフェース回路と、指示されたCRT上
の座標値をインタフェース回路を介して入力し、入力し
た座標値を記憶している座標値記憶回路とを有するCRT
コントローラに関する。
の座標値をインタフェース回路を介して入力し、入力し
た座標値を記憶している座標値記憶回路とを有するCRT
コントローラに関する。
従来のCRTコントローラは、CRTに表示可能なビデオRA
M空間である実画面を制御するときに、ホストCPUから与
えられた座標値をビデオRAM空間の相対アドレスに変換
し、コントローラ内部で記憶しておき、ホストCPUがこ
の値を知りたい時に、記憶した値をホストCPUに出力す
るか、あるいは、ホストCPUから与えられた座標値をコ
ントローラ内部で記憶しておき、ホストCPUがこの値を
知りたい時に、記憶した値をそのままホストに出力して
いた。
M空間である実画面を制御するときに、ホストCPUから与
えられた座標値をビデオRAM空間の相対アドレスに変換
し、コントローラ内部で記憶しておき、ホストCPUがこ
の値を知りたい時に、記憶した値をホストCPUに出力す
るか、あるいは、ホストCPUから与えられた座標値をコ
ントローラ内部で記憶しておき、ホストCPUがこの値を
知りたい時に、記憶した値をそのままホストに出力して
いた。
上述した従来のCRTコントローラでは、ホストCPUがビ
デオRAMをアクセスする場合、ホストCPUはCRTコントロ
ーラから出力される座標値またはビデオRAM空間の相対
アドレスから、ビデオRAM空間の絶対アドレスの計算を
行なわなければならず、絶対アドレス計算に費される時
間は、仮想画面，実画面が複数個設定され、制御が複雑
になると更に長くなり、ビデオRAMをアクセスするため
のホストCPUの処理時間が長くなるという欠点がある。
デオRAMをアクセスする場合、ホストCPUはCRTコントロ
ーラから出力される座標値またはビデオRAM空間の相対
アドレスから、ビデオRAM空間の絶対アドレスの計算を
行なわなければならず、絶対アドレス計算に費される時
間は、仮想画面，実画面が複数個設定され、制御が複雑
になると更に長くなり、ビデオRAMをアクセスするため
のホストCPUの処理時間が長くなるという欠点がある。
本発明のCRTコントローラは、 仮想画面先頭アドレスを保持している制御情報記憶回
路と、 座標値記憶回路が記憶した座標値を入力し、入力した
座標値を、制御情報記憶回路が保持している仮想画面先
頭アドレスに基づいて、座標値に対応するビデオRAMの
絶対アドレスに変換するアドレス変換回路と、 アドレス変換回路が変換した絶対アドレスを記憶し、
要求があると記憶した絶対アドレスをインタフェース回
路を介して出力するアドレス記憶回路とを有している。
路と、 座標値記憶回路が記憶した座標値を入力し、入力した
座標値を、制御情報記憶回路が保持している仮想画面先
頭アドレスに基づいて、座標値に対応するビデオRAMの
絶対アドレスに変換するアドレス変換回路と、 アドレス変換回路が変換した絶対アドレスを記憶し、
要求があると記憶した絶対アドレスをインタフェース回
路を介して出力するアドレス記憶回路とを有している。
インタフェース回路を介して入力した座標値アドレス
変換回路によってビデオRAMの絶対アドレスに変換さ
せ、変換された絶対アドレスをアドレス記憶回路に記憶
させておくことにより、アドレス変換なしにビデオRAM
へのアクセスを可能にさせることができる。
変換回路によってビデオRAMの絶対アドレスに変換さ
せ、変換された絶対アドレスをアドレス記憶回路に記憶
させておくことにより、アドレス変換なしにビデオRAM
へのアクセスを可能にさせることができる。
次に、本発明の実施例について図面を参照して説明す
る。
る。
第１図は本発明のCRTコントローラの一実施例を示す
構成図、第２図は第１図のCRTコントローラが使用され
ているシステムを示す構成図、第３図はビデオRAM9のビ
デオRAM空間から形成されるCRT表示画面を示す説明図、
第４図はカーソル位置のビデオRAM9上の絶対アドレスを
求めるためのデータを示す説明図、第５図はライトペン
の位置に対応するビデオRAM9上の絶対アドレスを求める
ためのデータを示す説明図、第６図は第５図の部分拡大
図、第７図はライトペンの位置の絶対アドレスの求め方
を示すフローチャートである。
構成図、第２図は第１図のCRTコントローラが使用され
ているシステムを示す構成図、第３図はビデオRAM9のビ
デオRAM空間から形成されるCRT表示画面を示す説明図、
第４図はカーソル位置のビデオRAM9上の絶対アドレスを
求めるためのデータを示す説明図、第５図はライトペン
の位置に対応するビデオRAM9上の絶対アドレスを求める
ためのデータを示す説明図、第６図は第５図の部分拡大
図、第７図はライトペンの位置の絶対アドレスの求め方
を示すフローチャートである。
説明の都合上、最初に第２図のシステムについて説明
する。
する。
このシステムは、CRT8と、表示コードが格納されてい
るビデオRAM9と、CRT8にビデオRAM9の内容を表示させる
CRTコントローラ７と、CRTコントローラ７およびビデオ
RAM9を制御するホストCPU6と、ライトペン等の周辺装置
（不図示）とから構成されている。
るビデオRAM9と、CRT8にビデオRAM9の内容を表示させる
CRTコントローラ７と、CRTコントローラ７およびビデオ
RAM9を制御するホストCPU6と、ライトペン等の周辺装置
（不図示）とから構成されている。
次に上述のCRTコントローラ７について第１図を参照
して説明する。
して説明する。
CRTコントローラ７は、ホストCPU6、CRT8およびビデ
オRAM9とのインタフェースをするインタフェース回路１
と、ホストCPU6より与えられた座標値を記憶する座標値
記憶回路２と、座標値記憶回路２に記憶されている座標
値をビデオRAM9のビデオRAM空間の絶対アドレスに変換
するアドレス変換回路３と、アドレス変換回路３がアド
レス変換するときに必要なビデオRAM制御情報を記憶す
るビデオRAM制御情報記憶回路４と、アドレス変換回路
３で変換された絶対アドレスを記憶するアドレス記憶回
路５とを有する。
オRAM9とのインタフェースをするインタフェース回路１
と、ホストCPU6より与えられた座標値を記憶する座標値
記憶回路２と、座標値記憶回路２に記憶されている座標
値をビデオRAM9のビデオRAM空間の絶対アドレスに変換
するアドレス変換回路３と、アドレス変換回路３がアド
レス変換するときに必要なビデオRAM制御情報を記憶す
るビデオRAM制御情報記憶回路４と、アドレス変換回路
３で変換された絶対アドレスを記憶するアドレス記憶回
路５とを有する。
次にCRT表示画面の形成について第３図を参照して説
明する。
明する。
ビデオRAM空間には、第1,第２仮想画面22,27が設けら
れている。第1,第２仮想画面22,27の先頭20,25のそれぞ
れの絶対アドレスおよび第1,第２仮想画面22,27のそれ
ぞれの横サイズ24,29がビデオRAM制御情報記憶回路４に
記憶されている。さらに、第1,第２仮想画面22,27には
それぞれ第1,第２実画面23,28が設定されている。第1,
第２実画面23,28の各先頭21,26の絶対アドレスがビデオ
RAM制御情報記憶回路４に記憶されている。
れている。第1,第２仮想画面22,27の先頭20,25のそれぞ
れの絶対アドレスおよび第1,第２仮想画面22,27のそれ
ぞれの横サイズ24,29がビデオRAM制御情報記憶回路４に
記憶されている。さらに、第1,第２仮想画面22,27には
それぞれ第1,第２実画面23,28が設定されている。第1,
第２実画面23,28の各先頭21,26の絶対アドレスがビデオ
RAM制御情報記憶回路４に記憶されている。
そして、第１実画面23の内容はCRT表示画面30の第１
画面31として表示され、第２実画面28の内容はCRT表示
画面30の第２画面32として表示されている。
画面31として表示され、第２実画面28の内容はCRT表示
画面30の第２画面32として表示されている。
次に、カーソル位置を絶対アドレスに変換する機能に
ついて第４図を参照して説明する。
ついて第４図を参照して説明する。
いま、カーソル43はホストCPU1より第１仮想画面22内
に与えられているものとする。ホストCPU6からインタフ
ェース回路１を介して入力されたカーソル縦位置41およ
びカーソル横位置42が座標値記憶回路２に記憶される。
アドレス変換回路３は、座標値記憶回路２からカーソル
縦位値41とカーソル横位置42を読出すとともに、ビデオ
RAM制御情報記憶回路４から第１仮想画面先頭20の絶対
アドレスと第１仮想画面横サイズ24を読出す。
に与えられているものとする。ホストCPU6からインタフ
ェース回路１を介して入力されたカーソル縦位置41およ
びカーソル横位置42が座標値記憶回路２に記憶される。
アドレス変換回路３は、座標値記憶回路２からカーソル
縦位値41とカーソル横位置42を読出すとともに、ビデオ
RAM制御情報記憶回路４から第１仮想画面先頭20の絶対
アドレスと第１仮想画面横サイズ24を読出す。
ビデオRAM4空間のカーソル43の絶対アドレス計算が、
次式により行なわれる。
次式により行なわれる。
カーソル43の絶対アドレス＝カーソル縦位置41×第１仮想画面横サイズ24 ＋カーソル横位置42＋第１仮想画面先頭20の絶対アドレス 演算の結果はアドレス記憶回路５に記憶される。ホス
トCPU6は、アドレス記憶回路５に記憶されたカーソル43
の絶対アドレスを、インタフェース回路１を介して読取
ることができる。
トCPU6は、アドレス記憶回路５に記憶されたカーソル43
の絶対アドレスを、インタフェース回路１を介して読取
ることができる。
次に、ライトペンの位置を絶対アドレスに変換する機
能について第５図〜第７図を参照して説明する。
能について第５図〜第７図を参照して説明する。
ホストCPU6より入力されるライトペン検出信号の入力
時に、CRTコントローラ７内部のライトペン位置検出回
路（不図示）で作成されるライトペン縦検出位置61とラ
イトペン横検出位置63が、座標値記憶回路２に記憶され
る。アドレス変換回路３は、座標値記憶回路２からライ
トペン縦検出位置61と、ライトペン横検出位置63を読出
すとともに、以下に記すようにライトペンの位置の絶対
アドレス計算を開始する。
時に、CRTコントローラ７内部のライトペン位置検出回
路（不図示）で作成されるライトペン縦検出位置61とラ
イトペン横検出位置63が、座標値記憶回路２に記憶され
る。アドレス変換回路３は、座標値記憶回路２からライ
トペン縦検出位置61と、ライトペン横検出位置63を読出
すとともに、以下に記すようにライトペンの位置の絶対
アドレス計算を開始する。
ライトペンでCRT表示画面30上に指示された位置であ
るライトペン検出位置56が存在する画面を求める（ステ
ップ71）。本実施例では、第６図に示すように、ライト
ペン縦検出位置61がビデオRAM制御情報記憶回路４に記
憶されている第１画面ラスタ高66より大きいので、第２
画面となる。
るライトペン検出位置56が存在する画面を求める（ステ
ップ71）。本実施例では、第６図に示すように、ライト
ペン縦検出位置61がビデオRAM制御情報記憶回路４に記
憶されている第１画面ラスタ高66より大きいので、第２
画面となる。
式（１）により、ライトペン縦検出位置61を第２画面
内縦検出位置62に変換する（ステップ72）。
内縦検出位置62に変換する（ステップ72）。
第２画面内縦検出位置62＝ライトペン縦検出位置61−第１画面ラスタ高66 …
（１） ライトペン検出位置56を第２実画面28内でのライトペ
ン文字位置55に変換するために、ビデオRAM制御情報記
憶回路４に記憶されている文字フォント縦サイズ64を読
出し、式（２）により、第２画面内縦検出位置62をライ
トペン縦文字位置53に変換する（ステップ73）。
（１） ライトペン検出位置56を第２実画面28内でのライトペ
ン文字位置55に変換するために、ビデオRAM制御情報記
憶回路４に記憶されている文字フォント縦サイズ64を読
出し、式（２）により、第２画面内縦検出位置62をライ
トペン縦文字位置53に変換する（ステップ73）。
ライトペン縦文字位置53＝第２画面内縦位置62/文字フォント縦サイズ64 …
（２） 式（３）により、第２実画面縦位置51を求める（ステ
ップ74）。
（２） 式（３）により、第２実画面縦位置51を求める（ステ
ップ74）。
第２実画面縦位置51＝（第２実画面先頭26の絶対アドレス −第２仮想画面先頭25の絶対アドレス）／第２仮想画面横サイズ29 …（３） 式（４）により、ライトペン縦文字位置53と第２実画
面縦位置51から第２仮想画面27でのライトペン縦文字位
置Ｙ（不図示）を求める（ステップ75）。
面縦位置51から第２仮想画面27でのライトペン縦文字位
置Ｙ（不図示）を求める（ステップ75）。
ライトペン縦文字位置Ｙ（不図示）＝ライトペン縦文字位置53＋第２実画面縦位
置51 …（４） ライトペン検出位置56を第２実画面28内でのライトペ
ン文字位置55に変換するために、ビデオRAM制御情報記
憶されている文字フォント横サイズ65を読出し、式
（５）により、ライトペン横検出位置63をライトペン横
文字位置54に変換する（ステップ76）。
置51 …（４） ライトペン検出位置56を第２実画面28内でのライトペ
ン文字位置55に変換するために、ビデオRAM制御情報記
憶されている文字フォント横サイズ65を読出し、式
（５）により、ライトペン横検出位置63をライトペン横
文字位置54に変換する（ステップ76）。
ライトペン横文字位置54＝ライトペン横検出位置63/文字フォント横サイズ65 …
（５） 式（６）により、第２実画面横位置52を求める（ステ
ップ77）。
（５） 式（６）により、第２実画面横位置52を求める（ステ
ップ77）。
第２実画面横位置52＝（第２実画面先頭26の絶対アドレス −第２仮想画面先頭25の絶対アドレス）を第２仮想画面横サイズ29で割った余
り …（６） 式（７）により、ライトペン横文字位置54と第２実画
面横位置52から第２仮想画面27でのライトペン横文字位
置Ｘ（不図示）を求める（ステップ78）。
り …（６） 式（７）により、ライトペン横文字位置54と第２実画
面横位置52から第２仮想画面27でのライトペン横文字位
置Ｘ（不図示）を求める（ステップ78）。
ライトペン横文字位置Ｘ（不図示）＝ライトペン横文字位置54＋第２実画面横位
置52 …（７） 式（８）により、ライトペン文字位置55のビデオRAM9
空間の絶対アドレスを求める（ステップ79）。
置52 …（７） 式（８）により、ライトペン文字位置55のビデオRAM9
空間の絶対アドレスを求める（ステップ79）。
ライトペン文字位置55の絶対アドレス＝ライトペン縦文字位置Ｙ ×第２仮想画面横サイズ29＋ライトペン横文字位置Ｘ ＋第２仮想画面先頭25の絶対アドレス …（８） 以上の演算式で求まった結果はアドレス記憶回路５に
記憶される。ホストCPU6は、アドレス記憶回路５に記憶
されたライトペン文字位置55の絶対アドレスを、インタ
フェース回路１を介して読取ることができる。
記憶される。ホストCPU6は、アドレス記憶回路５に記憶
されたライトペン文字位置55の絶対アドレスを、インタ
フェース回路１を介して読取ることができる。
以上説明したように本発明は、インタフェース回路を
介して入力した座標値をアドレス変換回路によってビデ
オRAMの絶対アドレスに変換させ、変換された絶対アド
レスを記憶させておくことにより、アドレス変換なしに
ビデオRAMへのアクセスを可能にさせることができる効
果がある。
介して入力した座標値をアドレス変換回路によってビデ
オRAMの絶対アドレスに変換させ、変換された絶対アド
レスを記憶させておくことにより、アドレス変換なしに
ビデオRAMへのアクセスを可能にさせることができる効
果がある。
第１図は本発明のCRTコントローラの一実施例を示す構
成図、第２図は第１図のCRTコントローラが使用されて
いるシステムを示す構成図、第３図はビデオRAM9のビデ
オRAM空間から形成されるCRT表示画面を示す説明図、第
４図はカーソル位置のビデオRAM9上の絶対アドレスを求
めるためのデータを示す説明図、第５図はライトペンの
位置のビデオRAM9上の絶対アドレスを求めるためのデー
タを示す説明図、第６図は第５図の部分拡大図、第７図
はライトペンの位置の絶対アドレスの求め方を示すフロ
ーチャートである。 １……インタフェース回路、 ２……座標値記憶回路、 ３……アドレス変換回路、 ４……ビデオRAM制御情報記憶回路、 ５……アドレス記憶回路、 ６……ホストCPU、 ７……CRTコントローラ、 ８……CRT、 ９……ビデオRAM。
成図、第２図は第１図のCRTコントローラが使用されて
いるシステムを示す構成図、第３図はビデオRAM9のビデ
オRAM空間から形成されるCRT表示画面を示す説明図、第
４図はカーソル位置のビデオRAM9上の絶対アドレスを求
めるためのデータを示す説明図、第５図はライトペンの
位置のビデオRAM9上の絶対アドレスを求めるためのデー
タを示す説明図、第６図は第５図の部分拡大図、第７図
はライトペンの位置の絶対アドレスの求め方を示すフロ
ーチャートである。 １……インタフェース回路、 ２……座標値記憶回路、 ３……アドレス変換回路、 ４……ビデオRAM制御情報記憶回路、 ５……アドレス記憶回路、 ６……ホストCPU、 ７……CRTコントローラ、 ８……CRT、 ９……ビデオRAM。
Claims (1)
- 【請求項１】インタフェース回路と、指示されたCRT上
の座標値をインタフェース回路を介して入力し、入力し
た座標値を記憶している座標値記憶回路とを有するCRT
コントローラにおいて、 仮想画面先頭アドレスを保持している制御情報記憶回路
と、 前記座標値記憶回路が記憶している座標値を入力し、入
力した座標値を、制御情報記憶回路が保持している仮想
画面先頭アドレスに基づいて、座標値に対応するビデオ
RAMの絶対アドレスに変換するアドレス変換回路と、 アドレス変換回路が変換した絶対アドレスを記憶し、要
求があると記憶した絶対アドレスを前記インタフェース
回路を介して出力するアドレス記憶回路とを有すること
を特徴とするCRTコントローラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63143961A JP2907837B2 (ja) | 1988-06-10 | 1988-06-10 | Ｃｒｔコントローラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63143961A JP2907837B2 (ja) | 1988-06-10 | 1988-06-10 | Ｃｒｔコントローラ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01312591A JPH01312591A (ja) | 1989-12-18 |
| JP2907837B2 true JP2907837B2 (ja) | 1999-06-21 |
Family
ID=15351078
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63143961A Expired - Lifetime JP2907837B2 (ja) | 1988-06-10 | 1988-06-10 | Ｃｒｔコントローラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2907837B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5748240A (en) * | 1996-03-15 | 1998-05-05 | International Business Machines Corporation | Optimal array addressing control structure comprising an I-frame only video encoder and a frame difference unit which includes an address counter for addressing memory addresses |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0778713B2 (ja) * | 1986-09-20 | 1995-08-23 | 富士通株式会社 | 入力デ−タ制御装置 |
-
1988
- 1988-06-10 JP JP63143961A patent/JP2907837B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01312591A (ja) | 1989-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5526481A (en) | Display scrolling system for personal digital assistant | |
| US8045828B2 (en) | Apparatus for processing images, and method and computer program product for detecting image updates | |
| JP2907837B2 (ja) | Ｃｒｔコントローラ | |
| JP2583850B2 (ja) | ウインドウ表示制御装置 | |
| JPS59214944A (ja) | 図形出力端末装置 | |
| JPS6360671A (ja) | 画像処理装置およびその方法 | |
| JP2764788B2 (ja) | 表示制御装置 | |
| JPH0318999Y2 (ja) | ||
| JP2829051B2 (ja) | 文字表示方式 | |
| JP3312699B2 (ja) | 仮想ｖｒａｍによる画面表示方法 | |
| JPH063469Y2 (ja) | コンピユ−タ支援作図装置 | |
| JPS628192A (ja) | カ−ソル制御回路 | |
| JP2679971B2 (ja) | グラフイツク図形表示制御装置 | |
| JPS6315617B2 (ja) | ||
| JP2595655B2 (ja) | 表示装置 | |
| JPH0869368A (ja) | 画像出力装置 | |
| JP2765313B2 (ja) | タッチパネル装置 | |
| JPS62265691A (ja) | マルチウインドウ表示装置 | |
| WO1991013428A1 (en) | Bit map display controller | |
| JP3266606B2 (ja) | 多項目入力装置 | |
| JPH06301374A (ja) | 画像作成装置 | |
| JPS60114926A (ja) | 二次元座標データの変換装置 | |
| JPS61190390A (ja) | 表示装置のカ−ソル表示方式 | |
| JPH025623A (ja) | 情報処理装置 | |
| JPH0318717B2 (ja) |