JP2896889B2 - 複数チャンネル用のシンボルタイミング復旧回路 - Google Patents
複数チャンネル用のシンボルタイミング復旧回路Info
- Publication number
- JP2896889B2 JP2896889B2 JP3719598A JP3719598A JP2896889B2 JP 2896889 B2 JP2896889 B2 JP 2896889B2 JP 3719598 A JP3719598 A JP 3719598A JP 3719598 A JP3719598 A JP 3719598A JP 2896889 B2 JP2896889 B2 JP 2896889B2
- Authority
- JP
- Japan
- Prior art keywords
- recovery circuit
- main
- timing recovery
- timing
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000011084 recovery Methods 0.000 title claims description 35
- 238000005070 sampling Methods 0.000 claims description 42
- 230000001419 dependent effect Effects 0.000 claims description 13
- 238000004891 communication Methods 0.000 claims description 12
- 230000003111 delayed effect Effects 0.000 claims description 5
- 230000001934 delay Effects 0.000 claims description 2
- 238000001514 detection method Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 101001057504 Homo sapiens Interferon-stimulated gene 20 kDa protein Proteins 0.000 description 1
- 101001055144 Homo sapiens Interleukin-2 receptor subunit alpha Proteins 0.000 description 1
- 102100026878 Interleukin-2 receptor subunit alpha Human genes 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
- H04L7/0062—Detection of the synchronisation error by features other than the received signal transition detection of error based on data decision error, e.g. Mueller type detection
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/14—Channel dividing arrangements, i.e. in which a single bit stream is divided between several baseband channels and reassembled at the receiver
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Dc Digital Transmission (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、複数のチャンネル
を使用するベースバンドＰＡＭ（Pulse Amplitude Modu
lation）通信システムにおけるシンボルタイミング復旧
回路に関し、詳しくは、、電圧制御発振器間の干渉を排
除し得る複数チャンネル用のシンボルタイミング復旧回
路に関するものである。
を使用するベースバンドＰＡＭ（Pulse Amplitude Modu
lation）通信システムにおけるシンボルタイミング復旧
回路に関し、詳しくは、、電圧制御発振器間の干渉を排
除し得る複数チャンネル用のシンボルタイミング復旧回
路に関するものである。
【０００２】
【従来の技術】従来のベースバンドＰＡＭ通信システム
の基本構成は、図４に示したように、送信端Ｔｘ側にお
いて、２進データａk をパルス振幅変調してアナログ信
号ｓ（ｔ）を出力するパルス振幅変調部１０と、受信端
Ｒｘ側において、チャンネルＣＨを経て受信されたアナ
ログ信号ｒ（ｔ）をディジタル信号ｒk に変換するＡ／
Ｄ変換器２０（Analog／Digital converter ；以下ＡＤ
Ｃと略称する）と、該ＡＤＣ２０の出力信号ｒk を受け
て、送受信端間のタイミングエラー検出及びこのタイミ
ングエラー訂正動作を遂行した後、前記ＡＤＣ２０での
サンプリングタイミングをフィードバック制御するシン
ボルタイミング復旧回路３０（Symbol Timming Recover
y ；以下ＳＴＲと略称する）と、前記ＡＤＣ２０の出力
信号ｒk から雑音成分を除去する等化器（Equlizer）４
０と、該等化器４０の出力を複数の２進データａ′k に
変換するスライサ（Slicer）５０と、から構成されてい
た。
の基本構成は、図４に示したように、送信端Ｔｘ側にお
いて、２進データａk をパルス振幅変調してアナログ信
号ｓ（ｔ）を出力するパルス振幅変調部１０と、受信端
Ｒｘ側において、チャンネルＣＨを経て受信されたアナ
ログ信号ｒ（ｔ）をディジタル信号ｒk に変換するＡ／
Ｄ変換器２０（Analog／Digital converter ；以下ＡＤ
Ｃと略称する）と、該ＡＤＣ２０の出力信号ｒk を受け
て、送受信端間のタイミングエラー検出及びこのタイミ
ングエラー訂正動作を遂行した後、前記ＡＤＣ２０での
サンプリングタイミングをフィードバック制御するシン
ボルタイミング復旧回路３０（Symbol Timming Recover
y ；以下ＳＴＲと略称する）と、前記ＡＤＣ２０の出力
信号ｒk から雑音成分を除去する等化器（Equlizer）４
０と、該等化器４０の出力を複数の２進データａ′k に
変換するスライサ（Slicer）５０と、から構成されてい
た。
【０００３】前記ＳＴＲ３０に関しては、図４の破線で
示すようにＡＤＣ２０の入力信号ｒ（ｔ）によりサンプ
リング信号を出力する方式（Feed Forward方式）、又は
ＡＤＣ２０の出力信号ｒk によりサンプリング信号を出
力する方式（Feed Back 方式）があるが、ディジタル信
号を処理するという長所のため、ここではFeed Back方
式について示してある。
示すようにＡＤＣ２０の入力信号ｒ（ｔ）によりサンプ
リング信号を出力する方式（Feed Forward方式）、又は
ＡＤＣ２０の出力信号ｒk によりサンプリング信号を出
力する方式（Feed Back 方式）があるが、ディジタル信
号を処理するという長所のため、ここではFeed Back方
式について示してある。
【０００４】このような従来のベースバンドＰＡＭ通信
システムにおいて、複数のチャンネルを有する場合の構
成を図５に示す。図５において、各チャンネルＣＨ１，
・・・，ＣＨｎが図４に示した従来のベースバンドＰＡ
Ｍ通信システムの基本構成を有し、直列／並列変換器６
０（Serial to Parallel Converter；以下ＳＰＣと略称
する）と、並列／直列変換器７０（Parallel to Serial
Converter；以下ＰＳＣと略称する）とが各チャンネル
ＣＨ１，・・・，ＣＨｎを統合するように構成されてい
た。
システムにおいて、複数のチャンネルを有する場合の構
成を図５に示す。図５において、各チャンネルＣＨ１，
・・・，ＣＨｎが図４に示した従来のベースバンドＰＡ
Ｍ通信システムの基本構成を有し、直列／並列変換器６
０（Serial to Parallel Converter；以下ＳＰＣと略称
する）と、並列／直列変換器７０（Parallel to Serial
Converter；以下ＰＳＣと略称する）とが各チャンネル
ＣＨ１，・・・，ＣＨｎを統合するように構成されてい
た。
【０００５】又、各チャンネルＣＨ１，・・・，ＣＨｎ
のＳＴＲ３０−１，・・・，３０−ｎの構成は、図６に
示したように、各ＳＴＲ回路３０−１，・・・，３０−
ｎが同一形態に構成され、ＰＬＬ（Phase Locked01oop)
として考えられる。即ち、上記各ＳＴＲ３０−１，・・
・，３０−ｎにおいては、前記各ＡＤＣ２０−１，・・
・，２０−ｎから出力されたディジタル信号ｒ１k ，・
・・、ｒｎ k の入力を受けて送受信端間のタイミングエ
ラーを検出するタイミングエラー検出器（Timming Erro
r Detector；以下、ＴＥＤと略称する）１１と、該ＴＥ
Ｄ１１からのタイミングエラー量に応じた出力信号に対
応する周波数で発振しＡＤＣ２０−１，・・・，２０−
ｎに前記発振出力をサンプリング信号として出力する電
圧制御発振器（Voltage Controlled Oscillator ；以
下、ＶＣＯと略する）１２と、から構成されていた。
のＳＴＲ３０−１，・・・，３０−ｎの構成は、図６に
示したように、各ＳＴＲ回路３０−１，・・・，３０−
ｎが同一形態に構成され、ＰＬＬ（Phase Locked01oop)
として考えられる。即ち、上記各ＳＴＲ３０−１，・・
・，３０−ｎにおいては、前記各ＡＤＣ２０−１，・・
・，２０−ｎから出力されたディジタル信号ｒ１k ，・
・・、ｒｎ k の入力を受けて送受信端間のタイミングエ
ラーを検出するタイミングエラー検出器（Timming Erro
r Detector；以下、ＴＥＤと略称する）１１と、該ＴＥ
Ｄ１１からのタイミングエラー量に応じた出力信号に対
応する周波数で発振しＡＤＣ２０−１，・・・，２０−
ｎに前記発振出力をサンプリング信号として出力する電
圧制御発振器（Voltage Controlled Oscillator ；以
下、ＶＣＯと略する）１２と、から構成されていた。
【０００６】このように構成された従来のベースバンド
ＰＡＭ通信システムの動作を図５及び図６を用いて説明
すると次のようである。先ず、送信端Ｔｘでは送信すべ
き２進データａk （ｋ＝０、１、２、・・・）をＳＰＣ
６０を通して複数のチャンネルＣＨ１，・・・，ＣＨｎ
に分配し、該分配された２進データｂ１k ，・・・，ｂ
ｎk はパルス振幅変調部１０−１，・・・，１０−ｎで
アナログ信号ｓ１（ｔ），・・・，ｓｎ（ｔ）に変換さ
れた後、各チャンネルＣＨ１，・・・，ＣＨｎを通って
伝送される。
ＰＡＭ通信システムの動作を図５及び図６を用いて説明
すると次のようである。先ず、送信端Ｔｘでは送信すべ
き２進データａk （ｋ＝０、１、２、・・・）をＳＰＣ
６０を通して複数のチャンネルＣＨ１，・・・，ＣＨｎ
に分配し、該分配された２進データｂ１k ，・・・，ｂ
ｎk はパルス振幅変調部１０−１，・・・，１０−ｎで
アナログ信号ｓ１（ｔ），・・・，ｓｎ（ｔ）に変換さ
れた後、各チャンネルＣＨ１，・・・，ＣＨｎを通って
伝送される。
【０００７】次いで、受信端Ｒｘでは受信された各信号
ｒ１（ｔ），・・・，ｒｎ（ｔ）をＡＤＣ２０−１，・
・・，２０−ｎによってディジタル信号ｒ１k ，・・
・，ｒｎk に変換する。このとき、ＡＤＣ２０−１，・
・・，２０−ｎでは正確なシンボルタイミングのための
サンプリング信号が必要になる。即ち、図６に示したよ
うに、ＳＴＲ３０−１，・・・，３０−ｎのＴＥＤ１１
は、上記ＡＤＣ２０−１，・・・，２０−ｎから出力さ
れたディジタル信号ｒ１ k ，・・・，ｒｎk からタイミ
ングエラーを検出した後、該検出されたタイミングエラ
ー量に比例する電圧でＶＣＯ１２を駆動させる。これに
より、ＶＣＯ１２から上記ＡＤＣ２０−１，・・・，２
０−ｎに入力されるサンプリング信号の周波数が変化し
てタイミングエラーを訂正するよう動作する。
ｒ１（ｔ），・・・，ｒｎ（ｔ）をＡＤＣ２０−１，・
・・，２０−ｎによってディジタル信号ｒ１k ，・・
・，ｒｎk に変換する。このとき、ＡＤＣ２０−１，・
・・，２０−ｎでは正確なシンボルタイミングのための
サンプリング信号が必要になる。即ち、図６に示したよ
うに、ＳＴＲ３０−１，・・・，３０−ｎのＴＥＤ１１
は、上記ＡＤＣ２０−１，・・・，２０−ｎから出力さ
れたディジタル信号ｒ１ k ，・・・，ｒｎk からタイミ
ングエラーを検出した後、該検出されたタイミングエラ
ー量に比例する電圧でＶＣＯ１２を駆動させる。これに
より、ＶＣＯ１２から上記ＡＤＣ２０−１，・・・，２
０−ｎに入力されるサンプリング信号の周波数が変化し
てタイミングエラーを訂正するよう動作する。
【０００８】次いで、ＡＤＣ２０−１，・・・，２０−
ｎは、上記ＶＣＯ１２から出力されたサンプリング信号
により受信信号ｒ１（ｔ），・・・，ｒｎ（ｔ）をサン
プリングしてタイミングエラーの除去されたディジタル
信号ｒ１k ，・・・，ｒｎkを出力する。これらタイミ
ングエラーの除去されたディジタル信号ｒ１k ，・・
・，ｒｎk は、等化器４０−１，・・・，４０−ｎをそ
れぞれ通ってチャンネルＣＨ１，・・・，ＣＨｎから生
じた歪曲及び雑音が最大限抑制された後、スライサ５０
−１，・・・，５０−ｎによって２進データｂ′１k ，
・・・，ｂ′ｎkに復旧される。
ｎは、上記ＶＣＯ１２から出力されたサンプリング信号
により受信信号ｒ１（ｔ），・・・，ｒｎ（ｔ）をサン
プリングしてタイミングエラーの除去されたディジタル
信号ｒ１k ，・・・，ｒｎkを出力する。これらタイミ
ングエラーの除去されたディジタル信号ｒ１k ，・・
・，ｒｎk は、等化器４０−１，・・・，４０−ｎをそ
れぞれ通ってチャンネルＣＨ１，・・・，ＣＨｎから生
じた歪曲及び雑音が最大限抑制された後、スライサ５０
−１，・・・，５０−ｎによって２進データｂ′１k ，
・・・，ｂ′ｎkに復旧される。
【０００９】そして、各チャンネルＣＨ１，・・・，Ｃ
Ｈｎ毎に独立的、且つ並列的に処理された各２進データ
ｂ′１k ，・・・，ｂ′ｎk は、ＰＳＣ７０で統合され
て一連の直列データａ′k に復旧され、これが最終の出
力となる。 上述したように、従来の複数（ｎ個）のチャ
ンネルからなるベースバンドＰＡＭ通信システムにおい
ては、ｎ個のＳＴＲ３０−１，・・・，３０−ｎを独立
的に動作させるため、ｎ個のＶＣＯ１２が必要になる。
Ｈｎ毎に独立的、且つ並列的に処理された各２進データ
ｂ′１k ，・・・，ｂ′ｎk は、ＰＳＣ７０で統合され
て一連の直列データａ′k に復旧され、これが最終の出
力となる。 上述したように、従来の複数（ｎ個）のチャ
ンネルからなるベースバンドＰＡＭ通信システムにおい
ては、ｎ個のＳＴＲ３０−１，・・・，３０−ｎを独立
的に動作させるため、ｎ個のＶＣＯ１２が必要になる。
【００１０】
【発明が解決しようとする課題】然るに、このように構
成された従来の複数のチャンネルを有するベースバンド
ＰＡＭ通信システムにおいては、ｎ個のＶＣＯ１２が同
一の周波数で動作するため相互干渉を回避することが出
来ず、よって、正常なＰＬＬロッキング（Locking)動作
を行うことが難しくなるという不都合な点があった。
成された従来の複数のチャンネルを有するベースバンド
ＰＡＭ通信システムにおいては、ｎ個のＶＣＯ１２が同
一の周波数で動作するため相互干渉を回避することが出
来ず、よって、正常なＰＬＬロッキング（Locking)動作
を行うことが難しくなるという不都合な点があった。
【００１１】且つ、ｎ個のチャンネルに対するｎ個の受
信器を単一チップ内に集積させると、ＶＣＯ間の干渉現
象が一層甚だしくなって、結局は正常なシンボルタイミ
ング復旧ができないという不都合な点があった。本発明
の目的は、複数のチャンネルからなるベースバンドＰＡ
Ｍ通信システムにおいて、ＶＣＯ間の干渉を排除し得る
複数チャンネル用のシンボルタイミング復旧回路を提供
しようとするものである。
信器を単一チップ内に集積させると、ＶＣＯ間の干渉現
象が一層甚だしくなって、結局は正常なシンボルタイミ
ング復旧ができないという不都合な点があった。本発明
の目的は、複数のチャンネルからなるベースバンドＰＡ
Ｍ通信システムにおいて、ＶＣＯ間の干渉を排除し得る
複数チャンネル用のシンボルタイミング復旧回路を提供
しようとするものである。
【００１２】
【課題を解決するための手段】このような目的を達成す
るため、請求項１に記載の本発明では、複数のチャンネ
ルを有するベースバンドＡＰＭ通信システムの受信側に
おける、アナログ受信信号をディジタル信号に変換する
Ａ／Ｄ変換器のサンプリングタイミングを制御するシン
ボルタイミング復旧回路において、前記複数のチャンネ
ルのうち１つのメインチャンネルを介して受信されるメ
イン受信信号のタイミングエラーを検出してメイン受信
信号のサンプリング信号を生成してメインＡ／Ｄ変換器
に出力するメインシンボルタイミング復旧回路と、残り
の各従属チャンネルで受信される従属受信信号のタイミ
ングエラーを各々検出して各遅延時間を決定すると共
に、前記サンプリング信号を共通に入力し、この入力す
るサンプリング信号を前記各遅延時間だけ遅延させて対
応する各従属Ａ／Ｄ変換器の各サンプリング信号とする
１個以上の従属シンボルタイミング復旧回路と、を備え
て構成した。
るため、請求項１に記載の本発明では、複数のチャンネ
ルを有するベースバンドＡＰＭ通信システムの受信側に
おける、アナログ受信信号をディジタル信号に変換する
Ａ／Ｄ変換器のサンプリングタイミングを制御するシン
ボルタイミング復旧回路において、前記複数のチャンネ
ルのうち１つのメインチャンネルを介して受信されるメ
イン受信信号のタイミングエラーを検出してメイン受信
信号のサンプリング信号を生成してメインＡ／Ｄ変換器
に出力するメインシンボルタイミング復旧回路と、残り
の各従属チャンネルで受信される従属受信信号のタイミ
ングエラーを各々検出して各遅延時間を決定すると共
に、前記サンプリング信号を共通に入力し、この入力す
るサンプリング信号を前記各遅延時間だけ遅延させて対
応する各従属Ａ／Ｄ変換器の各サンプリング信号とする
１個以上の従属シンボルタイミング復旧回路と、を備え
て構成した。
【００１３】かかる構成では、メインシンボルタイミン
グ復旧回路は、従来と同様にＰＬＬ動作によってタイミ
ングエラーを修正するようサンプリング信号を発生す
る。従属シンボルタイミング復旧回路は、メインシンボ
ルタイミング復旧回路からのサンプリング信号を自身の
タンミングエラー量に応じて遅延させて自身のサンプリ
ング信号として使用するようになる。
グ復旧回路は、従来と同様にＰＬＬ動作によってタイミ
ングエラーを修正するようサンプリング信号を発生す
る。従属シンボルタイミング復旧回路は、メインシンボ
ルタイミング復旧回路からのサンプリング信号を自身の
タンミングエラー量に応じて遅延させて自身のサンプリ
ング信号として使用するようになる。
【００１４】前記メインシンボルタイミング復旧回路
は、具体的には請求項２に記載のように、前記メインＡ
／Ｄ変換器の出力を受けて送受信端間のタイミングエラ
ーを検出するタイミングエラー検出器と、該タイミング
エラー検出器から出力される検出タイミングエラー量に
応じた出力信号により前記Ａ／Ｄ変換器に出力する前記
サンプリング信号の周波数を変化する電圧制御発振器
と、から構成される。
は、具体的には請求項２に記載のように、前記メインＡ
／Ｄ変換器の出力を受けて送受信端間のタイミングエラ
ーを検出するタイミングエラー検出器と、該タイミング
エラー検出器から出力される検出タイミングエラー量に
応じた出力信号により前記Ａ／Ｄ変換器に出力する前記
サンプリング信号の周波数を変化する電圧制御発振器
と、から構成される。
【００１５】前記各従属シンボルタイミング復旧回路
は、具体的には請求項３に記載のように、従属Ａ／Ｄ変
換器の出力を受けて送受信端間のタイミングエラーを検
出するタイミングエラー検出器と、該タイミングエラー
検出器で検出されたタイミングエラー量を累積する累算
器と、前記メインシンボルタイミング復旧回路から出力
されたサンプリング信号を入力し、前記累算器の累積エ
ラー量に応じて前記遅延時間を調整して前記サンプリン
グ信号を遅延して前記従属Ａ／Ｄ変換器に出力する電圧
制御遅延器と、から構成される。
は、具体的には請求項３に記載のように、従属Ａ／Ｄ変
換器の出力を受けて送受信端間のタイミングエラーを検
出するタイミングエラー検出器と、該タイミングエラー
検出器で検出されたタイミングエラー量を累積する累算
器と、前記メインシンボルタイミング復旧回路から出力
されたサンプリング信号を入力し、前記累算器の累積エ
ラー量に応じて前記遅延時間を調整して前記サンプリン
グ信号を遅延して前記従属Ａ／Ｄ変換器に出力する電圧
制御遅延器と、から構成される。
【００１６】請求項４に記載のように、前記電圧制御遅
延器は、前記タイミングエラー検出器で検出された現在
のタイミングエラーが、正の時は前記メインシンボルタ
イミング復旧回路から入力されたサンプリング信号の遅
延時間を延長し、負の時は前記メインシンボルタイミン
グ復旧回路から入力されたサンプリング信号の遅延時間
を短縮する構成である。
延器は、前記タイミングエラー検出器で検出された現在
のタイミングエラーが、正の時は前記メインシンボルタ
イミング復旧回路から入力されたサンプリング信号の遅
延時間を延長し、負の時は前記メインシンボルタイミン
グ復旧回路から入力されたサンプリング信号の遅延時間
を短縮する構成である。
【００１７】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を用いて説明する。尚、本実施形態ではチャンネ
ル数をｎ個として説明する。本実施形態に係る複数チャ
ンネル用のシンボルタイミング復旧回路（以下、ＳＴＲ
回路と略称する）においては、図１に示したように、１
個のメインＳＴＲ回路１００−１と、ｎ−１個の従属Ｓ
ＴＲ回路１００−２，・・・，１００−ｎと、から構成
されている。
て図面を用いて説明する。尚、本実施形態ではチャンネ
ル数をｎ個として説明する。本実施形態に係る複数チャ
ンネル用のシンボルタイミング復旧回路（以下、ＳＴＲ
回路と略称する）においては、図１に示したように、１
個のメインＳＴＲ回路１００−１と、ｎ−１個の従属Ｓ
ＴＲ回路１００−２，・・・，１００−ｎと、から構成
されている。
【００１８】そして、上記メインＳＴＲ回路１００−１
は、メインＡＤＣ２０−１の出力を受け送受信端間のタ
イミングエラーを検出するＴＥＤ２２と、該ＴＥＤ２２
からの検出したタイミングエラー量に応じた出力信号に
対応する周波数で発振し前記メインＡＤＣ２０−１に前
記発振出力をサンプリング信号として出力するＶＣＯ２
３と、から構成されている。
は、メインＡＤＣ２０−１の出力を受け送受信端間のタ
イミングエラーを検出するＴＥＤ２２と、該ＴＥＤ２２
からの検出したタイミングエラー量に応じた出力信号に
対応する周波数で発振し前記メインＡＤＣ２０−１に前
記発振出力をサンプリング信号として出力するＶＣＯ２
３と、から構成されている。
【００１９】且つ、前記各従属ＳＴＲ回路１００−２，
・・・，１００−ｎは、各従属ＡＤＣ２０−２，・・
・，２０−ｎの出力を受けて送受信間のタイミングエラ
ーを検出するＴＥＤ２２と、該ＴＥＤ２２から出力され
たタイミングエラー量を累積する累算器（Accumulator
；以下、ＡＣＣと略称する）２４と、上記メインＳＴ
Ｒ回路１００−１のＶＣＯ２３から出力されたサンプリ
ング信号を受け、上記ＡＣＣ２４からの出力によりサン
プリング信号の遅延時間を調整して前記各従属ＡＤＣ２
０−２，・・・，２０−ｎに出力する電圧制御遅延器
（Voltage ControlledDelay；以下、ＶＣＤと略称す
る）２５と、からそれぞれ構成されている。
・・・，１００−ｎは、各従属ＡＤＣ２０−２，・・
・，２０−ｎの出力を受けて送受信間のタイミングエラ
ーを検出するＴＥＤ２２と、該ＴＥＤ２２から出力され
たタイミングエラー量を累積する累算器（Accumulator
；以下、ＡＣＣと略称する）２４と、上記メインＳＴ
Ｒ回路１００−１のＶＣＯ２３から出力されたサンプリ
ング信号を受け、上記ＡＣＣ２４からの出力によりサン
プリング信号の遅延時間を調整して前記各従属ＡＤＣ２
０−２，・・・，２０−ｎに出力する電圧制御遅延器
（Voltage ControlledDelay；以下、ＶＣＤと略称す
る）２５と、からそれぞれ構成されている。
【００２０】このように構成された複数チャンネル用の
ＳＴＲ回路の動作について図面を用いて説明すると次の
ようである。説明の便宜上、図２に示したように、送信
端Ｔｘ側ではアナログ信号ｓ１（ｔ）が先に送信され、
所定時間間隔（シンボル周期Ｔｏ）を置いてそれぞれア
ナログ信号ｓ２（ｔ），・・・，ｓｎ（ｔ）が順次伝送
されるものと仮定する。また、伝送チャンネルＣＨ１，
・・・，ＣＨｎの伝送特性差により受信信号ｒ１
（ｔ），・・・，ｒｎ（ｔ）間の時間差は正確にシンボ
ル周期Ｔｏにはならず、図示のように時間差Ｔｄ１，・
・・，Ｔｄｎで受信されシンボル周期Ｔｏに対してずれ
が発生し、このずれは±Ｔｏを超えないものと仮定す
る。その結果、受信端Ｒｘ側では、受信信号ｒ１（ｔ）
が最初に受信され、次いで各受信信号ｒ２（ｔ），・・
・，ｒｎ（ｔ）が順次受信される。
ＳＴＲ回路の動作について図面を用いて説明すると次の
ようである。説明の便宜上、図２に示したように、送信
端Ｔｘ側ではアナログ信号ｓ１（ｔ）が先に送信され、
所定時間間隔（シンボル周期Ｔｏ）を置いてそれぞれア
ナログ信号ｓ２（ｔ），・・・，ｓｎ（ｔ）が順次伝送
されるものと仮定する。また、伝送チャンネルＣＨ１，
・・・，ＣＨｎの伝送特性差により受信信号ｒ１
（ｔ），・・・，ｒｎ（ｔ）間の時間差は正確にシンボ
ル周期Ｔｏにはならず、図示のように時間差Ｔｄ１，・
・・，Ｔｄｎで受信されシンボル周期Ｔｏに対してずれ
が発生し、このずれは±Ｔｏを超えないものと仮定す
る。その結果、受信端Ｒｘ側では、受信信号ｒ１（ｔ）
が最初に受信され、次いで各受信信号ｒ２（ｔ），・・
・，ｒｎ（ｔ）が順次受信される。
【００２１】先ず、図３に示したように、受信端Ｒｘ側
のメインＳＴＲ回路１００−１では従来と同様に独立的
なＰＬＬ動作原理により、受信信号ｒ１（ｔ）から該当
のシンボルタイミングに適合するサンプリングパルス信
号ｐ１（ｔ）を生成する。このとき、ＶＣＯ２３は初期
位相を受信信号ｒ１（ｔ）の零交差点に合わせることに
より、ＺＥＲＯ位相動作開始（Zero Phase Start）が成
立される。
のメインＳＴＲ回路１００−１では従来と同様に独立的
なＰＬＬ動作原理により、受信信号ｒ１（ｔ）から該当
のシンボルタイミングに適合するサンプリングパルス信
号ｐ１（ｔ）を生成する。このとき、ＶＣＯ２３は初期
位相を受信信号ｒ１（ｔ）の零交差点に合わせることに
より、ＺＥＲＯ位相動作開始（Zero Phase Start）が成
立される。
【００２２】また、上記ＰＬＬの動作原理は、文献（Ｉ
ＥＥＥ，Ｔ−ＣＯＭ，Ｍａｙ１９７６、’Timming Reco
very in Digital Synchronous Data Receiver ’by K.M
ueller and M.Muller)に記載された’Symbol Timming R
ecovery ’というアルゴリズムに基づいている。次い
で、受信端Ｒｘ側の各従属ＳＴＲ回路１００−２，・・
・，１００−ｎは、上記メインＳＴＲ回路１００−１か
ら出力された前記サンプリングパルスｐ１（ｔ）をそれ
ぞれ共通に受けて、それぞれ自身のＴＥＤ２２の出力に
応じて上記サンプリングパルスｐ１（ｔ）をそれぞれ所
定時間遅延させ、図３に示したように、自身の受信信号
ｒ２（ｔ），・・・，ｒｎ（ｔ）に対するサンプリング
パルスｐ２（ｔ），・・・，ｐｎ（ｔ）として使用す
る。
ＥＥＥ，Ｔ−ＣＯＭ，Ｍａｙ１９７６、’Timming Reco
very in Digital Synchronous Data Receiver ’by K.M
ueller and M.Muller)に記載された’Symbol Timming R
ecovery ’というアルゴリズムに基づいている。次い
で、受信端Ｒｘ側の各従属ＳＴＲ回路１００−２，・・
・，１００−ｎは、上記メインＳＴＲ回路１００−１か
ら出力された前記サンプリングパルスｐ１（ｔ）をそれ
ぞれ共通に受けて、それぞれ自身のＴＥＤ２２の出力に
応じて上記サンプリングパルスｐ１（ｔ）をそれぞれ所
定時間遅延させ、図３に示したように、自身の受信信号
ｒ２（ｔ），・・・，ｒｎ（ｔ）に対するサンプリング
パルスｐ２（ｔ），・・・，ｐｎ（ｔ）として使用す
る。
【００２３】例えば、初期にＴＥＤ２２で検出された現
在のタイミングエラー量の累積値が正である、即ち、Ｖ
ＣＤ２５の出力であるサンプリングパルスｐ２（ｔ），
・・・，ｐｎ（ｔ）のタイミングが受信信号ｒ２
（ｔ），・・・，ｒｎ（ｔ）のシンボルタイミングより
も速いと遅延時間を延長させる。また、ＴＥＤ２２で検
出された現在のタイミングエラー量の累積値が負であ
る、即ち、ＶＣＤ２５の出力であるサンプリングパルス
ｐ２（ｔ），・・・，ｐｎ（ｔ）のタイミングが受信信
号ｒ２（ｔ），・・・，ｒｎ（ｔ）のシンボルタイミン
グよりも遅いと遅延時間を短縮させ、タイミングエラー
がなくなるように動作する。
在のタイミングエラー量の累積値が正である、即ち、Ｖ
ＣＤ２５の出力であるサンプリングパルスｐ２（ｔ），
・・・，ｐｎ（ｔ）のタイミングが受信信号ｒ２
（ｔ），・・・，ｒｎ（ｔ）のシンボルタイミングより
も速いと遅延時間を延長させる。また、ＴＥＤ２２で検
出された現在のタイミングエラー量の累積値が負であ
る、即ち、ＶＣＤ２５の出力であるサンプリングパルス
ｐ２（ｔ），・・・，ｐｎ（ｔ）のタイミングが受信信
号ｒ２（ｔ），・・・，ｒｎ（ｔ）のシンボルタイミン
グよりも遅いと遅延時間を短縮させ、タイミングエラー
がなくなるように動作する。
【００２４】即ち、従属ＳＴＲ回路１００−２，・・
・，１００−ｎの各ＶＣＤ２５は電圧により遅延時間量
が調整される時間遅延素子であって、ＡＣＣ２４の累積
タイミングエラー値により遅延時間が調節される。又、
メインＳＴＲ回路１００−１の受信信号ｒ１（ｔ）の零
交差時点と従属ＳＴＲ回路１００−２，・・・，１００
−ｎの受信信号ｒ２（ｔ），・・・，ｒｎ（ｔ）の零交
差時点間の時間間隔をＶＣＤ２５の初期遅延量に加える
ことにより、ＺＥＲＯ位相動作開始（Zero Phase Star
t）が成立される。
・，１００−ｎの各ＶＣＤ２５は電圧により遅延時間量
が調整される時間遅延素子であって、ＡＣＣ２４の累積
タイミングエラー値により遅延時間が調節される。又、
メインＳＴＲ回路１００−１の受信信号ｒ１（ｔ）の零
交差時点と従属ＳＴＲ回路１００−２，・・・，１００
−ｎの受信信号ｒ２（ｔ），・・・，ｒｎ（ｔ）の零交
差時点間の時間間隔をＶＣＤ２５の初期遅延量に加える
ことにより、ＺＥＲＯ位相動作開始（Zero Phase Star
t）が成立される。
【００２５】更に、ＶＣＤ２５は本来ＶＣＯ２３のよう
なエラー累積機能を有しないため、受信信号ｒ２
（ｔ），・・・，ｒｎ（ｔ）のタイミングを追跡するこ
とができない。従って、ＡＣＣ２４をＴＥＤ２２とＶＣ
Ｄ２５との間に挿入して受信信号ｒ２（ｔ），・・・，
ｒｎ（ｔ）のタイミングを追跡するようになっている。
このとき、必要に応じてメインＳＴＲ回路１００−１の
ＴＥＤ２２とＶＣＯ２３との間、又は、従属ＳＴＲ回路
１００−２，・・・，１００−ｎのＴＥＤ２２とＶＣＤ
２５との間に回路の動作を安定化させるループフィルタ
ー（Loop Filter)を挿入して用いることも出来る。
なエラー累積機能を有しないため、受信信号ｒ２
（ｔ），・・・，ｒｎ（ｔ）のタイミングを追跡するこ
とができない。従って、ＡＣＣ２４をＴＥＤ２２とＶＣ
Ｄ２５との間に挿入して受信信号ｒ２（ｔ），・・・，
ｒｎ（ｔ）のタイミングを追跡するようになっている。
このとき、必要に応じてメインＳＴＲ回路１００−１の
ＴＥＤ２２とＶＣＯ２３との間、又は、従属ＳＴＲ回路
１００−２，・・・，１００−ｎのＴＥＤ２２とＶＣＤ
２５との間に回路の動作を安定化させるループフィルタ
ー（Loop Filter)を挿入して用いることも出来る。
【００２６】
【発明の効果】以上説明したように、請求項１〜４に記
載の本発明に係る複数チャンネル用のシンボルタイミン
グ復旧回路によれば、１個のメインシンボルタイミング
復旧回路のみに電圧制御発振器を使用し、残りの従属シ
ンボルタイミング復旧回路ではメインシンボルタイミン
グ復旧回路から出力されたサンプリング信号を電圧制御
遅延器を用いて遅延させ実質的にＰＬＬロッキングを成
立させるようになっているため、従来のような電圧制御
発振器間の干渉を根本的に除去し得るという効果があ
る。
載の本発明に係る複数チャンネル用のシンボルタイミン
グ復旧回路によれば、１個のメインシンボルタイミング
復旧回路のみに電圧制御発振器を使用し、残りの従属シ
ンボルタイミング復旧回路ではメインシンボルタイミン
グ復旧回路から出力されたサンプリング信号を電圧制御
遅延器を用いて遅延させ実質的にＰＬＬロッキングを成
立させるようになっているため、従来のような電圧制御
発振器間の干渉を根本的に除去し得るという効果があ
る。
【００２７】また、本発明を高集積回路に適用する場
合、一層正確なシンボルタイミングを復旧し得るという
効果がある。
合、一層正確なシンボルタイミングを復旧し得るという
効果がある。
【図１】本発明に係るＳＴＲ回路の一実施形態を示した
回路図である。
回路図である。
【図２】同上実施形態の送受信信号のタイミングを示し
た図である。
た図である。
【図３】同上実施形態の各受信信号に対するサンプリン
グ信号を示した図である。
グ信号を示した図である。
【図４】一般の基本的バースバンドＰＡＭ通信システム
の構成を示したブロック図である。
の構成を示したブロック図である。
【図５】一般の複数チャンネルからなるベースバンドＰ
ＡＭ通信システムを示した図である。
ＡＭ通信システムを示した図である。
【図６】従来のＳＴＲ回路を示したブロック図である。
２０−１；メインＡＤＣ ２０−２〜２０−ｎ；従属ＡＤＣ ２２；ＴＥＤ ２３；ＶＣＯ ２４；ＡＣＣ ２５；ＶＣＤ １００−１；メインＳＴＲ回路 １００−２〜１００−ｎ；従属ＳＴＲ回路
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭50−69908（ＪＰ，Ａ) 特開 平５−5762（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H04L 7/00 H04L 25/40
Claims (4)
- 【請求項１】複数のチャンネルを有するベースバンドＡ
ＰＭ通信システムの受信側における、アナログ受信信号
をディジタル信号に変換するＡ／Ｄ変換器のサンプリン
グタイミングを制御するシンボルタイミング復旧回路に
おいて、前記複数のチャンネルのうち１つのメインチャ
ンネルを介して受信されるメイン受信信号のタイミング
エラーを検出してメイン受信信号のサンプリング信号を
生成してメインＡ／Ｄ変換器に出力するメインシンボル
タイミング復旧回路と、 残りの各従属チャンネルで受信される従属受信信号のタ
イミングエラーを各々検出して各遅延時間を決定すると
共に、前記サンプリング信号を共通に入力し、この入力
するサンプリング信号を前記各遅延時間だけ遅延させて
対応する各従属Ａ／Ｄ変換器の各サンプリング信号とす
る１個以上の従属シンボルタイミング復旧回路と、から
構成されることを特徴とする複数チャンネル用のシンボ
ルタイミング復旧回路。 - 【請求項２】前記メインシンボルタイミング復旧回路
は、前記メインＡ／Ｄ変換器の出力を受けて送受信端間
のタイミングエラーを検出するタイミングエラー検出器
と、該タイミングエラー検出器から出力される検出タイ
ミングエラー量に応じた出力信号により前記Ａ／Ｄ変換
器に出力する前記サンプリング信号の周波数を変化する
電圧制御発振器と、から構成されることを特徴とする請
求項１記載の複数チャンネル用のシンボルタイミング復
旧回路。 - 【請求項３】前記各従属シンボルタイミング復旧回路
は、従属Ａ／Ｄ変換器の出力を受けて送受信端間のタイ
ミングエラーを検出するタイミングエラー検出器と、該
タイミングエラー検出器で検出されたタイミングエラー
量を累積する累算器と、前記メインシンボルタイミング
復旧回路から出力されたサンプリング信号を入力し、前
記累算器の累積エラー量に応じて前記遅延時間を調整し
て前記サンプリング信号を遅延して前記従属Ａ／Ｄ変換
器に出力する電圧制御遅延器と、から構成されることを
特徴とする請求項１記載の複数チャンネル用のシンボル
タイミング復旧回路。 - 【請求項４】前記電圧制御遅延器は、前記タイミングエ
ラー検出器で検出された現在のタイミングエラーが、正
の時は前記メインシンボルタイミング復旧回路から入力
されたサンプリング信号の遅延時間を延長し、負の時は
前記メインシンボルタイミング復旧回路から入力された
サンプリング信号の遅延時間を短縮することを特徴とす
る請求項３記載の複数チャンネル用のシンボルタイミン
グ復旧回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970004995A KR100243001B1 (ko) | 1997-02-19 | 1997-02-19 | 복수 채널용 심볼 타이밍 복구회로 |
| KR4995/1997 | 1997-02-19 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH114217A JPH114217A (ja) | 1999-01-06 |
| JP2896889B2 true JP2896889B2 (ja) | 1999-05-31 |
Family
ID=19497415
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3719598A Expired - Fee Related JP2896889B2 (ja) | 1997-02-19 | 1998-02-19 | 複数チャンネル用のシンボルタイミング復旧回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5991347A (ja) |
| JP (1) | JP2896889B2 (ja) |
| KR (1) | KR100243001B1 (ja) |
| TW (1) | TW367655B (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1221794A1 (en) * | 2001-01-05 | 2002-07-10 | Alcatel | Method and arrangement to determine a clock timing error in a multi-carrier transmission system |
| US7421014B2 (en) * | 2003-09-11 | 2008-09-02 | Xilinx, Inc. | Channel bonding of a plurality of multi-gigabit transceivers |
| US7653828B2 (en) * | 2004-05-28 | 2010-01-26 | Sap Ag | Timeout manager |
| JP4544915B2 (ja) * | 2004-06-03 | 2010-09-15 | ルネサスエレクトロニクス株式会社 | 受信装置及びアナログ・ディジタル変換装置 |
| JP6151684B2 (ja) * | 2011-06-10 | 2017-06-21 | エアバス ディフェンス アンド スペイス リミテッド | 装置、衛星ペイロード、および方法 |
| EP2985964B1 (en) * | 2013-04-12 | 2018-12-19 | Mitsubishi Electric Corporation | Communication apparatus and reception method |
| US9184737B1 (en) * | 2014-06-17 | 2015-11-10 | Broadcom Corporation | Process mitigated clock skew adjustment |
| US11476947B2 (en) * | 2019-05-24 | 2022-10-18 | Google Llc | Low power coherent receiver for short-reach optical communication |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FI97183C (fi) * | 1994-02-15 | 1996-10-25 | Nokia Telecommunications Oy | Menetelmä vastaanottimen synkronoimiseksi vastaanotetun signaalin taajuuteen ja vaiheeseen |
| CN1154245C (zh) * | 1994-11-30 | 2004-06-16 | 松下电器产业株式会社 | 接收电路 |
| KR0143115B1 (ko) * | 1995-06-09 | 1998-07-15 | 김광호 | 심볼 타이밍 복구회로 및 방법 |
-
1997
- 1997-02-19 KR KR1019970004995A patent/KR100243001B1/ko not_active IP Right Cessation
- 1997-08-09 TW TW086111436A patent/TW367655B/zh active
- 1997-08-11 US US08/907,646 patent/US5991347A/en not_active Expired - Fee Related
-
1998
- 1998-02-19 JP JP3719598A patent/JP2896889B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| TW367655B (en) | 1999-08-21 |
| KR100243001B1 (ko) | 2000-02-01 |
| JPH114217A (ja) | 1999-01-06 |
| KR19980068418A (ko) | 1998-10-15 |
| US5991347A (en) | 1999-11-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3322677B2 (ja) | シンボルタイミング復旧回路及び方法 | |
| US7263153B2 (en) | Clock offset compensator | |
| EP0317159B1 (en) | Clock recovery arrangement | |
| US8351560B2 (en) | Phase interpolator based transmission clock control | |
| GB2293062A (en) | Master-slave multiplex communication system using PLL circuits | |
| US11190191B2 (en) | Correction signaling between lanes in multi-chip-modules | |
| JP2896889B2 (ja) | 複数チャンネル用のシンボルタイミング復旧回路 | |
| US6389090B2 (en) | Digital clock/data signal recovery method and apparatus | |
| KR100400225B1 (ko) | 잡음에 강한 버스트 모드 수신 장치 및 그의 클럭 신호 및데이타 복원 방법 | |
| US5987078A (en) | Carrier regenerating circuit | |
| JP3072509B2 (ja) | Ｐａｍ方式通信装置のタイミング制御回路 | |
| US7203240B2 (en) | Method of recovering clock signal using user clock code in TDM digital video signal and transmitting/receiving apparatus used for the method | |
| US7110485B2 (en) | System and method for clock synchronization of multi-channel baud-rate timing recovery systems | |
| US7961832B2 (en) | All-digital symbol clock recovery loop for synchronous coherent receiver systems | |
| US6836167B2 (en) | Techniques to control signal phase | |
| US7313211B2 (en) | Method and apparatus for phase detection | |
| JP2584352B2 (ja) | インターフェイス回路 | |
| JPH09199997A (ja) | Ａｆｃ回路 | |
| US20030053578A1 (en) | Synchronous receiver | |
| JP2725651B2 (ja) | 予備回線監視方式 | |
| JP2004274293A (ja) | クロック信号生成装置及びクロック信号生成方法 | |
| JPH09191245A (ja) | クロック生成回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
| S633 | Written request for registration of reclamation of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313633 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
| S633 | Written request for registration of reclamation of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313633 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |