JPH114217A - 複数チャンネル用のシンボルタイミング復旧回路 - Google Patents
複数チャンネル用のシンボルタイミング復旧回路Info
- Publication number
- JPH114217A JPH114217A JP3719598A JP3719598A JPH114217A JP H114217 A JPH114217 A JP H114217A JP 3719598 A JP3719598 A JP 3719598A JP 3719598 A JP3719598 A JP 3719598A JP H114217 A JPH114217 A JP H114217A
- Authority
- JP
- Japan
- Prior art keywords
- main
- timing
- recovery circuit
- signal
- symbol timing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005070 sampling Methods 0.000 claims abstract description 45
- 238000004891 communication Methods 0.000 claims abstract description 13
- 238000011084 recovery Methods 0.000 claims description 34
- 230000001419 dependent effect Effects 0.000 claims description 13
- 230000003111 delayed effect Effects 0.000 claims description 5
- 230000001934 delay Effects 0.000 claims description 2
- 238000001514 detection method Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 101001057504 Homo sapiens Interferon-stimulated gene 20 kDa protein Proteins 0.000 description 1
- 101001055144 Homo sapiens Interleukin-2 receptor subunit alpha Proteins 0.000 description 1
- 102100026878 Interleukin-2 receptor subunit alpha Human genes 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
- H04L7/0062—Detection of the synchronisation error by features other than the received signal transition detection of error based on data decision error, e.g. Mueller type detection
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/14—Channel dividing arrangements, i.e. in which a single bit stream is divided between several baseband channels and reassembled at the receiver
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Dc Digital Transmission (AREA)
Abstract
信システムに適用する場合に、VCO間の干渉を根本的
に除去し得る複数チャンネル用のシンボルタイミング復
旧回路を提供しようとするものである。 【解決手段】複数のチャンネルの1つのメインチャンネ
ルで受信されるメイン受信信号のタイミングエラーを検
出してメイン受信信号のサンプリング信号を生成してメ
インADC20−1に出力するメインSTR回路100
−1と、残りの各従属チャンネルで受信される従属受信
信号のタイミングエラーを検出して遅延時間を決定し、
メインSTR回路100−1からのサンプリング信号を
遅延させて対応する各従属ADC20−2〜20−nの
各サンプリング信号とする1個以上の従属STR回路1
00−2〜100−nと、を備えて構成する。
Description
を使用するベースバンドPAM(Pulse Amplitude Modu
lation)通信システムにおけるシンボルタイミング復旧
回路に関し、詳しくは、、電圧制御発振器間の干渉を排
除し得る複数チャンネル用のシンボルタイミング復旧回
路に関するものである。
の基本構成は、図4に示したように、送信端Tx側にお
いて、2進データak をパルス振幅変調してアナログ信
号s(t)を出力するパルス振幅変調部10と、受信端
Rx側において、チャンネルCHを経て受信されたアナ
ログ信号r(t)をディジタル信号rk に変換するA/
D変換器20(Analog/Digital converter ;以下AD
Cと略称する)と、該ADC20の出力信号rk を受け
て、送受信端間のタイミングエラー検出及びこのタイミ
ングエラー訂正動作を遂行した後、前記ADC20での
サンプリングタイミングをフィードバック制御するシン
ボルタイミング復旧回路30(Symbol Timming Recover
y ;以下STRと略称する)と、前記ADC20の出力
信号rk から雑音成分を除去する等化器(Equlizer)4
0と、該等化器40の出力を複数の2進データa′k に
変換するスライサ(Slicer)50と、から構成されてい
た。
示すようにADC20の入力信号r(t)によりサンプ
リング信号を出力する方式(Feed Forward方式)、又は
ADC20の出力信号rk によりサンプリング信号を出
力する方式(Feed Back 方式)があるが、ディジタル信
号を処理するという長所のため、ここではFeed Back方
式について示してある。
システムにおいて、複数のチャンネルを有する場合の構
成を図5に示す。図5において、各チャンネルCH1,
・・・,CHnが図4に示した従来のベースバンドPA
M通信システムの基本構成を有し、直列/並列変換器6
0(Serial to Parallel Converter;以下SPCと略称
する)と、並列/直列変換器70(Parallel to Serial
Converter;以下PSCと略称する)とが各チャンネル
CH1,・・・,CHnを統合するように構成されてい
た。
のSTR30−1,・・・,30−nの構成は、図6に
示したように、各STR回路30−1,・・・,30−
nが同一形態に構成され、PLL(Phase Locked01oop)
として考えられる。即ち、上記各STR30−1,・・
・,30−nにおいては、前記各ADC20−1,・・
・,20−nから出力されたディジタル信号r1k ,・
・・、rn k の入力を受けて送受信端間のタイミングエ
ラーを検出するタイミングエラー検出器(Timming Erro
r Detector;以下、TEDと略称する)11と、該TE
D11からのタイミングエラー量に応じた出力信号に対
応する周波数で発振しADC20−1,・・・,20−
nに前記発振出力をサンプリング信号として出力する電
圧制御発振器(Voltage Controlled Oscillator ;以
下、VCOと略する)12と、から構成されていた。
PAM通信システムの動作を図5及び図6を用いて説明
すると次のようである。先ず、送信端Txでは送信すべ
き2進データak (k=0、1、2、・・・)をSPC
60を通して複数のチャンネルCH1,・・・,CHn
に分配し、該分配された2進データb1k ,・・・,b
nk はパルス振幅変調部10−1,・・・,10−nで
アナログ信号s1(t),・・・,sn(t)に変換さ
れた後、各チャンネルCH1,・・・,CHnを通って
伝送される。
r1(t),・・・,rn(t)をADC20−1,・
・・,20−nによってディジタル信号r1k ,・・
・,rnk に変換する。このとき、ADC20−1,・
・・,20−nでは正確なシンボルタイミングのための
サンプリング信号が必要になる。即ち、図6に示したよ
うに、STR30−1,・・・,30−nのTED11
は、上記ADC20−1,・・・,20−nから出力さ
れたディジタル信号r1 k ,・・・,rnk からタイミ
ングエラーを検出した後、該検出されたタイミングエラ
ー量に比例する電圧でVCO12を駆動させる。これに
より、VCO12から上記ADC20−1,・・・,2
0−nに入力されるサンプリング信号の周波数が変化し
てタイミングエラーを訂正するよう動作する。
nは、上記VCO12から出力されたサンプリング信号
により受信信号r1(t),・・・,rn(t)をサン
プリングしてタイミングエラーの除去されたディジタル
信号r1k ,・・・,rnkを出力する。これらタイミ
ングエラーの除去されたディジタル信号r1k ,・・
・,rnk は、等化器40−1,・・・,40−nをそ
れぞれ通ってチャンネルCH1,・・・,CHnから生
じた歪曲及び雑音が最大限抑制された後、スライサ50
−1,・・・,50−nによって2進データb′1k ,
・・・,b′nkに復旧される。
Hn毎に独立的、且つ並列的に処理された各2進データ
b′1k ,・・・,b′nk は、PSC70で統合され
て一連の直列データa′k に復旧され、これが最終の出
力となる。 上述したように、従来の複数(n個)のチャ
ンネルからなるベースバンドPAM通信システムにおい
ては、n個のSTR30−1,・・・,30−nを独立
的に動作させるため、n個のVCO12が必要になる。
成された従来の複数のチャンネルを有するベースバンド
PAM通信システムにおいては、n個のVCO12が同
一の周波数で動作するため相互干渉を回避することが出
来ず、よって、正常なPLLロッキング(Locking)動作
を行うことが難しくなるという不都合な点があった。
信器を単一チップ内に集積させると、VCO間の干渉現
象が一層甚だしくなって、結局は正常なシンボルタイミ
ング復旧ができないという不都合な点があった。本発明
の目的は、複数のチャンネルからなるベースバンドPA
M通信システムにおいて、VCO間の干渉を排除し得る
複数チャンネル用のシンボルタイミング復旧回路を提供
しようとするものである。
るため、請求項1に記載の本発明では、複数のチャンネ
ルを有するベースバンドAPM通信システムの受信側に
おける、アナログ受信信号をディジタル信号に変換する
A/D変換器のサンプリングタイミングを制御するシン
ボルタイミング復旧回路において、前記複数のチャンネ
ルのうち1つのメインチャンネルを介して受信されるメ
イン受信信号のタイミングエラーを検出してメイン受信
信号のサンプリング信号を生成してメインA/D変換器
に出力するメインシンボルタイミング復旧回路と、残り
の各従属チャンネルで受信される従属受信信号のタイミ
ングエラーを各々検出して各遅延時間を決定すると共
に、前記サンプリング信号を共通に入力し、この入力す
るサンプリング信号を前記各遅延時間だけ遅延させて対
応する各従属A/D変換器の各サンプリング信号とする
1個以上の従属シンボルタイミング復旧回路と、を備え
て構成した。
グ復旧回路は、従来と同様にPLL動作によってタイミ
ングエラーを修正するようサンプリング信号を発生す
る。従属シンボルタイミング復旧回路は、メインシンボ
ルタイミング復旧回路からのサンプリング信号を自身の
タンミングエラー量に応じて遅延させて自身のサンプリ
ング信号として使用するようになる。
は、具体的には請求項2に記載のように、前記メインA
/D変換器の出力を受けて送受信端間のタイミングエラ
ーを検出するタイミングエラー検出器と、該タイミング
エラー検出器から出力される検出タイミングエラー量に
応じた出力信号により前記A/D変換器に出力する前記
サンプリング信号の周波数を変化する電圧制御発振器
と、から構成される。
は、具体的には請求項3に記載のように、従属A/D変
換器の出力を受けて送受信端間のタイミングエラーを検
出するタイミングエラー検出器と、該タイミングエラー
検出器で検出されたタイミングエラー量を累積する累算
器と、前記メインシンボルタイミング復旧回路から出力
されたサンプリング信号を入力し、前記累算器の累積エ
ラー量に応じて前記遅延時間を調整して前記サンプリン
グ信号を遅延して前記従属A/D変換器に出力する電圧
制御遅延器と、から構成される。
延器は、前記タイミングエラー検出器で検出された現在
のタイミングエラーが、正の時は前記メインシンボルタ
イミング復旧回路から入力されたサンプリング信号の遅
延時間を延長し、負の時は前記メインシンボルタイミン
グ復旧回路から入力されたサンプリング信号の遅延時間
を短縮する構成である。
て図面を用いて説明する。尚、本実施形態ではチャンネ
ル数をn個として説明する。本実施形態に係る複数チャ
ンネル用のシンボルタイミング復旧回路(以下、STR
回路と略称する)においては、図1に示したように、1
個のメインSTR回路100−1と、n−1個の従属S
TR回路100−2,・・・,100−nと、から構成
されている。
は、メインADC20−1の出力を受け送受信端間のタ
イミングエラーを検出するTED22と、該TED22
からの検出したタイミングエラー量に応じた出力信号に
対応する周波数で発振し前記メインADC20−1に前
記発振出力をサンプリング信号として出力するVCO2
3と、から構成されている。
・・・,100−nは、各従属ADC20−2,・・
・,20−nの出力を受けて送受信間のタイミングエラ
ーを検出するTED22と、該TED22から出力され
たタイミングエラー量を累積する累算器(Accumulator
;以下、ACCと略称する)24と、上記メインST
R回路100−1のVCO23から出力されたサンプリ
ング信号を受け、上記ACC24からの出力によりサン
プリング信号の遅延時間を調整して前記各従属ADC2
0−2,・・・,20−nに出力する電圧制御遅延器
(Voltage ControlledDelay;以下、VCDと略称す
る)25と、からそれぞれ構成されている。
STR回路の動作について図面を用いて説明すると次の
ようである。説明の便宜上、図2に示したように、送信
端Tx側ではアナログ信号s1(t)が先に送信され、
所定時間間隔(シンボル周期To)を置いてそれぞれア
ナログ信号s2(t),・・・,sn(t)が順次伝送
されるものと仮定する。また、伝送チャンネルCH1,
・・・,CHnの伝送特性差により受信信号r1
(t),・・・,rn(t)間の時間差は正確にシンボ
ル周期Toにはならず、図示のように時間差Td1,・
・・,Tdnで受信されシンボル周期Toに対してずれ
が発生し、このずれは±Toを超えないものと仮定す
る。その結果、受信端Rx側では、受信信号r1(t)
が最初に受信され、次いで各受信信号r2(t),・・
・,rn(t)が順次受信される。
のメインSTR回路100−1では従来と同様に独立的
なPLL動作原理により、受信信号r1(t)から該当
のシンボルタイミングに適合するサンプリングパルス信
号p1(t)を生成する。このとき、VCO23は初期
位相を受信信号r1(t)の零交差点に合わせることに
より、ZERO位相動作開始(Zero Phase Start)が成
立される。
EEE,T−COM,May1976、’Timming Reco
very in Digital Synchronous Data Receiver ’by K.M
ueller and M.Muller)に記載された’Symbol Timming R
ecovery ’というアルゴリズムに基づいている。次い
で、受信端Rx側の各従属STR回路100−2,・・
・,100−nは、上記メインSTR回路100−1か
ら出力された前記サンプリングパルスp1(t)をそれ
ぞれ共通に受けて、それぞれ自身のTED22の出力に
応じて上記サンプリングパルスp1(t)をそれぞれ所
定時間遅延させ、図3に示したように、自身の受信信号
r2(t),・・・,rn(t)に対するサンプリング
パルスp2(t),・・・,pn(t)として使用す
る。
在のタイミングエラー量の累積値が正である、即ち、V
CD25の出力であるサンプリングパルスp2(t),
・・・,pn(t)のタイミングが受信信号r2
(t),・・・,rn(t)のシンボルタイミングより
も速いと遅延時間を延長させる。また、TED22で検
出された現在のタイミングエラー量の累積値が負であ
る、即ち、VCD25の出力であるサンプリングパルス
p2(t),・・・,pn(t)のタイミングが受信信
号r2(t),・・・,rn(t)のシンボルタイミン
グよりも遅いと遅延時間を短縮させ、タイミングエラー
がなくなるように動作する。
・,100−nの各VCD25は電圧により遅延時間量
が調整される時間遅延素子であって、ACC24の累積
タイミングエラー値により遅延時間が調節される。又、
メインSTR回路100−1の受信信号r1(t)の零
交差時点と従属STR回路100−2,・・・,100
−nの受信信号r2(t),・・・,rn(t)の零交
差時点間の時間間隔をVCD25の初期遅延量に加える
ことにより、ZERO位相動作開始(Zero Phase Star
t)が成立される。
なエラー累積機能を有しないため、受信信号r2
(t),・・・,rn(t)のタイミングを追跡するこ
とができない。従って、ACC24をTED22とVC
D25との間に挿入して受信信号r2(t),・・・,
rn(t)のタイミングを追跡するようになっている。
このとき、必要に応じてメインSTR回路100−1の
TED22とVCO23との間、又は、従属STR回路
100−2,・・・,100−nのTED22とVCD
25との間に回路の動作を安定化させるループフィルタ
ー(Loop Filter)を挿入して用いることも出来る。
載の本発明に係る複数チャンネル用のシンボルタイミン
グ復旧回路によれば、1個のメインシンボルタイミング
復旧回路のみに電圧制御発振器を使用し、残りの従属シ
ンボルタイミング復旧回路ではメインシンボルタイミン
グ復旧回路から出力されたサンプリング信号を電圧制御
遅延器を用いて遅延させ実質的にPLLロッキングを成
立させるようになっているため、従来のような電圧制御
発振器間の干渉を根本的に除去し得るという効果があ
る。
合、一層正確なシンボルタイミングを復旧し得るという
効果がある。
回路図である。
た図である。
グ信号を示した図である。
の構成を示したブロック図である。
AM通信システムを示した図である。
Claims (4)
- 【請求項1】複数のチャンネルを有するベースバンドA
PM通信システムの受信側における、アナログ受信信号
をディジタル信号に変換するA/D変換器のサンプリン
グタイミングを制御するシンボルタイミング復旧回路に
おいて、前記複数のチャンネルのうち1つのメインチャ
ンネルを介して受信されるメイン受信信号のタイミング
エラーを検出してメイン受信信号のサンプリング信号を
生成してメインA/D変換器に出力するメインシンボル
タイミング復旧回路と、 残りの各従属チャンネルで受信される従属受信信号のタ
イミングエラーを各々検出して各遅延時間を決定すると
共に、前記サンプリング信号を共通に入力し、この入力
するサンプリング信号を前記各遅延時間だけ遅延させて
対応する各従属A/D変換器の各サンプリング信号とす
る1個以上の従属シンボルタイミング復旧回路と、から
構成されることを特徴とする複数チャンネル用のシンボ
ルタイミング復旧回路。 - 【請求項2】前記メインシンボルタイミング復旧回路
は、前記メインA/D変換器の出力を受けて送受信端間
のタイミングエラーを検出するタイミングエラー検出器
と、該タイミングエラー検出器から出力される検出タイ
ミングエラー量に応じた出力信号により前記A/D変換
器に出力する前記サンプリング信号の周波数を変化する
電圧制御発振器と、から構成されることを特徴とする請
求項1記載の複数チャンネル用のシンボルタイミング復
旧回路。 - 【請求項3】前記各従属シンボルタイミング復旧回路
は、従属A/D変換器の出力を受けて送受信端間のタイ
ミングエラーを検出するタイミングエラー検出器と、該
タイミングエラー検出器で検出されたタイミングエラー
量を累積する累算器と、前記メインシンボルタイミング
復旧回路から出力されたサンプリング信号を入力し、前
記累算器の累積エラー量に応じて前記遅延時間を調整し
て前記サンプリング信号を遅延して前記従属A/D変換
器に出力する電圧制御遅延器と、から構成されることを
特徴とする請求項1記載の複数チャンネル用のシンボル
タイミング復旧回路。 - 【請求項4】前記電圧制御遅延器は、前記タイミングエ
ラー検出器で検出された現在のタイミングエラーが、正
の時は前記メインシンボルタイミング復旧回路から入力
されたサンプリング信号の遅延時間を延長し、負の時は
前記メインシンボルタイミング復旧回路から入力された
サンプリング信号の遅延時間を短縮することを特徴とす
る請求項3記載の複数チャンネル用のシンボルタイミン
グ復旧回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970004995A KR100243001B1 (ko) | 1997-02-19 | 1997-02-19 | 복수 채널용 심볼 타이밍 복구회로 |
KR4995/1997 | 1997-02-19 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH114217A true JPH114217A (ja) | 1999-01-06 |
JP2896889B2 JP2896889B2 (ja) | 1999-05-31 |
Family
ID=19497415
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3719598A Expired - Fee Related JP2896889B2 (ja) | 1997-02-19 | 1998-02-19 | 複数チャンネル用のシンボルタイミング復旧回路 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5991347A (ja) |
JP (1) | JP2896889B2 (ja) |
KR (1) | KR100243001B1 (ja) |
TW (1) | TW367655B (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007505579A (ja) * | 2003-09-11 | 2007-03-08 | ザイリンクス インコーポレイテッド | 複数のマルチギガビットトランシーバのチャネルボンディング |
JP2014516232A (ja) * | 2011-06-10 | 2014-07-07 | アストリアム リミテッド | 非同期データストリームのアライメント |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1221794A1 (en) * | 2001-01-05 | 2002-07-10 | Alcatel | Method and arrangement to determine a clock timing error in a multi-carrier transmission system |
US7653828B2 (en) * | 2004-05-28 | 2010-01-26 | Sap Ag | Timeout manager |
JP4544915B2 (ja) * | 2004-06-03 | 2010-09-15 | ルネサスエレクトロニクス株式会社 | 受信装置及びアナログ・ディジタル変換装置 |
JP5972452B2 (ja) * | 2013-04-12 | 2016-08-17 | 三菱電機株式会社 | 通信機および受信方法 |
US9184737B1 (en) * | 2014-06-17 | 2015-11-10 | Broadcom Corporation | Process mitigated clock skew adjustment |
US11476947B2 (en) * | 2019-05-24 | 2022-10-18 | Google Llc | Low power coherent receiver for short-reach optical communication |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FI97183C (fi) * | 1994-02-15 | 1996-10-25 | Nokia Telecommunications Oy | Menetelmä vastaanottimen synkronoimiseksi vastaanotetun signaalin taajuuteen ja vaiheeseen |
CN1501590A (zh) * | 1994-11-30 | 2004-06-02 | ���µ�����ҵ��ʽ���� | 接收电路 |
KR0143115B1 (ko) * | 1995-06-09 | 1998-07-15 | 김광호 | 심볼 타이밍 복구회로 및 방법 |
-
1997
- 1997-02-19 KR KR1019970004995A patent/KR100243001B1/ko not_active IP Right Cessation
- 1997-08-09 TW TW086111436A patent/TW367655B/zh active
- 1997-08-11 US US08/907,646 patent/US5991347A/en not_active Expired - Fee Related
-
1998
- 1998-02-19 JP JP3719598A patent/JP2896889B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007505579A (ja) * | 2003-09-11 | 2007-03-08 | ザイリンクス インコーポレイテッド | 複数のマルチギガビットトランシーバのチャネルボンディング |
JP2014516232A (ja) * | 2011-06-10 | 2014-07-07 | アストリアム リミテッド | 非同期データストリームのアライメント |
Also Published As
Publication number | Publication date |
---|---|
KR19980068418A (ko) | 1998-10-15 |
TW367655B (en) | 1999-08-21 |
KR100243001B1 (ko) | 2000-02-01 |
US5991347A (en) | 1999-11-23 |
JP2896889B2 (ja) | 1999-05-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0317159B1 (en) | Clock recovery arrangement | |
US8351560B2 (en) | Phase interpolator based transmission clock control | |
JP3322677B2 (ja) | シンボルタイミング復旧回路及び方法 | |
US7263153B2 (en) | Clock offset compensator | |
US7184449B2 (en) | Cycle synchronization between interconnected sub-networks | |
US11190191B2 (en) | Correction signaling between lanes in multi-chip-modules | |
JP2896889B2 (ja) | 複数チャンネル用のシンボルタイミング復旧回路 | |
US6389090B2 (en) | Digital clock/data signal recovery method and apparatus | |
JP3623948B2 (ja) | ノイズに強いバーストモード受信装置とそのクロック信号及びデータ復元方法 | |
US9673963B1 (en) | Multi-protocols and multi-data rates communications | |
JP2010103845A (ja) | Ts信号遅延検出調整方法及び装置 | |
US5987078A (en) | Carrier regenerating circuit | |
JP2021516883A (ja) | 複合位相ロックループを使用する、高分解能、広帯域幅および低位相ノイズを有する信号位相追跡 | |
AU715717B2 (en) | Method of transmitting clock signal and device employing the same | |
US7203240B2 (en) | Method of recovering clock signal using user clock code in TDM digital video signal and transmitting/receiving apparatus used for the method | |
US7961832B2 (en) | All-digital symbol clock recovery loop for synchronous coherent receiver systems | |
US6836167B2 (en) | Techniques to control signal phase | |
US20060067453A1 (en) | Timing circuit for data packet receiver | |
Alvarez et al. | Distributed time and frequency synchronization: USRP hardware implementation | |
JP2584352B2 (ja) | インターフェイス回路 | |
JPH09199997A (ja) | Afc回路 | |
US20030053578A1 (en) | Synchronous receiver | |
JP3503745B2 (ja) | 準同期検波方式による復調器 | |
WO2009101897A1 (ja) | クロック・データ再生回路 | |
JP2004274293A (ja) | クロック信号生成装置及びクロック信号生成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
S633 | Written request for registration of reclamation of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313633 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
S633 | Written request for registration of reclamation of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313633 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |