JP2890754B2 - ツェナーザッピング用ｐｎ接合ダイオード - Google Patents
ツェナーザッピング用ｐｎ接合ダイオードInfo
- Publication number
- JP2890754B2 JP2890754B2 JP2232235A JP23223590A JP2890754B2 JP 2890754 B2 JP2890754 B2 JP 2890754B2 JP 2232235 A JP2232235 A JP 2232235A JP 23223590 A JP23223590 A JP 23223590A JP 2890754 B2 JP2890754 B2 JP 2890754B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- breakdown
- voltage
- diode
- zener
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、pn接合ダイオードに関するものであり、特
に、高電圧降伏・低電圧破壊のツェナーザッピング用pn
ダイオードに関する。
に、高電圧降伏・低電圧破壊のツェナーザッピング用pn
ダイオードに関する。
従来一般に、集積回路内に形成されるツェナーダイオ
ードとしては、第５図（ａ）に示す断面構造を備えたも
のがある。これは、半導体基板上に成長させたｎ型のエ
ピタキシャル層１の表面上にｐ型のカソード層２を拡散
形成し、更に、このカソード層２内にｎ型のアノード層
３を拡散形成したものであって、表面上にはアノード電
極６とカソード電極７が形成されている。なお、図中の
５は、酸化膜である。
ードとしては、第５図（ａ）に示す断面構造を備えたも
のがある。これは、半導体基板上に成長させたｎ型のエ
ピタキシャル層１の表面上にｐ型のカソード層２を拡散
形成し、更に、このカソード層２内にｎ型のアノード層
３を拡散形成したものであって、表面上にはアノード電
極６とカソード電極７が形成されている。なお、図中の
５は、酸化膜である。
このツェナーダイオード内の各層のキャリア濃度を示
したものが第５図（ｂ）である。アノード層３の表面濃
度はαであり、カソード層２の表面濃度はβであってア
ノード層３の底面の接合部近傍におけるキャリア濃度は
γとなっている。これらｐ型のカソード層２とｎ型のア
ノード層３は熱拡散法により形成されていることから、
何れも表面においてキャリア濃度が増大となっている。
従って、このツェナーダイオードのツェナー電圧は表面
濃度αとβでほぼ決定され、アノード電極６とカソード
電極７間に印加する逆バイアス電圧を徐々に高めてゆく
と、両者の接合面上でキャリア濃度の最も高いＰ点（ウ
ェル端縁）において、まず最初にツェナー降伏が始ま
る。更に逆バイアス電圧を上げるとダイオード内に流れ
る電流が増大し、この電流のジュール熱によってダイオ
ードは熱破壊に至る。
したものが第５図（ｂ）である。アノード層３の表面濃
度はαであり、カソード層２の表面濃度はβであってア
ノード層３の底面の接合部近傍におけるキャリア濃度は
γとなっている。これらｐ型のカソード層２とｎ型のア
ノード層３は熱拡散法により形成されていることから、
何れも表面においてキャリア濃度が増大となっている。
従って、このツェナーダイオードのツェナー電圧は表面
濃度αとβでほぼ決定され、アノード電極６とカソード
電極７間に印加する逆バイアス電圧を徐々に高めてゆく
と、両者の接合面上でキャリア濃度の最も高いＰ点（ウ
ェル端縁）において、まず最初にツェナー降伏が始ま
る。更に逆バイアス電圧を上げるとダイオード内に流れ
る電流が増大し、この電流のジュール熱によってダイオ
ードは熱破壊に至る。
しかしながら、上記従来のツェナーダイオードを集積
回路内に形成した後、必要に応じて電圧を印加して破壊
させるためのツェナーザッピング用pn接合ダイオードと
して用いる場合には、以下の問題点があった。
回路内に形成した後、必要に応じて電圧を印加して破壊
させるためのツェナーザッピング用pn接合ダイオードと
して用いる場合には、以下の問題点があった。
即ち、一般にツェナーザッピング用pnダイオードとし
ては所望値のツェナー電圧（以下、降伏開始電圧とい
う。）が要求されることは勿論であるが、熱破壊させる
ために要する破壊電圧値をある程度低く抑制しないと使
用し難い。つまり、所望の降伏開始電圧に対して、破壊
電圧値と降伏開始電圧値との差電圧を小さくする必要が
ある。
ては所望値のツェナー電圧（以下、降伏開始電圧とい
う。）が要求されることは勿論であるが、熱破壊させる
ために要する破壊電圧値をある程度低く抑制しないと使
用し難い。つまり、所望の降伏開始電圧に対して、破壊
電圧値と降伏開始電圧値との差電圧を小さくする必要が
ある。
降伏開始電圧が低い場合は破壊電圧も低いもののであ
るが、降伏開始電圧を高く設定する場合は、ｐ型のカソ
ード層２とｎ型のアノード層３のキャリア濃度を低くす
る必要がある。しかし、キャリア濃度を低くすると、ダ
イオードの内部抵抗（以下、制限抵抗という。）が高く
なり、必然的にツェナー降伏発生後に流れる降伏電流量
が少なくなるので、熱破壊の起こる破壊電圧値が降伏開
始電圧値に比し相当高くなってしまう。
るが、降伏開始電圧を高く設定する場合は、ｐ型のカソ
ード層２とｎ型のアノード層３のキャリア濃度を低くす
る必要がある。しかし、キャリア濃度を低くすると、ダ
イオードの内部抵抗（以下、制限抵抗という。）が高く
なり、必然的にツェナー降伏発生後に流れる降伏電流量
が少なくなるので、熱破壊の起こる破壊電圧値が降伏開
始電圧値に比し相当高くなってしまう。
つまり、従来の高降伏開始電圧のpn接合ダイオードに
おいては、破壊電圧と降伏開始電圧との差電圧が大き過
ぎ、高破壊電圧であるため、ツェナーザッピング用pnダ
イオードとして用いることはできなかった。
おいては、破壊電圧と降伏開始電圧との差電圧が大き過
ぎ、高破壊電圧であるため、ツェナーザッピング用pnダ
イオードとして用いることはできなかった。
そこで、本発明は上記問題点を解決するものであり、
その課題は、pn接合部近傍におけるキャリア濃度を低減
する一方で、各層の構造を適合させてダイオード全体の
内部抵抗を低く抑えることによって、高い降伏開始電圧
でありながら低い破壊電圧の特性を持つツェナーザッピ
ング用pn接合ダイオードを提供することにある。
その課題は、pn接合部近傍におけるキャリア濃度を低減
する一方で、各層の構造を適合させてダイオード全体の
内部抵抗を低く抑えることによって、高い降伏開始電圧
でありながら低い破壊電圧の特性を持つツェナーザッピ
ング用pn接合ダイオードを提供することにある。
上記問題点を解決するために、半導体層の表面側に、
第１導電型の第１半導体領域と第２導電型の第２半導体
領域とを有するツェナーザッピング用pn接合ダイオード
において、本発明は、第１半導体領域と第２半導体領域
とを半導体層の表面側に互いに隔離して形成し、少なく
とも第１半導体領域と第２半導体領域の間の半導体層の
領域表面側には、第１半導体領域と第２半導体領域の両
方を接続する低キャリア濃度のオフセット領域を形成さ
れていることを特徴とする。このような高電圧降伏・低
電圧破壊のツェナーザッピング用pnダイオードは半導体
集積回路に用いるに適している。
第１導電型の第１半導体領域と第２導電型の第２半導体
領域とを有するツェナーザッピング用pn接合ダイオード
において、本発明は、第１半導体領域と第２半導体領域
とを半導体層の表面側に互いに隔離して形成し、少なく
とも第１半導体領域と第２半導体領域の間の半導体層の
領域表面側には、第１半導体領域と第２半導体領域の両
方を接続する低キャリア濃度のオフセット領域を形成さ
れていることを特徴とする。このような高電圧降伏・低
電圧破壊のツェナーザッピング用pnダイオードは半導体
集積回路に用いるに適している。
相互に離隔して形成した第１半導体領域と第２半導体
領域との間には、第１半導体領域と第２半導体領域の両
方に接続する低キャリア濃度のオフセット領域が形成さ
れているため、pn接合面はオフセット領域と第１半導体
領域又は第２半導体領域との間に形成される。例えば、
オフセット領域を第１導電型とする場合には、オフセッ
ト領域と第２半導体領域の接触面がpn接合面となる。こ
こで、第１半導体領域又は第２半導体領域のキャリア濃
度が高い場合でもオフセット領域のキャリア濃度は低く
設定されているので、降伏開始電圧を高くすることがで
きる。そしてまた、オフセット領域が第１半導体領域と
第２半導体領域の両方に接続していることから、制限抵
抗の値を低く抑えることができ、高い降伏開始始電圧と
適度に低い破壊電圧とを両立させたツェナーザッピング
用pn接合ダイオードを得ることができる。
領域との間には、第１半導体領域と第２半導体領域の両
方に接続する低キャリア濃度のオフセット領域が形成さ
れているため、pn接合面はオフセット領域と第１半導体
領域又は第２半導体領域との間に形成される。例えば、
オフセット領域を第１導電型とする場合には、オフセッ
ト領域と第２半導体領域の接触面がpn接合面となる。こ
こで、第１半導体領域又は第２半導体領域のキャリア濃
度が高い場合でもオフセット領域のキャリア濃度は低く
設定されているので、降伏開始電圧を高くすることがで
きる。そしてまた、オフセット領域が第１半導体領域と
第２半導体領域の両方に接続していることから、制限抵
抗の値を低く抑えることができ、高い降伏開始始電圧と
適度に低い破壊電圧とを両立させたツェナーザッピング
用pn接合ダイオードを得ることができる。
次に、ツェナーザッピング用ツェナーダイオードの参
考例を説明する。第１図（ａ）はその参考例の断面図を
示すものであり、半導体基板上に形成したエピタキシャ
ル層１にＢ（ボロン）を拡散し、ｐ型のカソード層２を
形成する。このカソード層２の表面側にＰ（リン）又は
As（砒素）を拡散してｎ型のアノード層３を形成する。
カソード層２の表面側には、図に示すように、p+型のコ
ンタクト層４を形成する場合もある。このようにして形
成したダイオードには、酸化膜５を介してアノード層３
とカソード層２にそれぞれ導電接触するようにアノード
電極６とカソード電極７が形成される。
考例を説明する。第１図（ａ）はその参考例の断面図を
示すものであり、半導体基板上に形成したエピタキシャ
ル層１にＢ（ボロン）を拡散し、ｐ型のカソード層２を
形成する。このカソード層２の表面側にＰ（リン）又は
As（砒素）を拡散してｎ型のアノード層３を形成する。
カソード層２の表面側には、図に示すように、p+型のコ
ンタクト層４を形成する場合もある。このようにして形
成したダイオードには、酸化膜５を介してアノード層３
とカソード層２にそれぞれ導電接触するようにアノード
電極６とカソード電極７が形成される。
第１図（ｂ）には、第１図（ａ）のＢ−Ｂ′線に沿っ
て半導体表面から深さ方向にキャリア濃度を測定した結
果を示すものである。アノード層３の表面ではキャリア
濃度はαであり、深さ方向に減少していく。また、カソ
ード層２は、表面キャリア濃度βがαに較べて充分に低
い値になるように拡散形成されている。このカソード層
２の低い表面キャリア濃度によって、カソード層２とア
ノード層３の接合面からなるpn接合のツェナー電圧は、
充分に高く設定することができる。一方、カソード層２
は表面上の拡散源の不純物の濃度を低くすること等によ
って上記のように低い表面濃度を維持しながら、長時間
の拡散や拡散係数の大きい不純物を選定する等の方法に
より、アノード層３の厚さの２倍以上の充分に厚い拡散
層として形成される。従って、カソード層２のキャリア
濃度が低いのにも拘わらず、抵抗断面積が拡大するの
で、カソード層２の内部抵抗を低くしてダイオード全体
の制限抵抗値を抑えることができる。
て半導体表面から深さ方向にキャリア濃度を測定した結
果を示すものである。アノード層３の表面ではキャリア
濃度はαであり、深さ方向に減少していく。また、カソ
ード層２は、表面キャリア濃度βがαに較べて充分に低
い値になるように拡散形成されている。このカソード層
２の低い表面キャリア濃度によって、カソード層２とア
ノード層３の接合面からなるpn接合のツェナー電圧は、
充分に高く設定することができる。一方、カソード層２
は表面上の拡散源の不純物の濃度を低くすること等によ
って上記のように低い表面濃度を維持しながら、長時間
の拡散や拡散係数の大きい不純物を選定する等の方法に
より、アノード層３の厚さの２倍以上の充分に厚い拡散
層として形成される。従って、カソード層２のキャリア
濃度が低いのにも拘わらず、抵抗断面積が拡大するの
で、カソード層２の内部抵抗を低くしてダイオード全体
の制限抵抗値を抑えることができる。
本例では、カソード層２の表面におけるキャリア濃度
を1018cm-3とした場合にはツェナー電圧は10V近くまで
上昇し、一方、カソード層２の厚さを４〜６μｍとした
場合にはカソード層２のシート抵抗は数百Ω／□にまで
低下する。仮に、ツェナーザッピング用ダイオードとし
て降伏開始電圧が7V以上で、破壊電圧が30V以下、0.6W
以下の電力消費で熱破壊するという要求特性があるとす
ると、制限抵抗がダイオードの破壊電圧を定めることか
ら、制限抵抗とブレークダウン（降伏）開始電圧との関
係は、第３図に示す斜線で示した領域内に限定される。
ブレークダウン開始電圧を高める程、制限抵抗を低く抑
える必要がある。しかし、従来の浅いカソード拡散層を
備えたダイオードでは、第３図に示す如く制限抵抗が大
き過ぎて、この領域を満たすことができない。しかし、
本例による深いカソード拡散層を形成したダイオードに
よれば、抵抗断面積の拡大により、第３図に示す如く、
制限抵抗が1/2以下に抑制できるため、この領域内の特
性を得ることが可能である。特に、キャリア濃度を低濃
度化してブレークダウン開始電圧を高くする程に、カソ
ード拡散層を深く形成すると、高降伏開始電圧でありな
がら低破壊電圧のダイオードを得ることができる。
を1018cm-3とした場合にはツェナー電圧は10V近くまで
上昇し、一方、カソード層２の厚さを４〜６μｍとした
場合にはカソード層２のシート抵抗は数百Ω／□にまで
低下する。仮に、ツェナーザッピング用ダイオードとし
て降伏開始電圧が7V以上で、破壊電圧が30V以下、0.6W
以下の電力消費で熱破壊するという要求特性があるとす
ると、制限抵抗がダイオードの破壊電圧を定めることか
ら、制限抵抗とブレークダウン（降伏）開始電圧との関
係は、第３図に示す斜線で示した領域内に限定される。
ブレークダウン開始電圧を高める程、制限抵抗を低く抑
える必要がある。しかし、従来の浅いカソード拡散層を
備えたダイオードでは、第３図に示す如く制限抵抗が大
き過ぎて、この領域を満たすことができない。しかし、
本例による深いカソード拡散層を形成したダイオードに
よれば、抵抗断面積の拡大により、第３図に示す如く、
制限抵抗が1/2以下に抑制できるため、この領域内の特
性を得ることが可能である。特に、キャリア濃度を低濃
度化してブレークダウン開始電圧を高くする程に、カソ
ード拡散層を深く形成すると、高降伏開始電圧でありな
がら低破壊電圧のダイオードを得ることができる。
第４図のＡには、本例のツェナーダイオードのＩ−Ｖ
特性を示す。降伏現象の開始するブレイクダウン開始電
圧は約8Vであって、約24Vの逆バイアス電圧を印加した
場合、約25mAの電流が流れて熱破壊に至る。これに対し
て、従来構造のダイオードでは、アノード層３の表面キ
ャリア濃度αを1021cm-3、カソード層２の表面キャリア
濃度βを1019cm-3として、破壊電圧を約7V程度に低くす
ると、図中のＣに示すようにブレークダウン開始電圧も
4V程度に低下してしまう。一方、ブレークダウン開始電
圧を高く（約7V）するためにアノード層３の表面キャリ
ア濃度αを1019cm-3、カソード層２の表面キャリア濃度
βを1017cm-3として低濃度のpn接合を形成すると、図中
のＤに示すように破壊電圧は30数Ｖ以上に上昇し、ツェ
ナーザッピング用ダイオードとしては使用できなくな
る。従って、従来のツェナーザッピング用ダイオードで
は、低降伏開始電圧で高破壊電圧のものに限られてい
た。
特性を示す。降伏現象の開始するブレイクダウン開始電
圧は約8Vであって、約24Vの逆バイアス電圧を印加した
場合、約25mAの電流が流れて熱破壊に至る。これに対し
て、従来構造のダイオードでは、アノード層３の表面キ
ャリア濃度αを1021cm-3、カソード層２の表面キャリア
濃度βを1019cm-3として、破壊電圧を約7V程度に低くす
ると、図中のＣに示すようにブレークダウン開始電圧も
4V程度に低下してしまう。一方、ブレークダウン開始電
圧を高く（約7V）するためにアノード層３の表面キャリ
ア濃度αを1019cm-3、カソード層２の表面キャリア濃度
βを1017cm-3として低濃度のpn接合を形成すると、図中
のＤに示すように破壊電圧は30数Ｖ以上に上昇し、ツェ
ナーザッピング用ダイオードとしては使用できなくな
る。従って、従来のツェナーザッピング用ダイオードで
は、低降伏開始電圧で高破壊電圧のものに限られてい
た。
しかし、本例のツェナーザッピング用pn接合ダイオー
ドでは、ブレークダウン開始電圧は従来のダイオードの
何れよりも高く設定されているにも拘わらず、破壊電圧
は30V以下の低電圧に抑えることができた。
ドでは、ブレークダウン開始電圧は従来のダイオードの
何れよりも高く設定されているにも拘わらず、破壊電圧
は30V以下の低電圧に抑えることができた。
次に、本発明の実施例を説明する。本実施例では、第
２図（ａ）に示すように、ｎ型のエピタキシャル層１の
表面側にｐ型のカソード層２とｎ型のアノード層３とが
相互に離隔した位置に形成されている。この場合、pn接
合はカソード層２とエピタキシャル層１の界面に形成さ
れることになるが、特に、カソード層２とアノード層３
の間に存在するエピタキシャル層１との界面が実質的な
接合特性を決定する。
２図（ａ）に示すように、ｎ型のエピタキシャル層１の
表面側にｐ型のカソード層２とｎ型のアノード層３とが
相互に離隔した位置に形成されている。この場合、pn接
合はカソード層２とエピタキシャル層１の界面に形成さ
れることになるが、特に、カソード層２とアノード層３
の間に存在するエピタキシャル層１との界面が実質的な
接合特性を決定する。
本実施例では、このカソード層２とアノード層３の間
に存在するエピタキシャル層１の領域に、カソード層２
とアノード層３とに接続する低濃度のｎ型のオフセット
層８が形成されている。このオフセット層８は、予めカ
ソード層２の一部として形成したｐ型の領域にＰ、As等
のドナー不純物を拡散して導電型を反転させ、低濃度の
ｎ型とすることによって形成した。しかしｎ型のエピタ
キシャル層１にＢ等のアクセプタ不純物を導入して導電
型を反転させ、その結果、低濃度のｐ型とすることも可
能である。また、導電型を反転させることなく、逆導電
型不純物を導入してキャリア濃度を低下させることも勿
論可能である。逆に、エピタキシャル層１が低いキャリ
ア濃度である場合には、少量の同導電型不純物を追加し
て形成することもできる。
に存在するエピタキシャル層１の領域に、カソード層２
とアノード層３とに接続する低濃度のｎ型のオフセット
層８が形成されている。このオフセット層８は、予めカ
ソード層２の一部として形成したｐ型の領域にＰ、As等
のドナー不純物を拡散して導電型を反転させ、低濃度の
ｎ型とすることによって形成した。しかしｎ型のエピタ
キシャル層１にＢ等のアクセプタ不純物を導入して導電
型を反転させ、その結果、低濃度のｐ型とすることも可
能である。また、導電型を反転させることなく、逆導電
型不純物を導入してキャリア濃度を低下させることも勿
論可能である。逆に、エピタキシャル層１が低いキャリ
ア濃度である場合には、少量の同導電型不純物を追加し
て形成することもできる。
このようにして形成したツェナーザッピング用pn接合
ダイオードのキャリア濃度の深さ分布を第２図（ｂ）及
び（ｃ）に示す。第２図（ｂ）には、第２図（ａ）のＢ
−Ｂ′線に沿った分布をＤ−Ｄ′線に沿った分布と共に
示し、第２図（ｃ）には、第２図（ａ）のＣ−Ｃ′線に
沿った分布をＤ−Ｄ′線に沿った分布と共に示してい
る。アノード層３の表面濃度α、カソード層２の表面濃
度βは共に充分高濃度であるが、カソード層２と接触す
るオフセット層８の表面濃度γは、これらに対して充分
に低く設定されている。
ダイオードのキャリア濃度の深さ分布を第２図（ｂ）及
び（ｃ）に示す。第２図（ｂ）には、第２図（ａ）のＢ
−Ｂ′線に沿った分布をＤ−Ｄ′線に沿った分布と共に
示し、第２図（ｃ）には、第２図（ａ）のＣ−Ｃ′線に
沿った分布をＤ−Ｄ′線に沿った分布と共に示してい
る。アノード層３の表面濃度α、カソード層２の表面濃
度βは共に充分高濃度であるが、カソード層２と接触す
るオフセット層８の表面濃度γは、これらに対して充分
に低く設定されている。
このオフセット層８の形成によって、pn接合面上で最
も高電界が印加されるカソード層２のアノード層３側の
界面には、低濃度のオフセット層８が接しているので、
この部分でのツェナー降伏の発生を抑えることができ
る。この部分の表面側は、従来、最もキャリア濃度の高
い層の接触によるpn接合部であり、逆バイアス電圧を印
加することによって、最初に降伏する部分であるので、
ダイオードとしてのブレークダウン開始電圧を高く設定
することができる。
も高電界が印加されるカソード層２のアノード層３側の
界面には、低濃度のオフセット層８が接しているので、
この部分でのツェナー降伏の発生を抑えることができ
る。この部分の表面側は、従来、最もキャリア濃度の高
い層の接触によるpn接合部であり、逆バイアス電圧を印
加することによって、最初に降伏する部分であるので、
ダイオードとしてのブレークダウン開始電圧を高く設定
することができる。
本実施例のダイオードのＩ−Ｖ特性を第４図のＢに示
す。ブレークダウン開始電圧は参考例と同様に8V、制限
抵抗は参考例よりも更に低く形成することができ、破壊
電圧は約20Vであった。
す。ブレークダウン開始電圧は参考例と同様に8V、制限
抵抗は参考例よりも更に低く形成することができ、破壊
電圧は約20Vであった。
エピタキシャル層１、カソード層２及びアノード層３
のキャリア濃度や、カソード層２とアノード層３との間
の距離の調節は勿論のこと、オフセット層８が８カソー
ド層２とアノード層３の両方に接続しているため、制限
抵抗の値は大幅に低減し、破壊電圧の値を下げることが
できた。
のキャリア濃度や、カソード層２とアノード層３との間
の距離の調節は勿論のこと、オフセット層８が８カソー
ド層２とアノード層３の両方に接続しているため、制限
抵抗の値は大幅に低減し、破壊電圧の値を下げることが
できた。
以上説明したように、本発明は、隔離する第１半導体
領域と第２半導体領域の間の半導体層の領域表面側に、
第１半導体領域と第２半導体領域の両方に接続する低キ
ャリア濃度のオフセット領域が形成されていることを特
徴とする。キャリア濃度が低いオフセット領域の存在に
より降伏開始電圧を高くすることができる。そしてま
た、オフセット領域が第１半導体領域と第２半導体領域
の両方に接続していることから、制限抵抗の値を低く抑
えることができ、高い降伏開始電圧と適度に低い破壊電
圧とを両立させたツェナーザッピング用pn接合ダイオー
ドを得ることができる。従って、ダイオードの降伏電圧
が高電圧でありながら破壊電圧が低電圧になるようなツ
ェナーザッピング用pn接合ダイオードを実現できる。
領域と第２半導体領域の間の半導体層の領域表面側に、
第１半導体領域と第２半導体領域の両方に接続する低キ
ャリア濃度のオフセット領域が形成されていることを特
徴とする。キャリア濃度が低いオフセット領域の存在に
より降伏開始電圧を高くすることができる。そしてま
た、オフセット領域が第１半導体領域と第２半導体領域
の両方に接続していることから、制限抵抗の値を低く抑
えることができ、高い降伏開始電圧と適度に低い破壊電
圧とを両立させたツェナーザッピング用pn接合ダイオー
ドを得ることができる。従って、ダイオードの降伏電圧
が高電圧でありながら破壊電圧が低電圧になるようなツ
ェナーザッピング用pn接合ダイオードを実現できる。
第１図（ａ）は、ツェナーザッピング用pn接合ダイオー
ドの参考例の構造を示す断面図、第１図（ｂ）は、第１
図（ａ）のＢ−Ｂ′線に沿って測定したキャリア濃度の
深さ分布図である。 第２図（ａ）は、本発明によるツェナーザッピング用pn
接合ダイオードの実施例の構造を示す断面図、第２図
（ｂ）は、第２図（ａ）のＢ−Ｂ′線に沿って測定した
キャリア濃度の深さ分布図、第２図（ｃ）は、第２図
（ａ）のＣ−Ｃ′線に沿って測定したキャリア濃度の深
さ分布図である。 第３図は、ツェナーザッピング用pn接合ダイオードの要
求特性とカソード層の拡散深さとの関係を示すグラフ図
である。 第４図は、参考例（Ａ）、実施例（Ｂ）のＩ−Ｖ特性を
従来構造のダイオード（C,D）と比較して示すグラフ図
である。 第５図（ａ）は、従来のツェナーダイオードの構造を示
す断面図、第５図（ｂ）は第５図（ａ）のＢ−Ｂ′線に
沿って測定したキャリア濃度の深さ分布図である。 〔符号の説明〕 １……エピタキシャル層 ２……カソード層 ３……アノード層 ４……コンタクト層 ５……酸化膜 ６……アノード電極 ７……カソード電極 ８……オフセット層。
ドの参考例の構造を示す断面図、第１図（ｂ）は、第１
図（ａ）のＢ−Ｂ′線に沿って測定したキャリア濃度の
深さ分布図である。 第２図（ａ）は、本発明によるツェナーザッピング用pn
接合ダイオードの実施例の構造を示す断面図、第２図
（ｂ）は、第２図（ａ）のＢ−Ｂ′線に沿って測定した
キャリア濃度の深さ分布図、第２図（ｃ）は、第２図
（ａ）のＣ−Ｃ′線に沿って測定したキャリア濃度の深
さ分布図である。 第３図は、ツェナーザッピング用pn接合ダイオードの要
求特性とカソード層の拡散深さとの関係を示すグラフ図
である。 第４図は、参考例（Ａ）、実施例（Ｂ）のＩ−Ｖ特性を
従来構造のダイオード（C,D）と比較して示すグラフ図
である。 第５図（ａ）は、従来のツェナーダイオードの構造を示
す断面図、第５図（ｂ）は第５図（ａ）のＢ−Ｂ′線に
沿って測定したキャリア濃度の深さ分布図である。 〔符号の説明〕 １……エピタキシャル層 ２……カソード層 ３……アノード層 ４……コンタクト層 ５……酸化膜 ６……アノード電極 ７……カソード電極 ８……オフセット層。
Claims (2)
- 【請求項１】半導体層の表面側に、第１導電型の第１半
導体領域と第２導電型の第２半導体領域とを有するツェ
ナーザッピング用pn接合ダイオードにおいて、 前記第１半導体領域と前記第２半導体領域とは前記半導
体層の表面側で互いに隔離して形成されており、少なく
とも前記第１半導体領域と前記第２半導体領域の間の前
記半導体層の領域表面側には、前記第１半導体領域と前
記第２半導体領域の両方に接続する低キャリア濃度のオ
フセット領域が形成されていることを特徴とするツェナ
ーザッピング用pn接合ダイオード。 - 【請求項２】請求項１に規定するツェナーザッピング用
pn接合ダイオードを具備することを特徴とする半導体集
積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2232235A JP2890754B2 (ja) | 1990-08-31 | 1990-08-31 | ツェナーザッピング用ｐｎ接合ダイオード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2232235A JP2890754B2 (ja) | 1990-08-31 | 1990-08-31 | ツェナーザッピング用ｐｎ接合ダイオード |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10195499A Division JP3052935B2 (ja) | 1998-07-10 | 1998-07-10 | ツェナーザッピング用ｐｎ接合ダイオード |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04112580A JPH04112580A (ja) | 1992-04-14 |
| JP2890754B2 true JP2890754B2 (ja) | 1999-05-17 |
Family
ID=16936094
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2232235A Expired - Fee Related JP2890754B2 (ja) | 1990-08-31 | 1990-08-31 | ツェナーザッピング用ｐｎ接合ダイオード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2890754B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108109912B (zh) | 2012-09-27 | 2021-08-03 | 罗姆股份有限公司 | 片状二极管及其制造方法、电路组件以及电子设备 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS504555A (ja) * | 1973-05-18 | 1975-01-17 | ||
| JP2878689B2 (ja) * | 1988-07-04 | 1999-04-05 | 株式会社東芝 | 高耐圧半導体素子 |
-
1990
- 1990-08-31 JP JP2232235A patent/JP2890754B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04112580A (ja) | 1992-04-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4145703A (en) | High power MOS device and fabrication method therefor | |
| JP3202785B2 (ja) | モノリシック半導体装置及びその製造方法 | |
| GB2083700A (en) | Semiconductor device having a reduced surface field strength | |
| JPH0358187B2 (ja) | ||
| US7598587B2 (en) | Semiconductor device | |
| US4476481A (en) | Low-loss P-i-n diode | |
| US8766317B2 (en) | Semiconductor device | |
| US5939769A (en) | Bipolar power transistor with high collector breakdown voltage and related manufacturing process | |
| US5691558A (en) | Drift-free avalanche breakdown diode | |
| JP2890754B2 (ja) | ツェナーザッピング用ｐｎ接合ダイオード | |
| EP0110320A1 (en) | A MOS transistor | |
| JPH02210860A (ja) | 半導体集積回路装置 | |
| JP3052935B2 (ja) | ツェナーザッピング用ｐｎ接合ダイオード | |
| JPS59158561A (ja) | アバランシエにより過電圧から自己保護するサイリスタおよびその製造方法 | |
| JP4678077B2 (ja) | ダイオード | |
| WO2018230312A1 (ja) | 半導体装置 | |
| US6020623A (en) | Integrated structure with device having a preset reverse conduction threshold | |
| JP2000101066A (ja) | 電力用半導体素子 | |
| JPS6327865B2 (ja) | ||
| JPH07153975A (ja) | ツェナーダイオード | |
| JP2017028149A (ja) | 半導体装置 | |
| JPH0335565A (ja) | ダイオード | |
| KR930009470B1 (ko) | 양 방향성 핀치저항 | |
| JPH0621344A (ja) | 半導体装置 | |
| JPH065884A (ja) | ダイオード |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080226 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090226 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090226 Year of fee payment: 10 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090226 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |