JP2890527B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2890527B2
JP2890527B2 JP26044589A JP26044589A JP2890527B2 JP 2890527 B2 JP2890527 B2 JP 2890527B2 JP 26044589 A JP26044589 A JP 26044589A JP 26044589 A JP26044589 A JP 26044589A JP 2890527 B2 JP2890527 B2 JP 2890527B2
Authority
JP
Japan
Prior art keywords
epitaxial layer
concentration
semi
semiconductor device
gaas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP26044589A
Other languages
English (en)
Other versions
JPH03120841A (ja
Inventor
和良 植田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP26044589A priority Critical patent/JP2890527B2/ja
Publication of JPH03120841A publication Critical patent/JPH03120841A/ja
Application granted granted Critical
Publication of JP2890527B2 publication Critical patent/JP2890527B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はGaAs-MESFETのソース電極をバイアホールを
介して素子裏面に接続する、超高周波帯用半導体装置の
製造方法に関する。
〔従来の技術〕 超高周波帯用のGaAs-MESFETにおいては、接地抵抗を
極限まで低減して信号遅延をなくす、バイアホール構造
あるいは、PHS（Plated Heat Sink）構造と称する、ソ
ース電極をバイアホール（スルーホール）を介して素子
裏面に接続する構造が一般的に採用されている。
つぎにバイアホール構造の製造方法について、第２図
（ａ）〜（ｃ）を参照して説明する。
はじめに第２図（ａ）に示すように、イオン注入法な
どに半絶縁性GaAs基板１にFET能動層４を形成したの
ち、ゲート電極５、ソース電極６とドレイン電極７とを
形成し、全面に表面保護膜８を堆積する。
つぎに第２図（ｂ）に示すように、フォトレジスト２
をマスクとして硫酸過酸化水素水を用いて、半絶縁性Ga
As基板１の裏面をエッチングして、ソース電極に達する
バイアホール10を形成する。
最後に第２図（ｃ）に示すように、金メッキなどによ
り、バイアホール10を被覆する裏面電極９を形成して素
子部が完成する。
〔発明が解決しようとする課題〕
従来のバイアホール構造のGaAs-FETの製造方法は、製
造工程が複雑なうえ、取り扱いが難しい。
チップの一部にバイアホールを有するため非常に破損
し易いという欠点があり、GaAs基板を厚くすると余計に
割れ易くなるという問題があった。
本発明の目的は、バイアホール開口部を設けることな
く、確実な接地電極を形成することにある。
〔課題を解決するための手段〕
本発明のGaAs-MESFETの製造方法は、半絶縁性GaAs基
板表面のソース領域をエッチングする工程と、全面に高
濃度Ｎ型エピタキシャル層を形成する工程と、前記半絶
縁性GaAs基板表面から研磨により前記高濃度エピタキシ
ャル層を露出させる工程と、露出した前記高濃度エピタ
キシャル層にソース電極が対応するように半導体素子を
形成する工程とから構成されている。
〔実施例〕
本発明の一実施例について、第１図（ａ）〜（ｄ）を
参照して説明する。
はじめに第１図（ａ）に示すように、半絶縁性GaAs
（ガリムム砒素）基板１の裏面のソース領域を、フォト
レジスト２をマスクとして硫酸過酸化水素水で深さ数十
μｍ〜200μｍエッチングする。
つぎに第１図（ｂ）に示すように、MOCVD法などによ
り、厚さ100μｍ〜300μｍの高濃度Ｎ型エピタキシャル
層３を成長させる。
つぎに第１図（ｃ）に示すように、半絶縁性GaAs基板
１の表面から研磨ポリッシングを行ない、高濃度Ｎ型エ
ピタキシャル層３を露出させる。
最後に第１図（ｄ）に示すように、イオン注入法など
によりFET能動層４を形成したのち、ゲート電極５、ソ
ース電極６とドレイン電極７とを形成し、全面に表面保
護膜８を堆積して素子部が完成する。
〔発明の効果〕
本発明によりバイアホールを形成することなく、高濃
度エピタキシャル層を介してソース電極と裏面電極とを
接続することにより、製造工程を簡略化することができ
た。
チップを厚くすることが可能になり、従来技術による
バイアホール構造の素子と比較して破損に強くなった。
さらにソース領域のエッチングには、実施例に挙げた
硫酸過酸化水素水によるウェットエッチングのほか、微
細加工に適したRIE法によるドライエッチングを用いる
ことも可能である。
【図面の簡単な説明】
第１図（ａ）〜（ｄ）は本発明の一実施例によるGaAs-M
ESFETを工程順に示す断面図、第２図（ａ）〜（ｃ）は
従来技術によるバイアホール構造のGaAs-MESFETを工程
順に示す断面図。 １……半絶縁性GaAs基板、２……フォトレジスト、３…
…高濃度Ｎ型エピタキシャル層、４……FET能動層、５
……ゲート電極、６……ソース電極、７……ドレイン電
極、８……表面保護膜、９……裏面電極、10……バイア
ホール。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/337 - 21/338 H01L 27/095 - 27/098 H01L 29/775 - 29/778 H01L 29/80 - 29/812 H01L 21/28 - 21/288 H01L 21/44 - 21/445 H01L 29/40 - 29/43 H01L 21/304 H01L 21/463

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】半絶縁性GaAs基板裏面のソース領域をエッ
    チングする工程と、全面に高濃度Ｎ型エピタキシャル層
    を形成する工程と、前記半絶縁性GsAs基板表面から研磨
    により前記高濃度エピタキシャル層を露出させる工程
    と、露出した前記高濃度エピタキシャル層にソース電極
    が対応するように半導体素子を形成する工程とを有する
    ことを特徴とするGaAs-MESFETを含む半導体装置の製造
    方法。
JP26044589A 1989-10-04 1989-10-04 半導体装置の製造方法 Expired - Fee Related JP2890527B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26044589A JP2890527B2 (ja) 1989-10-04 1989-10-04 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26044589A JP2890527B2 (ja) 1989-10-04 1989-10-04 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH03120841A JPH03120841A (ja) 1991-05-23
JP2890527B2 true JP2890527B2 (ja) 1999-05-17

Family

ID=17348037

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26044589A Expired - Fee Related JP2890527B2 (ja) 1989-10-04 1989-10-04 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2890527B2 (ja)

Also Published As

Publication number Publication date
JPH03120841A (ja) 1991-05-23

Similar Documents

Publication Publication Date Title
JPH043103B2 (ja)
JP2890527B2 (ja) 半導体装置の製造方法
JPH0472381B2 (ja)
JP3365380B2 (ja) 高周波半導体装置とその製造方法
JP2712340B2 (ja) 半導体装置の製造方法
JPH07107906B2 (ja) 半導体装置の製造方法
JPS62211962A (ja) 高周波半導体装置の製造方法
JP2792421B2 (ja) 半導体装置の製造方法
JP2825284B2 (ja) 半導体装置の製造方法
JPH0320063B2 (ja)
JPH079980B2 (ja) 半導体装置の製造方法
JPS63193545A (ja) 半導体集積回路の製造方法
JP2863216B2 (ja) 半導体装置の製造方法
JPH0362930A (ja) 半導体装置の製造方法
JPS57153430A (en) Manufacture of semiconductor device
JPH047845A (ja) 半導体装置の製造方法
JPS61245537A (ja) 半導体装置の製造方法
JPH0491441A (ja) 電界効果トランジスタの製造方法
JPS58199567A (ja) シヨツトキ障壁型電界効果トランジスタ及びその製造方法
JPS6177369A (ja) 半導体装置の製造方法
JPS63204663A (ja) 半導体装置の製造方法
JPS61222265A (ja) 半導体装置の製造方法
JPH03139850A (ja) 電界効果トランジスタ
JPH0461353A (ja) 半導体装置の製造方法
Miller et al. Critical fabrication processes for programmable HACT DPTFs

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees