JP2889924B2 - 薄膜電界効果トランジスタの製法 - Google Patents
薄膜電界効果トランジスタの製法Info
- Publication number
- JP2889924B2 JP2889924B2 JP1170799A JP17079989A JP2889924B2 JP 2889924 B2 JP2889924 B2 JP 2889924B2 JP 1170799 A JP1170799 A JP 1170799A JP 17079989 A JP17079989 A JP 17079989A JP 2889924 B2 JP2889924 B2 JP 2889924B2
- Authority
- JP
- Japan
- Prior art keywords
- effect transistor
- thin film
- field effect
- silicon film
- insulating substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
本発明は、液晶表示装置用アクティブマトリクス基板
の薄膜電界効果トランジスタの製法に適用して好適な薄
膜電界効果トランジスタの製法に関する。
の薄膜電界効果トランジスタの製法に適用して好適な薄
膜電界効果トランジスタの製法に関する。
従来、第４図を伴って次に述べる薄膜電界効果トラン
ジスタが提案されている。 すなわち、ガラスでなり且つ例えば656℃の歪点温度
を有する透光性絶縁基板１を有し、その透光性絶縁基板
１上に、ｎ型不純物またはｐ型不純物を高濃度に導入し
ている例えば多結晶シリコンによる半導体薄膜でなるソ
ース領域５及びドレイン領域６が、並置して、例えば方
形パターンに形成されている。 また、透光性絶縁基板１上に、ソース領域５及びドレ
イン領域６間に延長し、且つ両端がソース領域５上のド
レイン領域６側の領域及びドレイン領域６上のソース領
域５側の領域に延長している活性層２が形成されてい
る。この場合、活性層２は、アモルファスシリコン膜が
多結晶化されている多結晶化シリコン膜から、例えば方
形にパターニングされて得られた層でなる。 さらに、透光性絶縁基板１上に、ソース領域５、ドレ
イン領域６及び活性層２を覆って延長している例えばSi
O2でなるゲート絶縁膜３が形成されている。 また、透光性絶縁基板１上に、例えば導電性を与える
不純物を高濃度に導入している多結晶化シリコン膜でな
り且つストライプ状パターンを有するゲート電極４が、
ゲート絶縁膜３を介して、上方からみて、活性層２を幅
方向に横切って延長して形成されている。 さらに、透光性絶縁基板１上に、ゲート絶縁膜３及び
ゲート電極４を覆って延長している層間絶縁膜７が形成
されている。 また、層間絶縁膜７及びゲート絶縁膜３に、それらを
通して、ソース領域５及びドレイン領域６をそれぞれ外
部に臨ませる窓８及び９が穿設されている。 さらに、層間絶縁膜７上に、窓８及び９をそれぞれ通
じてソース領域５及びドレイン領域６にそれぞれ連結し
ている例えばアルミニウムでなるソース電極10及びドレ
イン電極11が形成されている。 以上が、従来提案されている薄膜電界効果トランジス
タの構成である。 このような構成を有する従来の薄膜電界効果トランジ
スタによれば、ソース電極10及びドレイン電極11間に、
負荷（図示せず）を介して所要の電源（図示せず）を接
続し、そして、ソース電極10またはドレイン電極11とゲ
ート電極４との間に、制御電圧を、極性を加味した所要
値で印加させれば、活性層２のソース領域５及びドレイ
ン領域６間の領域に、ソース領域５及びドレイン領域６
間に延長しているチャンネルが形成されることによっ
て、ソース電極10及びドレイン電極11間がオンの状態に
なる。このため、負荷に、電源からの電流を供給させる
ことができる。 また、このような状態から、ソース電極10またはドレ
イン電極11とゲート電極４との間の印加している制御電
圧の値を、他の所要の値に変更させれば、活性層２のソ
ース領域５及びドレイン領域６間の領域に形成されてい
たチャンネルがなくなることによって、ソース電極10及
びドレイン電極11間がオフの状態になる。このため、負
荷への電源からの電流の供給を断にさせることができ
る。 従って、第４図に示す上述した構成を有する薄膜電界
効果トランジスタによれば、スイッチング素子としての
機能が得られる。 また、第４図に示す上述した構成を有する薄膜電界効
果トランジスタによれば、透光性絶縁基板１上を用いて
いるので、上述したスイッチング素子としての機能が、
透光性絶縁基板１に、光を通過させてもまたは光を通過
させている状態でも得られるので、詳細説明は省略する
が、液晶表示用アクティブマトリクス基板の薄膜電界効
果トランジスタの製法に適用して好適である。 また、従来、第４図で上述した薄膜電界効果トランジ
スタを、第５図を伴って次に述べる方法によって製造す
る薄膜電界効果トランジスタの製法が提案されている。 すなわち、第４図で上述した、ガラスでなり且つ例え
ば656℃の歪点温度を有する透光性絶縁基板１を用意す
る（第５図Ａ）。 そして、その透光性絶縁基板１上に、ｎ型不純物また
はｐ型不純物を高濃度に導入している多結晶シリコンで
なる半導体薄膜を、減圧CVD法によって形成し、次で、
その半導体薄膜に対しパターニング処理を施して、第４
図で上述したソース領域５及びドレイン領域６を形成す
る（第５図Ｂ）。 次に、透光性絶縁基板１上に、ソース領域５及びドレ
イン領域６を覆って延長している、爾後第４図で上述し
た活性層２になるアモルファスシリコン膜２′を、原料
ガスとしてSiH4ガスを用い、透光性絶縁基板１の温度を
その透光性絶縁基板１の歪点温度以下の温度である560
℃の温度とした減圧CVD法によって形成する（第５図
Ｃ）。 次に、アモルファスシリコン膜２′に対する、透光性
絶縁基板１の歪点温度以下の温度である600℃の温度で
の熱アニーリング処理によって、アモルファスシリコン
膜２′から、その多結晶化されている多結晶化シリコン
膜２″を形成する（第５図Ｄ）。 次に、多結晶化シリコン膜２″に対するパターニング
処理にって、多結晶化シリコン膜２″から、第４図で上
述した活性層２を形成する（第５図Ｅ）。 次に、透光性絶縁基板１上に、第４図で上述した、ソ
ース領域５、ドレイン領域６及び活性層２を覆って延長
しているゲート絶縁膜３を、常圧CVD法によって形成す
る（第５図Ｆ）。 次に、ゲート絶縁膜３上に、導電性を与える不純物を
高濃度に導入している多結晶化シリコン膜を、減圧CVD
法によって形成し、次で、その多結晶化シリコン膜に対
するパターニング処理によって、その多結晶化シリコン
膜から、第４図で上述したゲート電極４を形成する（第
５図Ｇ）。 次に、ゲート絶縁膜３上に、第４図で上述した、ゲー
ト電極４を覆って延長している層間絶縁膜７を、常圧CV
D法によって形成する（第５図Ｈ）。 次に、層間絶縁膜７及びゲート絶縁膜３に、それらを
通した第４図で上述した窓８及び９を、フォトリソグラ
フィ法によって形成し、次で、層間絶縁膜７上に、第４
図で上述した、ソース領域５及びドレイン領域６にそれ
ぞれ窓８及び９を通じて連結しているソース電極10及び
ドレイン電極11を、フォトリソグラフィ法によって形成
する（第５図Ｉ）。 次に、水素を含む雰囲気中での、透光性絶縁基板１の
歪点温度以下の温度である例えば400℃の温度による熱
処理を行う。 以上が、第４図で上述した従来の薄膜電界効果トラン
ジスタの、従来提案されている製法である。 このような従来の薄膜電界効果トランジスタの製法に
よれば、第４図で上述した機能を有する薄膜電界効果ト
ランジスタを、容易に製造することができる。 また、透光性絶縁基板１を用いていることから、液晶
表示装置用アクティブマトリクス基板の薄膜電界効果ト
ランジスタの製法に適用して好適である。
ジスタが提案されている。 すなわち、ガラスでなり且つ例えば656℃の歪点温度
を有する透光性絶縁基板１を有し、その透光性絶縁基板
１上に、ｎ型不純物またはｐ型不純物を高濃度に導入し
ている例えば多結晶シリコンによる半導体薄膜でなるソ
ース領域５及びドレイン領域６が、並置して、例えば方
形パターンに形成されている。 また、透光性絶縁基板１上に、ソース領域５及びドレ
イン領域６間に延長し、且つ両端がソース領域５上のド
レイン領域６側の領域及びドレイン領域６上のソース領
域５側の領域に延長している活性層２が形成されてい
る。この場合、活性層２は、アモルファスシリコン膜が
多結晶化されている多結晶化シリコン膜から、例えば方
形にパターニングされて得られた層でなる。 さらに、透光性絶縁基板１上に、ソース領域５、ドレ
イン領域６及び活性層２を覆って延長している例えばSi
O2でなるゲート絶縁膜３が形成されている。 また、透光性絶縁基板１上に、例えば導電性を与える
不純物を高濃度に導入している多結晶化シリコン膜でな
り且つストライプ状パターンを有するゲート電極４が、
ゲート絶縁膜３を介して、上方からみて、活性層２を幅
方向に横切って延長して形成されている。 さらに、透光性絶縁基板１上に、ゲート絶縁膜３及び
ゲート電極４を覆って延長している層間絶縁膜７が形成
されている。 また、層間絶縁膜７及びゲート絶縁膜３に、それらを
通して、ソース領域５及びドレイン領域６をそれぞれ外
部に臨ませる窓８及び９が穿設されている。 さらに、層間絶縁膜７上に、窓８及び９をそれぞれ通
じてソース領域５及びドレイン領域６にそれぞれ連結し
ている例えばアルミニウムでなるソース電極10及びドレ
イン電極11が形成されている。 以上が、従来提案されている薄膜電界効果トランジス
タの構成である。 このような構成を有する従来の薄膜電界効果トランジ
スタによれば、ソース電極10及びドレイン電極11間に、
負荷（図示せず）を介して所要の電源（図示せず）を接
続し、そして、ソース電極10またはドレイン電極11とゲ
ート電極４との間に、制御電圧を、極性を加味した所要
値で印加させれば、活性層２のソース領域５及びドレイ
ン領域６間の領域に、ソース領域５及びドレイン領域６
間に延長しているチャンネルが形成されることによっ
て、ソース電極10及びドレイン電極11間がオンの状態に
なる。このため、負荷に、電源からの電流を供給させる
ことができる。 また、このような状態から、ソース電極10またはドレ
イン電極11とゲート電極４との間の印加している制御電
圧の値を、他の所要の値に変更させれば、活性層２のソ
ース領域５及びドレイン領域６間の領域に形成されてい
たチャンネルがなくなることによって、ソース電極10及
びドレイン電極11間がオフの状態になる。このため、負
荷への電源からの電流の供給を断にさせることができ
る。 従って、第４図に示す上述した構成を有する薄膜電界
効果トランジスタによれば、スイッチング素子としての
機能が得られる。 また、第４図に示す上述した構成を有する薄膜電界効
果トランジスタによれば、透光性絶縁基板１上を用いて
いるので、上述したスイッチング素子としての機能が、
透光性絶縁基板１に、光を通過させてもまたは光を通過
させている状態でも得られるので、詳細説明は省略する
が、液晶表示用アクティブマトリクス基板の薄膜電界効
果トランジスタの製法に適用して好適である。 また、従来、第４図で上述した薄膜電界効果トランジ
スタを、第５図を伴って次に述べる方法によって製造す
る薄膜電界効果トランジスタの製法が提案されている。 すなわち、第４図で上述した、ガラスでなり且つ例え
ば656℃の歪点温度を有する透光性絶縁基板１を用意す
る（第５図Ａ）。 そして、その透光性絶縁基板１上に、ｎ型不純物また
はｐ型不純物を高濃度に導入している多結晶シリコンで
なる半導体薄膜を、減圧CVD法によって形成し、次で、
その半導体薄膜に対しパターニング処理を施して、第４
図で上述したソース領域５及びドレイン領域６を形成す
る（第５図Ｂ）。 次に、透光性絶縁基板１上に、ソース領域５及びドレ
イン領域６を覆って延長している、爾後第４図で上述し
た活性層２になるアモルファスシリコン膜２′を、原料
ガスとしてSiH4ガスを用い、透光性絶縁基板１の温度を
その透光性絶縁基板１の歪点温度以下の温度である560
℃の温度とした減圧CVD法によって形成する（第５図
Ｃ）。 次に、アモルファスシリコン膜２′に対する、透光性
絶縁基板１の歪点温度以下の温度である600℃の温度で
の熱アニーリング処理によって、アモルファスシリコン
膜２′から、その多結晶化されている多結晶化シリコン
膜２″を形成する（第５図Ｄ）。 次に、多結晶化シリコン膜２″に対するパターニング
処理にって、多結晶化シリコン膜２″から、第４図で上
述した活性層２を形成する（第５図Ｅ）。 次に、透光性絶縁基板１上に、第４図で上述した、ソ
ース領域５、ドレイン領域６及び活性層２を覆って延長
しているゲート絶縁膜３を、常圧CVD法によって形成す
る（第５図Ｆ）。 次に、ゲート絶縁膜３上に、導電性を与える不純物を
高濃度に導入している多結晶化シリコン膜を、減圧CVD
法によって形成し、次で、その多結晶化シリコン膜に対
するパターニング処理によって、その多結晶化シリコン
膜から、第４図で上述したゲート電極４を形成する（第
５図Ｇ）。 次に、ゲート絶縁膜３上に、第４図で上述した、ゲー
ト電極４を覆って延長している層間絶縁膜７を、常圧CV
D法によって形成する（第５図Ｈ）。 次に、層間絶縁膜７及びゲート絶縁膜３に、それらを
通した第４図で上述した窓８及び９を、フォトリソグラ
フィ法によって形成し、次で、層間絶縁膜７上に、第４
図で上述した、ソース領域５及びドレイン領域６にそれ
ぞれ窓８及び９を通じて連結しているソース電極10及び
ドレイン電極11を、フォトリソグラフィ法によって形成
する（第５図Ｉ）。 次に、水素を含む雰囲気中での、透光性絶縁基板１の
歪点温度以下の温度である例えば400℃の温度による熱
処理を行う。 以上が、第４図で上述した従来の薄膜電界効果トラン
ジスタの、従来提案されている製法である。 このような従来の薄膜電界効果トランジスタの製法に
よれば、第４図で上述した機能を有する薄膜電界効果ト
ランジスタを、容易に製造することができる。 また、透光性絶縁基板１を用いていることから、液晶
表示装置用アクティブマトリクス基板の薄膜電界効果ト
ランジスタの製法に適用して好適である。
第５図に示す従来の薄膜電界効果トランジスタの製法
の場合、透光性絶縁基板１上に、爾後活性層２になるア
モルファスシリコン膜２′を形成する工程（第５図Ｃ）
における減圧CVD法において、原料ガスとして、SiH4ガ
スを用い、また、透光性絶縁基板１の温度を、その透光
性絶縁基板１の歪点温度以下であるが、560℃のような
高い温度としている理由で、次に、そのアモルファスシ
リコン膜２′に対する熱アニーリング処理によってその
アモルファスシリコン膜２′から多結晶化シリコン膜
２″を形成する工程（第５図Ｄ）をとって得られる多結
晶化シリコン膜２″が、0.2μｍ以下という小さな粒径
しか有しない多結晶シリコンからなるものとしてしか得
られず、従って、次に、その多結晶化シリコン膜２″に
対するパターニング処理によってその多結晶化シリコン
膜２″から活性層２を形成する工程（第５図Ｅ）をとっ
て得られる活性層２が、0.2μｍ以下という小さな粒径
しか有しない多結晶化シリコンでなるものとしてしか形
成されていない。 このため、薄膜電界効果トランジスタを、活性層２に
おけるキャリア（電子または正孔）の移動度が20cm2/Vs
以下という小さな値でしか有しないものとしてしか製造
することができなかった。 従って、第５図に示す従来の薄膜電界効果トランジス
タの製法の場合、薄膜電界効果トランジスタを、比較的
動作速度の遅いものとしてしか製造することができな
い、という欠点を有していた。 よって、本発明は、上述した欠点のない、新規な薄膜
電界効果トランジスタの製法を提案せんとするものであ
る。
の場合、透光性絶縁基板１上に、爾後活性層２になるア
モルファスシリコン膜２′を形成する工程（第５図Ｃ）
における減圧CVD法において、原料ガスとして、SiH4ガ
スを用い、また、透光性絶縁基板１の温度を、その透光
性絶縁基板１の歪点温度以下であるが、560℃のような
高い温度としている理由で、次に、そのアモルファスシ
リコン膜２′に対する熱アニーリング処理によってその
アモルファスシリコン膜２′から多結晶化シリコン膜
２″を形成する工程（第５図Ｄ）をとって得られる多結
晶化シリコン膜２″が、0.2μｍ以下という小さな粒径
しか有しない多結晶シリコンからなるものとしてしか得
られず、従って、次に、その多結晶化シリコン膜２″に
対するパターニング処理によってその多結晶化シリコン
膜２″から活性層２を形成する工程（第５図Ｅ）をとっ
て得られる活性層２が、0.2μｍ以下という小さな粒径
しか有しない多結晶化シリコンでなるものとしてしか形
成されていない。 このため、薄膜電界効果トランジスタを、活性層２に
おけるキャリア（電子または正孔）の移動度が20cm2/Vs
以下という小さな値でしか有しないものとしてしか製造
することができなかった。 従って、第５図に示す従来の薄膜電界効果トランジス
タの製法の場合、薄膜電界効果トランジスタを、比較的
動作速度の遅いものとしてしか製造することができな
い、という欠点を有していた。 よって、本発明は、上述した欠点のない、新規な薄膜
電界効果トランジスタの製法を提案せんとするものであ
る。
本発明による薄膜電界効果トランジスタの製法は、第
５図で上述した従来の薄膜電界効果トランジスタの製法
の場合と同様に、ガラスでなる透光性絶縁基板上に、
ｎ型不純物またはｐ型不純物を導入している半導体薄膜
でなるソース領域及びドレイン領域を、並置して、所要
のパターンに、形成する工程と、上記透光性絶縁基板
上に、上記ソース領域及び上記ドレイン領域を覆って延
長しているアモルファスシリコン膜を減圧CVD法によっ
て形成する工程と、上記アモルファスシリコン膜に対
する熱アニーリング処理によって、上記アモルファスシ
リコン膜から、その多結晶化されている多結晶化シリコ
ン膜を形成する工程と、上記多結晶化シリコン膜に対
するパターニング処理によって、上記多結晶化シリコン
膜から、上記ソース領域及び上記ドレイン領域間に延長
している活性層を形成する工程と、上記透光性絶縁基
板上に、上記活性層を覆って延長しているゲート絶縁膜
を形成する工程と、上記ゲート絶縁膜上に、上方から
みて、上記活性層を幅方向に横切って延長しているゲー
ト電極を形成する工程とを有する。 しかしながら、本発明による薄膜電界効果トランジス
タの製法は、このような工程を有する薄膜電界効果トラ
ンジスタの製法において、上記アモルファスシリコン
膜を形成する工程における減圧CVD法において、原料ガ
スとしてSi2H6ガスを用い且つ上記透光性絶縁基板の温
度をその透光性絶縁基板の歪点温度以下の温度である42
0℃〜550℃とする。
５図で上述した従来の薄膜電界効果トランジスタの製法
の場合と同様に、ガラスでなる透光性絶縁基板上に、
ｎ型不純物またはｐ型不純物を導入している半導体薄膜
でなるソース領域及びドレイン領域を、並置して、所要
のパターンに、形成する工程と、上記透光性絶縁基板
上に、上記ソース領域及び上記ドレイン領域を覆って延
長しているアモルファスシリコン膜を減圧CVD法によっ
て形成する工程と、上記アモルファスシリコン膜に対
する熱アニーリング処理によって、上記アモルファスシ
リコン膜から、その多結晶化されている多結晶化シリコ
ン膜を形成する工程と、上記多結晶化シリコン膜に対
するパターニング処理によって、上記多結晶化シリコン
膜から、上記ソース領域及び上記ドレイン領域間に延長
している活性層を形成する工程と、上記透光性絶縁基
板上に、上記活性層を覆って延長しているゲート絶縁膜
を形成する工程と、上記ゲート絶縁膜上に、上方から
みて、上記活性層を幅方向に横切って延長しているゲー
ト電極を形成する工程とを有する。 しかしながら、本発明による薄膜電界効果トランジス
タの製法は、このような工程を有する薄膜電界効果トラ
ンジスタの製法において、上記アモルファスシリコン
膜を形成する工程における減圧CVD法において、原料ガ
スとしてSi2H6ガスを用い且つ上記透光性絶縁基板の温
度をその透光性絶縁基板の歪点温度以下の温度である42
0℃〜550℃とする。
本発明による薄膜電界効果トランジスタの製法によっ
て製造される薄膜電界効果トランジスタは、見掛上、第
４図で上述した従来の薄膜電界効果トランジスタと同様
の構成を有し、従って、第４図に示す従来の薄膜電界効
果トランジスタで上述したと同様のスイッチング素子と
しての機能を有する。 また、第４図に示す従来の薄膜電界効果トランジスタ
で上述したと同様の理由で、液晶表示装置用アクティブ
マトリクス基板の薄膜電界効果トランジスタに適用して
好適である。 さらに、本発明による薄膜電界効果トランジスタの製
法によれば、見掛上、第５図に示す従来の薄膜電界効果
トランジスタの製法と同様であり、従って、第５図に示
す従来の薄膜電界効果トランジスタの製法の場合と同様
にスイッチング素子としての機能を有する薄膜電界効果
トランジスタを、容易に製造することができ、また、液
晶表示装置用アクティブマトリクス基板の薄膜電界効果
トランジスタの製法に適用して好適である。 しかしながら、本発明による薄膜電界効果トランジス
タの製法の場合、透光性絶縁基板上にアモルファスシリ
コン膜を形成する工程において、原料ガスとしてSi2H6
ガスを用い、且つ透光性絶縁基板の温度を、第５図に示
す従来の薄膜電界効果トランジスタの製法の場合と同様
の透光性絶縁基板の歪点温度以下としているが、第５図
で上述した従来の薄膜電界効果トランジスタの製法の場
合に比し低い420〜550℃の温度としている。 このため、次の、アモルファスシリコン膜に対する熱
アニーリング処理によってそのアモルファスシリコン膜
から多結晶化シリコン膜を形成する工程をとって得られ
る多結晶化シリコン膜が、１μｍ以上という、第５図で
上述した従来の薄膜電界効果トランジスタの製法の場合
に比し格段的に大きな粒径を有する多結晶シリコンでな
るものとして得られ、よって、次に、その多結晶化シリ
コン膜に対するパターニング処理によってその多結晶化
シリコン膜から活性層を形成する工程をとって得られる
活性層が、１μｍ以上という、第５図で上述した従来の
薄膜電界効果トランジスタの場合に比し格段的に大きな
粒径を有する多結晶化シリコンでなるものとして得られ
る。 このため、薄膜電界効果トランジスタを、キャリアの
移動度が、30cm2/Vs以上というような、第５図で上述し
た従来の薄膜電界効果トランジスタの製法の場合に比し
大きな値を有するものとして、容易に製造することがで
きる。 従って、本発明による薄膜電界効果トランジスタの製
法の場合、薄膜電界効果トランジスタを、第５図で上述
した従来の薄膜電界効果トランジスタの製法の場合に比
し格段的に高速度で動作するものとして、容易に製造す
ることができる。
て製造される薄膜電界効果トランジスタは、見掛上、第
４図で上述した従来の薄膜電界効果トランジスタと同様
の構成を有し、従って、第４図に示す従来の薄膜電界効
果トランジスタで上述したと同様のスイッチング素子と
しての機能を有する。 また、第４図に示す従来の薄膜電界効果トランジスタ
で上述したと同様の理由で、液晶表示装置用アクティブ
マトリクス基板の薄膜電界効果トランジスタに適用して
好適である。 さらに、本発明による薄膜電界効果トランジスタの製
法によれば、見掛上、第５図に示す従来の薄膜電界効果
トランジスタの製法と同様であり、従って、第５図に示
す従来の薄膜電界効果トランジスタの製法の場合と同様
にスイッチング素子としての機能を有する薄膜電界効果
トランジスタを、容易に製造することができ、また、液
晶表示装置用アクティブマトリクス基板の薄膜電界効果
トランジスタの製法に適用して好適である。 しかしながら、本発明による薄膜電界効果トランジス
タの製法の場合、透光性絶縁基板上にアモルファスシリ
コン膜を形成する工程において、原料ガスとしてSi2H6
ガスを用い、且つ透光性絶縁基板の温度を、第５図に示
す従来の薄膜電界効果トランジスタの製法の場合と同様
の透光性絶縁基板の歪点温度以下としているが、第５図
で上述した従来の薄膜電界効果トランジスタの製法の場
合に比し低い420〜550℃の温度としている。 このため、次の、アモルファスシリコン膜に対する熱
アニーリング処理によってそのアモルファスシリコン膜
から多結晶化シリコン膜を形成する工程をとって得られ
る多結晶化シリコン膜が、１μｍ以上という、第５図で
上述した従来の薄膜電界効果トランジスタの製法の場合
に比し格段的に大きな粒径を有する多結晶シリコンでな
るものとして得られ、よって、次に、その多結晶化シリ
コン膜に対するパターニング処理によってその多結晶化
シリコン膜から活性層を形成する工程をとって得られる
活性層が、１μｍ以上という、第５図で上述した従来の
薄膜電界効果トランジスタの場合に比し格段的に大きな
粒径を有する多結晶化シリコンでなるものとして得られ
る。 このため、薄膜電界効果トランジスタを、キャリアの
移動度が、30cm2/Vs以上というような、第５図で上述し
た従来の薄膜電界効果トランジスタの製法の場合に比し
大きな値を有するものとして、容易に製造することがで
きる。 従って、本発明による薄膜電界効果トランジスタの製
法の場合、薄膜電界効果トランジスタを、第５図で上述
した従来の薄膜電界効果トランジスタの製法の場合に比
し格段的に高速度で動作するものとして、容易に製造す
ることができる。
次に、第１図を伴って、本発明による薄膜電界効果ト
ランジスタの製法の実施例を述べよう。 第１図において、第５図との対応部分には同一符号を
付して詳細説明を省略する。 第１図に示す本発明による薄膜電界効果トランジスタ
の製法の実施例は、次に述べる順次の工程をとって、見
掛上、第４図で上述したと同様の薄膜電界効果トランジ
スタを製造する。 すなわち、第５図で上述した従来の薄膜電界効果トラ
ンジスタの製法の場合と同様に、第４図で上述した、ガ
ラスでなり且つ例えば656℃の歪点温度を有する透光性
絶縁基板１を用意する（第１図Ａ）。 そして、その透光性絶縁基板１上に、ｎ型不純物また
はｐ型不純物を高濃度に導入している多結晶シリコンで
なる半導体薄膜を、減圧CVD法によって形成し、次で、
その半導体薄膜に対しパターニング処理を施して、第４
図で上述したソース領域５及びドレイン領域６を形成す
る（第１図Ｂ）。 次に、透光性絶縁基板１上に、ソース領域５及びドレ
イン領域６を覆って延長している、爾後第４図で上述し
た活性層２に対応している活性層（第４図において22と
して示されている）なるアモルファスシリコン膜22′
を、原料ガスとしてSi2H6ガスを用い且つ透光性絶縁基
板１の温度をその透光性絶縁基板１の歪点温度以下の温
度である420℃〜550℃の温度とした減圧CVD法によって1
50nmの厚さに形成する（第１図Ｃ）。この場合、具体的
には、反応炉を用いて、その反応炉内に、原料ガスとし
てのSi2H6ガスを、20％にHe希釈して導入し、そして、
反応炉内を1Torrの圧力に保ち、アモルファスシリコン
膜22′を、透光性絶縁基板１の温度を420℃とすると
き、2nm/分の堆積速度で、また、透光性絶縁基板１の温
度を480℃とするとき、6nm/分の速度で形成した。 次に、第５図で上述した従来の薄膜電界効果トランジ
スタの製法の場合に準じて、アモルファスシリコン膜2
2′に対する、透光性絶縁基板１の歪点温度以下の温度
である560℃〜650℃の温度での熱アニーリング処理によ
って、アモルファスシリコン膜22′から、その多結晶化
されている多結晶化シリコン膜２″を形成する（第１図
Ｄ）。この場合、具体的には、透光性絶縁基板１の温度
を600℃とした48時間の熱アニーリング処理を、窒素雰
囲気中で行った。 次に、第５図で上述した従来の薄膜電界効果トランジ
スタの製法の場合に準じて、多結晶化シリコン膜22″に
対するパターニング処理によって、多結晶化シリコン膜
22″から、第４図で上述した活性層２に対応している活
性層22を形成する（第１図Ｅ）。 次に、透光性絶縁基板１上に、第５図で上述した従来
の薄膜電界効果トランジスタの製法の場合と同様に、第
４図で上述した、ソース領域５、ドレイン領域６及び活
性層22を覆って延長しているゲート絶縁膜３を、常圧CV
D法によって100nmの厚さに形成する（第１図Ｆ）。 次に、ゲート絶縁膜３上に、第５図で上述した従来の
薄膜電界効果トランジスタの製法の場合と同様に、導電
性を与える不純物を高濃度に導入している多結晶化シリ
コン膜を、減圧CVD法によって350nmの厚さに堆積形成
し、次で、その多結晶化シリコン膜に対するパターニン
グ処理によって、その多結晶化シリコン膜から、第４図
で上述したゲート電極４を形成する（第１図Ｇ）。 次に、ゲート絶縁膜３上に、第５図で上述した従来の
薄膜電界効果トランジスタの製法の場合と同様に、第４
図で上述した、ゲート電極４を覆って延長している層間
絶縁膜７を、常圧CVD法によって形成する（第１図
Ｈ）。 次に、層間絶縁膜７及びゲート絶縁膜３に、第５図で
上述した従来の薄膜電界効果トランジスタの製法の場合
と同様に、それらを通した第４図で上述した窓８及び９
を、フォトリソグラフィ法によって形成し、次で、層間
絶縁膜７上に、第５図で上述した従来の薄膜電界効果ト
ランジスタの製法の場合と同様に、第４図で上述した、
ソース領域５及びドレイン領域６にそれぞれ窓８及び９
を通じて連結しているソース電極10及びドレイン電極11
を、フォトリソグラフィ法によって形成する（第１図
Ｉ）。 次に、第５図で上述した従来の薄膜電界効果トランジ
スタの製法の場合と同様に、水素を含む雰囲気中での、
透光性絶縁基板１の歪点温度以下の温度である例えば40
0℃の温度による熱処理を行う。 以上が、第４図に示す薄膜電界効果トランジスタの、
本発明による薄膜電界効果トランジスタの製法の実施例
である。 第１図に示す本発明による薄膜電界効果トランジスタ
の製法によって製造される薄膜電界効果トランジスタ
は、見掛上、第４図で上述した薄膜電界効果トランジス
タと同様の構成を有し、従って、第４図で上述したと同
様のスイッチング素子としての機能を有する。 また、第４図に示す薄膜電界効果トランジスタで上述
したと同様の理由で、液晶表示装置用アクティブマトリ
クス基板の薄膜電界効果トランジスタに適用して好適で
ある。 さらに、第１図に示す本発明による薄膜電界効果トラ
ンジスタの製法によれば、見掛上、第５図で上述した従
来の薄膜電界効果トランジスタの製法と同様であり、従
って、第５図で上述した従来の薄膜電界効果トランジス
タの製法の場合と同様にスイッチング素子としての機能
を有する薄膜電界効果トランジスタを、容易に製造する
ことができ、また、液晶表示装置用アクティブマトリク
ス基板の薄膜電界効果トランジスタの製法に適用して好
適である。 しかしながら、第１図に示す本発明による薄膜電界効
果トランジスタの製法の場合、透光性絶縁基板１上にア
モルファスシリコン膜22′を形成する工程における減圧
CVD法において、原料ガスとしてSi2H6ガスを用い、且つ
透光性絶縁基板１の温度を、第５図で上述した従来の薄
膜電界効果トランジスタの場合と同様の透光性絶縁基板
１の歪点温度以下としているが、第５図で上述した従来
の薄膜電界効果トランジスタの製法の場合に比し低い42
0〜550℃の温度としている。 このため、次の、アモルファスシリコン膜22′に対す
る熱アニーリング処理によってそのアモルファスシリコ
ン膜22′から多結晶化シリコン膜22″を形成する工程を
とって得られる多結晶化シリコン膜22″が、アモルファ
スシリコン膜22′を形成するときの透光性絶縁基板１の
温度（℃）に対する多結晶化シリコン膜22′の多結晶シ
リコンの粒径（μｍ）の関係を実測して示している第２
図からも明らかなように、１μｍ以上という、第５図で
上述した従来の薄膜電界効果トランジスタの製法の場合
に比し格段的に大きな粒径を有する多結晶シリコンでな
るものとして得られ、よって、次に、その多結晶化シリ
コン膜22″に対するパターニング処理によってその多結
晶化シリコン膜22″から活性層22を形成する工程をとっ
て得られる活性層22が、１μｍ以上という、第５図で上
述した従来の薄膜電界効果トランジスタの場合に比し格
段的に大きな粒径を有する多結晶化シリコンでなるもの
として得られる。 このため、薄膜電界効果トランジスタを、キャリアの
移動度が、アモルファスシリコン膜22′を形成するとき
の透光性絶縁基板１の温度（℃）に対する、活性層22に
おけるキャリアの移動度（cm2/Vs）の関係を実測して示
している第３図からも明らかなように、30cm2/Vs以上と
いうような、第５図で上述した従来の薄膜電界効果トラ
ンジスタの製法の場合に比し大きな値を有するものとし
て、容易に製造することができる。 従って、第１図に示す本発明による薄膜電界効果トラ
ンジスタの製法の場合、薄膜電界効果トランジスタを、
第５図で上述した従来の薄膜電界効果トランジスタの製
法の場合に比し格段的に高速度で動作するものとして、
容易に製造することができる。 なお、上述においては、本発明の１つの実施例を示し
たに留まり、本発明の精神を脱することなしに、種々の
変型、変更をなし得るであろう。
ランジスタの製法の実施例を述べよう。 第１図において、第５図との対応部分には同一符号を
付して詳細説明を省略する。 第１図に示す本発明による薄膜電界効果トランジスタ
の製法の実施例は、次に述べる順次の工程をとって、見
掛上、第４図で上述したと同様の薄膜電界効果トランジ
スタを製造する。 すなわち、第５図で上述した従来の薄膜電界効果トラ
ンジスタの製法の場合と同様に、第４図で上述した、ガ
ラスでなり且つ例えば656℃の歪点温度を有する透光性
絶縁基板１を用意する（第１図Ａ）。 そして、その透光性絶縁基板１上に、ｎ型不純物また
はｐ型不純物を高濃度に導入している多結晶シリコンで
なる半導体薄膜を、減圧CVD法によって形成し、次で、
その半導体薄膜に対しパターニング処理を施して、第４
図で上述したソース領域５及びドレイン領域６を形成す
る（第１図Ｂ）。 次に、透光性絶縁基板１上に、ソース領域５及びドレ
イン領域６を覆って延長している、爾後第４図で上述し
た活性層２に対応している活性層（第４図において22と
して示されている）なるアモルファスシリコン膜22′
を、原料ガスとしてSi2H6ガスを用い且つ透光性絶縁基
板１の温度をその透光性絶縁基板１の歪点温度以下の温
度である420℃〜550℃の温度とした減圧CVD法によって1
50nmの厚さに形成する（第１図Ｃ）。この場合、具体的
には、反応炉を用いて、その反応炉内に、原料ガスとし
てのSi2H6ガスを、20％にHe希釈して導入し、そして、
反応炉内を1Torrの圧力に保ち、アモルファスシリコン
膜22′を、透光性絶縁基板１の温度を420℃とすると
き、2nm/分の堆積速度で、また、透光性絶縁基板１の温
度を480℃とするとき、6nm/分の速度で形成した。 次に、第５図で上述した従来の薄膜電界効果トランジ
スタの製法の場合に準じて、アモルファスシリコン膜2
2′に対する、透光性絶縁基板１の歪点温度以下の温度
である560℃〜650℃の温度での熱アニーリング処理によ
って、アモルファスシリコン膜22′から、その多結晶化
されている多結晶化シリコン膜２″を形成する（第１図
Ｄ）。この場合、具体的には、透光性絶縁基板１の温度
を600℃とした48時間の熱アニーリング処理を、窒素雰
囲気中で行った。 次に、第５図で上述した従来の薄膜電界効果トランジ
スタの製法の場合に準じて、多結晶化シリコン膜22″に
対するパターニング処理によって、多結晶化シリコン膜
22″から、第４図で上述した活性層２に対応している活
性層22を形成する（第１図Ｅ）。 次に、透光性絶縁基板１上に、第５図で上述した従来
の薄膜電界効果トランジスタの製法の場合と同様に、第
４図で上述した、ソース領域５、ドレイン領域６及び活
性層22を覆って延長しているゲート絶縁膜３を、常圧CV
D法によって100nmの厚さに形成する（第１図Ｆ）。 次に、ゲート絶縁膜３上に、第５図で上述した従来の
薄膜電界効果トランジスタの製法の場合と同様に、導電
性を与える不純物を高濃度に導入している多結晶化シリ
コン膜を、減圧CVD法によって350nmの厚さに堆積形成
し、次で、その多結晶化シリコン膜に対するパターニン
グ処理によって、その多結晶化シリコン膜から、第４図
で上述したゲート電極４を形成する（第１図Ｇ）。 次に、ゲート絶縁膜３上に、第５図で上述した従来の
薄膜電界効果トランジスタの製法の場合と同様に、第４
図で上述した、ゲート電極４を覆って延長している層間
絶縁膜７を、常圧CVD法によって形成する（第１図
Ｈ）。 次に、層間絶縁膜７及びゲート絶縁膜３に、第５図で
上述した従来の薄膜電界効果トランジスタの製法の場合
と同様に、それらを通した第４図で上述した窓８及び９
を、フォトリソグラフィ法によって形成し、次で、層間
絶縁膜７上に、第５図で上述した従来の薄膜電界効果ト
ランジスタの製法の場合と同様に、第４図で上述した、
ソース領域５及びドレイン領域６にそれぞれ窓８及び９
を通じて連結しているソース電極10及びドレイン電極11
を、フォトリソグラフィ法によって形成する（第１図
Ｉ）。 次に、第５図で上述した従来の薄膜電界効果トランジ
スタの製法の場合と同様に、水素を含む雰囲気中での、
透光性絶縁基板１の歪点温度以下の温度である例えば40
0℃の温度による熱処理を行う。 以上が、第４図に示す薄膜電界効果トランジスタの、
本発明による薄膜電界効果トランジスタの製法の実施例
である。 第１図に示す本発明による薄膜電界効果トランジスタ
の製法によって製造される薄膜電界効果トランジスタ
は、見掛上、第４図で上述した薄膜電界効果トランジス
タと同様の構成を有し、従って、第４図で上述したと同
様のスイッチング素子としての機能を有する。 また、第４図に示す薄膜電界効果トランジスタで上述
したと同様の理由で、液晶表示装置用アクティブマトリ
クス基板の薄膜電界効果トランジスタに適用して好適で
ある。 さらに、第１図に示す本発明による薄膜電界効果トラ
ンジスタの製法によれば、見掛上、第５図で上述した従
来の薄膜電界効果トランジスタの製法と同様であり、従
って、第５図で上述した従来の薄膜電界効果トランジス
タの製法の場合と同様にスイッチング素子としての機能
を有する薄膜電界効果トランジスタを、容易に製造する
ことができ、また、液晶表示装置用アクティブマトリク
ス基板の薄膜電界効果トランジスタの製法に適用して好
適である。 しかしながら、第１図に示す本発明による薄膜電界効
果トランジスタの製法の場合、透光性絶縁基板１上にア
モルファスシリコン膜22′を形成する工程における減圧
CVD法において、原料ガスとしてSi2H6ガスを用い、且つ
透光性絶縁基板１の温度を、第５図で上述した従来の薄
膜電界効果トランジスタの場合と同様の透光性絶縁基板
１の歪点温度以下としているが、第５図で上述した従来
の薄膜電界効果トランジスタの製法の場合に比し低い42
0〜550℃の温度としている。 このため、次の、アモルファスシリコン膜22′に対す
る熱アニーリング処理によってそのアモルファスシリコ
ン膜22′から多結晶化シリコン膜22″を形成する工程を
とって得られる多結晶化シリコン膜22″が、アモルファ
スシリコン膜22′を形成するときの透光性絶縁基板１の
温度（℃）に対する多結晶化シリコン膜22′の多結晶シ
リコンの粒径（μｍ）の関係を実測して示している第２
図からも明らかなように、１μｍ以上という、第５図で
上述した従来の薄膜電界効果トランジスタの製法の場合
に比し格段的に大きな粒径を有する多結晶シリコンでな
るものとして得られ、よって、次に、その多結晶化シリ
コン膜22″に対するパターニング処理によってその多結
晶化シリコン膜22″から活性層22を形成する工程をとっ
て得られる活性層22が、１μｍ以上という、第５図で上
述した従来の薄膜電界効果トランジスタの場合に比し格
段的に大きな粒径を有する多結晶化シリコンでなるもの
として得られる。 このため、薄膜電界効果トランジスタを、キャリアの
移動度が、アモルファスシリコン膜22′を形成するとき
の透光性絶縁基板１の温度（℃）に対する、活性層22に
おけるキャリアの移動度（cm2/Vs）の関係を実測して示
している第３図からも明らかなように、30cm2/Vs以上と
いうような、第５図で上述した従来の薄膜電界効果トラ
ンジスタの製法の場合に比し大きな値を有するものとし
て、容易に製造することができる。 従って、第１図に示す本発明による薄膜電界効果トラ
ンジスタの製法の場合、薄膜電界効果トランジスタを、
第５図で上述した従来の薄膜電界効果トランジスタの製
法の場合に比し格段的に高速度で動作するものとして、
容易に製造することができる。 なお、上述においては、本発明の１つの実施例を示し
たに留まり、本発明の精神を脱することなしに、種々の
変型、変更をなし得るであろう。
第１図Ａ〜Ｉは、本発明による薄膜電界効果トランジス
タの製法の実施例を示す順次の工程における略線的断面
図である。 第２図は、本発明による薄膜電界効果トランジスタの製
法の説明に供する、アモルファスシリコン膜を形成する
ときの透光性絶縁基板の温度に対する、多結晶化シリコ
ン膜の多結晶シリコンの粒径の関係を示す図である。 第３図は、本発明による薄膜電界効果トランジスタの製
法の説明に供する、アモルファスシリコン膜を形成する
ときの透光性絶縁基板の温度に対する、活性層における
キャリアの移動度（cm2/Vs）の関係を示す図である。 第４図は、従来提案されている薄膜電界効果トランジス
タ、及び本発明によって製造される薄膜電界効果トラン
ジスタを示す略線的断面図である。 第５図Ａ〜Ｉは、第４図に示す薄膜電界効果トランジス
タの、従来の製法を示す順次の工程における略線的断面
図である。 １……透光性絶縁基板 ２……活性層 ２′……アモルファスシリコン膜 ２″……多結晶化シリコン膜 ３……ゲート絶縁膜 ４……ゲート電極 ５……ソース領域 ６……ドレイン領域 ７……層間絶縁膜 ８、９……窓 10……ソース電極 11……ドレイン電極 22……活性層 22′……アモルファスシリコン膜 22″……多結晶化シリコン膜
タの製法の実施例を示す順次の工程における略線的断面
図である。 第２図は、本発明による薄膜電界効果トランジスタの製
法の説明に供する、アモルファスシリコン膜を形成する
ときの透光性絶縁基板の温度に対する、多結晶化シリコ
ン膜の多結晶シリコンの粒径の関係を示す図である。 第３図は、本発明による薄膜電界効果トランジスタの製
法の説明に供する、アモルファスシリコン膜を形成する
ときの透光性絶縁基板の温度に対する、活性層における
キャリアの移動度（cm2/Vs）の関係を示す図である。 第４図は、従来提案されている薄膜電界効果トランジス
タ、及び本発明によって製造される薄膜電界効果トラン
ジスタを示す略線的断面図である。 第５図Ａ〜Ｉは、第４図に示す薄膜電界効果トランジス
タの、従来の製法を示す順次の工程における略線的断面
図である。 １……透光性絶縁基板 ２……活性層 ２′……アモルファスシリコン膜 ２″……多結晶化シリコン膜 ３……ゲート絶縁膜 ４……ゲート電極 ５……ソース領域 ６……ドレイン領域 ７……層間絶縁膜 ８、９……窓 10……ソース電極 11……ドレイン電極 22……活性層 22′……アモルファスシリコン膜 22″……多結晶化シリコン膜
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/336 H01L 29/786
Claims (1)
- 【請求項１】ガラスでなる透光性絶縁基板上に、ｎ型不
純物またはｐ型不純物を導入している半導体薄膜でなる
ソース領域及びドレイン領域を、並置して、所要のパタ
ーンに、形成する工程と、 上記透光性絶縁基板上に、上記ソース領域及び上記ドレ
イン領域を覆って延長しているアモルファスシリコン膜
を減圧CVD法によって形成する工程と、 上記アモルファスシリコン膜に対する熱アニーリング処
理によって、上記アモルファスシリコン膜から、その多
結晶化されている多結晶化シリコン膜を形成する工程
と、 上記多結晶化シリコン膜に対するパターニング処理によ
って、上記多結晶化シリコン膜から、上記ソース領域及
び上記ドレイン領域間に延長している活性層を形成する
工程と、 上記透光性絶縁基板上に、上記活性層を覆って延長して
いるゲート絶縁膜を形成する工程と、 上記ゲート絶縁膜上に、上方からみて、上記活性層を幅
方向に横切って延長しているゲート電極を形成する工程
とを有する薄膜電界効果トランジスタの製法において、 上記アモルファスシリコン膜を形成する工程における減
圧CVD法において、原料ガスとしてSi2H6ガスを用い且つ
上記透光性絶縁基板の温度を、その透光性絶縁基板の歪
点温度以下の温度である420℃〜550℃とすることを特徴
とする薄膜電界効果トランジスタの製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1170799A JP2889924B2 (ja) | 1989-06-30 | 1989-06-30 | 薄膜電界効果トランジスタの製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1170799A JP2889924B2 (ja) | 1989-06-30 | 1989-06-30 | 薄膜電界効果トランジスタの製法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0335535A JPH0335535A (ja) | 1991-02-15 |
| JP2889924B2 true JP2889924B2 (ja) | 1999-05-10 |
Family
ID=15911567
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1170799A Expired - Fee Related JP2889924B2 (ja) | 1989-06-30 | 1989-06-30 | 薄膜電界効果トランジスタの製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2889924B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62163318A (ja) * | 1986-01-14 | 1987-07-20 | Canon Inc | 半導体素子及びその製造方法 |
| JPS633414A (ja) * | 1986-06-24 | 1988-01-08 | Agency Of Ind Science & Technol | シリコン膜の製造方法 |
| JP2735177B2 (ja) * | 1986-08-18 | 1998-04-02 | 富士通株式会社 | 薄膜トランジスタ及びその製造方法 |
-
1989
- 1989-06-30 JP JP1170799A patent/JP2889924B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0335535A (ja) | 1991-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100191091B1 (ko) | 박막 반도체 장치와 그 제조방법 | |
| KR20010060231A (ko) | 반도체장치의 제조방법 | |
| JP3137797B2 (ja) | 薄膜トランジスタおよびその作製方法 | |
| JPH06275807A (ja) | 半導体回路およびその作製方法 | |
| JP2889924B2 (ja) | 薄膜電界効果トランジスタの製法 | |
| JPS6336574A (ja) | 薄膜トランジスタ | |
| JPH06260644A (ja) | 半導体装置の製造方法 | |
| JPS63119576A (ja) | 薄膜トランジスターの活性領域の形成方法 | |
| JPH0564862B2 (ja) | ||
| JP3325664B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH03104209A (ja) | 半導体装置の製造方法 | |
| JP2987987B2 (ja) | 結晶半導体薄膜の形成方法並びに薄膜トランジスタの製造方法 | |
| JPH06163580A (ja) | 薄膜トランジスタの製造方法 | |
| KR970011502B1 (ko) | 다결정실리콘 박막트랜지스터의 제조방법 | |
| JP3265073B2 (ja) | 表示装置及びその製造方法 | |
| KR100713879B1 (ko) | 박막 트랜지스터의 액정 표시 소자의 제조방법 | |
| JPH0462174B2 (ja) | ||
| KR100709282B1 (ko) | 박막 트랜지스터 및 제조 방법 | |
| JPH0661489A (ja) | 薄膜トランジスタの製造方法 | |
| JP3333489B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP2756121B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR970052106A (ko) | 반도체소자의 제조방법 | |
| JPH0730122A (ja) | 多結晶シリコン薄膜トランジスタの製造方法 | |
| JPH02143463A (ja) | 薄膜トランジスター | |
| JP3137943B2 (ja) | 薄膜トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |