JP2889413B2 - 色信号処理装置 - Google Patents
色信号処理装置Info
- Publication number
- JP2889413B2 JP2889413B2 JP3317997A JP31799791A JP2889413B2 JP 2889413 B2 JP2889413 B2 JP 2889413B2 JP 3317997 A JP3317997 A JP 3317997A JP 31799791 A JP31799791 A JP 31799791A JP 2889413 B2 JP2889413 B2 JP 2889413B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- phase
- pulse signal
- frequency divider
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】この発明は、搬送色信号を低域に
周波数変換して記録し、再生時に元の周波数に戻すビデ
オテープレコーダに用いられる色信号処理装置に関する
ものである。
周波数変換して記録し、再生時に元の周波数に戻すビデ
オテープレコーダに用いられる色信号処理装置に関する
ものである。
【０００２】
【従来の技術】近年、ＳＶＨＳ方式のビデオテープレコ
ーダの普及とともに、高画質や基本画質に対する要望が
強まってきている。以下、図面を参照しながら、従来の
ビデオテープレコーダの色信号処理の一例について説明
する。
ーダの普及とともに、高画質や基本画質に対する要望が
強まってきている。以下、図面を参照しながら、従来の
ビデオテープレコーダの色信号処理の一例について説明
する。
【０００３】図１１はビデオテープレコーダの色信号処
理の記録系のブロック図である。同図において、入力端
子１２より入力された複合映像信号はバンドパスフィル
タ（以下、ＢＰＦと記す）１３で搬送色信号が取り出さ
れる。この搬送色信号は自動利得制御回路（以下、ＡＣ
Ｃと記す）１４においてカラーバースト信号が一定にな
るように制御され平衡変調器（以下、ＢＭと記す）１５
に供給される。
理の記録系のブロック図である。同図において、入力端
子１２より入力された複合映像信号はバンドパスフィル
タ（以下、ＢＰＦと記す）１３で搬送色信号が取り出さ
れる。この搬送色信号は自動利得制御回路（以下、ＡＣ
Ｃと記す）１４においてカラーバースト信号が一定にな
るように制御され平衡変調器（以下、ＢＭと記す）１５
に供給される。
【０００４】また、ＡＣＣ１４の出力信号はバーストゲ
ート１８においてカラーバースト信号が抽出される。こ
のカラーバースト信号は、副搬送波周波数（以下、ｆSC
と記す）を有する電圧制御水晶発振器（以下、ＶＸＯと
記す）２１の出力信号と位相比較器１９で位相比較さ
れ、その誤差信号はローパスフィルタ（以下、ＬＰＦと
記す）２０を通りＶＸＯ２１を制御する。
ート１８においてカラーバースト信号が抽出される。こ
のカラーバースト信号は、副搬送波周波数（以下、ｆSC
と記す）を有する電圧制御水晶発振器（以下、ＶＸＯと
記す）２１の出力信号と位相比較器１９で位相比較さ
れ、その誤差信号はローパスフィルタ（以下、ＬＰＦと
記す）２０を通りＶＸＯ２１を制御する。
【０００５】一方、入力端子１２から入力される複合映
像信号はＬＰＦ２５で輝度信号が抽出される。さらに同
期信号分離回路２６において同期信号が分離され出力さ
れる。分離された同期信号はハーフエッチキラー回路
（以下、ＨＨＫと記す）２７に入力され、水平同期信号
の始まり部分を示すシンクエッジ信号を出力する。モノ
マルチバイブレータ（以下、ＭＭＶと記す）２８では、
シンクエッジ信号をトリガにして、水平同期信号に同期
した所定幅のパルス信号を作成し出力する。３２０倍の
水平走査周波数（以下、ｆH と記す）を有する電圧制御
発振器（以下、ＶＣＯと記す）３１の出力信号周波数
は、分周器３２において１／３２０にされる。
像信号はＬＰＦ２５で輝度信号が抽出される。さらに同
期信号分離回路２６において同期信号が分離され出力さ
れる。分離された同期信号はハーフエッチキラー回路
（以下、ＨＨＫと記す）２７に入力され、水平同期信号
の始まり部分を示すシンクエッジ信号を出力する。モノ
マルチバイブレータ（以下、ＭＭＶと記す）２８では、
シンクエッジ信号をトリガにして、水平同期信号に同期
した所定幅のパルス信号を作成し出力する。３２０倍の
水平走査周波数（以下、ｆH と記す）を有する電圧制御
発振器（以下、ＶＣＯと記す）３１の出力信号周波数
は、分周器３２において１／３２０にされる。
【０００６】位相比較器２９では、ＭＭＶ２８からの信
号と分周器３２からの信号を入力し、位相比較動作を行
う。その位相比較誤差信号は、ＬＰＦ３０を通り、ＶＣ
Ｏ３１を制御し発振周波数が３２０ｆH となる。また、
ＶＣＯ３１の出力信号周波数は、分周器２４において１
／８にされ、４０ｆH の周波数となる。ＢＭ２２では、
ＶＸＯ２１の出力信号と分周器２４の出力信号を平衡変
調する。
号と分周器３２からの信号を入力し、位相比較動作を行
う。その位相比較誤差信号は、ＬＰＦ３０を通り、ＶＣ
Ｏ３１を制御し発振周波数が３２０ｆH となる。また、
ＶＣＯ３１の出力信号周波数は、分周器２４において１
／８にされ、４０ｆH の周波数となる。ＢＭ２２では、
ＶＸＯ２１の出力信号と分周器２４の出力信号を平衡変
調する。
【０００７】ＢＰＦ２３では、ＢＭ２２の出力信号周波
数のうち、ｆSC＋４０ｆH を抽出しＢＭ１５へ供給す
る。ＢＭ１５では、ＡＣＣ１４からの搬送色信号とＢＰ
Ｆ２３からの信号を平衡変調する。これにより、変調周
波数が４０ｆH とｆSC＋４０ｆ H の色信号になるが、Ｌ
ＰＦ１６では４０ｆH の低域変換色信号が取り出され、
出力端子１７より出力する。
数のうち、ｆSC＋４０ｆH を抽出しＢＭ１５へ供給す
る。ＢＭ１５では、ＡＣＣ１４からの搬送色信号とＢＰ
Ｆ２３からの信号を平衡変調する。これにより、変調周
波数が４０ｆH とｆSC＋４０ｆ H の色信号になるが、Ｌ
ＰＦ１６では４０ｆH の低域変換色信号が取り出され、
出力端子１７より出力する。
【０００８】この発明は、図１１の点線で囲まれたＭＭ
Ｖ２８，位相比較器２９，ＬＰＦ３０および分周器３２
に関することである。図８は従来の分周器３２の回路図
であり、図９は従来のＭＭＶ２８，位相比較器２９，Ｌ
ＰＦ３０の回路図であり、図１０は図８および図９の各
点の波形およびタイミング図である。
Ｖ２８，位相比較器２９，ＬＰＦ３０および分周器３２
に関することである。図８は従来の分周器３２の回路図
であり、図９は従来のＭＭＶ２８，位相比較器２９，Ｌ
ＰＦ３０の回路図であり、図１０は図８および図９の各
点の波形およびタイミング図である。
【０００９】図８において、入力端子１から３２０ｆH
のＶＣＯ３１の出力信号が入力され、フリップフロップ
Ｆ１，Ｆ２で分周され（４分周）、さらにフリップフロ
ップＦ３〜Ｆ１０，ノット素子Ｎ１，Ｎ２，Ｎ３，Ｎ５
およびアンド素子Ｇ１４で分周される（８０分周）。こ
のとき、フリップフロップＦ２の出力信号周波数は８０
ｆH となり、このフリップフロップＦ２の出力信号（図
１０（ａ）参照）をクロックとしたときのフリップフロ
ップＦ１０，Ｆ１１の出力信号は図１０（ｂ），（ｃ）
に示すようになる。フリップフロップＦ１１の出力信号
は８０ｆH を１／８０にしたものとなり、出力端子３よ
りＨＰパルス信号として出力される。
のＶＣＯ３１の出力信号が入力され、フリップフロップ
Ｆ１，Ｆ２で分周され（４分周）、さらにフリップフロ
ップＦ３〜Ｆ１０，ノット素子Ｎ１，Ｎ２，Ｎ３，Ｎ５
およびアンド素子Ｇ１４で分周される（８０分周）。こ
のとき、フリップフロップＦ２の出力信号周波数は８０
ｆH となり、このフリップフロップＦ２の出力信号（図
１０（ａ）参照）をクロックとしたときのフリップフロ
ップＦ１０，Ｆ１１の出力信号は図１０（ｂ），（ｃ）
に示すようになる。フリップフロップＦ１１の出力信号
は８０ｆH を１／８０にしたものとなり、出力端子３よ
りＨＰパルス信号として出力される。
【００１０】上記において、フリップフロップＦ１１，
アンド素子Ｇ１５およびノット素子Ｎ３，Ｎ４は分周器
の内部信号からデューティ２分の１のＨＰパルス信号を
作る回路である。図９において、８はＨＰパルス信号の
入力端子であり、１１はシンクエッジ信号の入力端子で
あり、１０は位相比較器２９の出力端子であり、その電
圧はＶＣＯ３１へ送られる。
アンド素子Ｇ１５およびノット素子Ｎ３，Ｎ４は分周器
の内部信号からデューティ２分の１のＨＰパルス信号を
作る回路である。図９において、８はＨＰパルス信号の
入力端子であり、１１はシンクエッジ信号の入力端子で
あり、１０は位相比較器２９の出力端子であり、その電
圧はＶＣＯ３１へ送られる。
【００１１】Ｉ１〜Ｉ４はそれぞれ定電流源であり、Ｖ
１は定電圧源であり、Ｑ１〜Ｑ１０はそれぞれトランジ
スタであり、Ｒ０，Ｒ１，Ｒ２はそれぞれ抵抗であり、
Ｃ１は容量であり、これらはＭＭＶ２８を構成してい
る。Ｖ２，Ｖ３は定電圧源、Ｑ１１〜Ｑ２１はそれぞれ
トランジスタ、Ｒ３〜Ｒ５，Ｒ７，Ｒ８はそれぞれ抵抗
であり、これらは位相比較器２９を構成している。
１は定電圧源であり、Ｑ１〜Ｑ１０はそれぞれトランジ
スタであり、Ｒ０，Ｒ１，Ｒ２はそれぞれ抵抗であり、
Ｃ１は容量であり、これらはＭＭＶ２８を構成してい
る。Ｖ２，Ｖ３は定電圧源、Ｑ１１〜Ｑ２１はそれぞれ
トランジスタ、Ｒ３〜Ｒ５，Ｒ７，Ｒ８はそれぞれ抵抗
であり、これらは位相比較器２９を構成している。
【００１２】Ｒ６は抵抗、Ｃ２，Ｃ３はそれぞれ容量で
あり、これらはＬＰＦ３０を構成している。上記の図９
のＭＭＶ２８において、定電圧源Ｖ１と定電流源Ｉ１と
は、Ｖ１＜Ｒ１・Ｉ１の関係がある。このため、トラン
ジスタＱ４とトランジスタＱ５のベース電圧はトランジ
スタＱ５側が低くなり、トランジスタＱ５がオン、トラ
ンジスタＱ４がオフとなる。このとき、トランジスタＱ
８がオンとなってトランジスタＱ７は飽和し、トランジ
スタＱ７のコレクタ電圧は飽和時のコレクタ・エミッタ
間電圧（以下、ＶCE(SAT) と記す）となり、トランジス
タＱ２，Ｑ９はオフとなっている。
あり、これらはＬＰＦ３０を構成している。上記の図９
のＭＭＶ２８において、定電圧源Ｖ１と定電流源Ｉ１と
は、Ｖ１＜Ｒ１・Ｉ１の関係がある。このため、トラン
ジスタＱ４とトランジスタＱ５のベース電圧はトランジ
スタＱ５側が低くなり、トランジスタＱ５がオン、トラ
ンジスタＱ４がオフとなる。このとき、トランジスタＱ
８がオンとなってトランジスタＱ７は飽和し、トランジ
スタＱ７のコレクタ電圧は飽和時のコレクタ・エミッタ
間電圧（以下、ＶCE(SAT) と記す）となり、トランジス
タＱ２，Ｑ９はオフとなっている。
【００１３】いま、入力端子１１よりシンクエッジ信号
が入力され、トランジスタＱ１がオンとなったとき、ト
ランジスタＱ３のベース電圧はＩ１・Ｒ１の電圧からＶ
CE(S AT) へ変化する。ＶCE(SAT) ＜Ｖ１の関係があるた
め、トランジスタＱ４とトランジスタＱ５のベース電圧
はトランジスタＱ４側が低くなり、トランジスタＱ４が
オン、トランジスタＱ５がオフとなる。これにより、ト
ランジスタＱ８がオフとなってトランジスタＱ７のコレ
クタ電圧が上昇し、トランジスタＱ２，Ｑ９をオンさせ
る。トランジスタＱ２がオンするため、トランジスタＱ
１は即座にオフとなり、トランジスタＱ３のベース電圧
もＲ１・Ｉ１に戻る。
が入力され、トランジスタＱ１がオンとなったとき、ト
ランジスタＱ３のベース電圧はＩ１・Ｒ１の電圧からＶ
CE(S AT) へ変化する。ＶCE(SAT) ＜Ｖ１の関係があるた
め、トランジスタＱ４とトランジスタＱ５のベース電圧
はトランジスタＱ４側が低くなり、トランジスタＱ４が
オン、トランジスタＱ５がオフとなる。これにより、ト
ランジスタＱ８がオフとなってトランジスタＱ７のコレ
クタ電圧が上昇し、トランジスタＱ２，Ｑ９をオンさせ
る。トランジスタＱ２がオンするため、トランジスタＱ
１は即座にオフとなり、トランジスタＱ３のベース電圧
もＲ１・Ｉ１に戻る。
【００１４】一方、トランジスタＱ３のエミッタ電圧は
容量Ｃ１の影響で即座に元に戻らず、抵抗Ｒ１および容
量Ｃ１の時定数で少しずつ上昇し元に戻る。トランジス
タＱ４のベース電圧がトランジスタＱ５のベース電圧よ
り低い間は、トランジスタＱ４がオン、トランジスタＱ
５がオフを維持するが、トランジスタＱ４のベース電圧
がトランジスタＱ５のベース電圧より高くなると、トラ
ンジスタＱ４がオフ、トランジスタＱ５がオンとなる。
トランジスタＱ４がオフとなると、トランジスタＱ２，
Ｑ９もオフとなる。
容量Ｃ１の影響で即座に元に戻らず、抵抗Ｒ１および容
量Ｃ１の時定数で少しずつ上昇し元に戻る。トランジス
タＱ４のベース電圧がトランジスタＱ５のベース電圧よ
り低い間は、トランジスタＱ４がオン、トランジスタＱ
５がオフを維持するが、トランジスタＱ４のベース電圧
がトランジスタＱ５のベース電圧より高くなると、トラ
ンジスタＱ４がオフ、トランジスタＱ５がオンとなる。
トランジスタＱ４がオフとなると、トランジスタＱ２，
Ｑ９もオフとなる。
【００１５】以上の動作でわかるように、入力端子１１
からシンクエッジ信号が入力されると、トランジスタＱ
９はシンクエッジ信号の入力直後から所定期間オン状態
を維持する。トランジスタＱ１０は、トランジスタＱ９
とオン，オフが反転した動作をする。トランジスタＱ１
０のコレクタ電圧がＭＭＶ２８の出力パルス信号とな
る。ここでは、このパルス幅を約３．２μｓとする。な
お、以上の部分がＭＭＶ２８となっている。
からシンクエッジ信号が入力されると、トランジスタＱ
９はシンクエッジ信号の入力直後から所定期間オン状態
を維持する。トランジスタＱ１０は、トランジスタＱ９
とオン，オフが反転した動作をする。トランジスタＱ１
０のコレクタ電圧がＭＭＶ２８の出力パルス信号とな
る。ここでは、このパルス幅を約３．２μｓとする。な
お、以上の部分がＭＭＶ２８となっている。
【００１６】トランジスタＱ１１と抵抗Ｒ３と抵抗Ｒ４
とにより、トランジスタＱ１１のベースは定電圧源を構
成し、これによりトランジスタＱ１６と抵抗Ｒ５、なら
びにトランジスタＱ１７と抵抗Ｒ８はそれぞれ定電流源
となる。しかし、トランジスタＱ１０がオンしているＭ
ＭＶ２８の出力パルス期間以外では、トランジスタＱ１
１のベース電圧はＶCE(SAT) となるため、トランジスタ
Ｑ１６，Ｑ１７はそれぞれオフで、定電流動作を行うの
はＭＭＶパルス期間のみとなる。
とにより、トランジスタＱ１１のベースは定電圧源を構
成し、これによりトランジスタＱ１６と抵抗Ｒ５、なら
びにトランジスタＱ１７と抵抗Ｒ８はそれぞれ定電流源
となる。しかし、トランジスタＱ１０がオンしているＭ
ＭＶ２８の出力パルス期間以外では、トランジスタＱ１
１のベース電圧はＶCE(SAT) となるため、トランジスタ
Ｑ１６，Ｑ１７はそれぞれオフで、定電流動作を行うの
はＭＭＶパルス期間のみとなる。
【００１７】図８の出力端子３から出力されるＨＰパル
ス信号は図９の入力端子８から入力される。トランジス
タＱ１２〜Ｑ１６，抵抗Ｒ５および定電圧源Ｖ２は検波
回路を構成し、トランジスタＱ１６，抵抗Ｒ５よりなる
定電流源は検波電流を流すことになる。抵抗Ｒ７は検波
回路の負荷抵抗となるが、トランジスタＱ１８〜Ｑ２
１，Ｑ１７，抵抗Ｒ８および定電圧源Ｖ３により、ＭＭ
Ｖパルス期間のみの負荷抵抗となる。
ス信号は図９の入力端子８から入力される。トランジス
タＱ１２〜Ｑ１６，抵抗Ｒ５および定電圧源Ｖ２は検波
回路を構成し、トランジスタＱ１６，抵抗Ｒ５よりなる
定電流源は検波電流を流すことになる。抵抗Ｒ７は検波
回路の負荷抵抗となるが、トランジスタＱ１８〜Ｑ２
１，Ｑ１７，抵抗Ｒ８および定電圧源Ｖ３により、ＭＭ
Ｖパルス期間のみの負荷抵抗となる。
【００１８】抵抗Ｒ６，容量Ｃ２，Ｃ３は前記したよう
にＬＰＦ３０を構成し、このＬＰＦ３０に流入する電流
Ｉ５はＨＰパルス信号がハイレベル時は流出し、ローレ
ベル時は流入し、これによる電圧変化により出力端子１
０を介して、ＶＣＯ３１を制御する。図１０には、前記
した図８のフリップフロップＦ２，Ｆ１０，Ｆ１１の出
力信号波形と、図９のシンクエッジ信号、ＭＭＶパルス
信号、Ｉ５として示される検波電流、端子１０のＬＰＦ
３０通過後の電圧信号つまりＶＣＯ３１に対する制御信
号を示している。なお、図１０には、ＭＭＶパルス信号
とＨＰパルス信号の位置関係から、ケースＩ，II，III
の３通りの場合を示している。
にＬＰＦ３０を構成し、このＬＰＦ３０に流入する電流
Ｉ５はＨＰパルス信号がハイレベル時は流出し、ローレ
ベル時は流入し、これによる電圧変化により出力端子１
０を介して、ＶＣＯ３１を制御する。図１０には、前記
した図８のフリップフロップＦ２，Ｆ１０，Ｆ１１の出
力信号波形と、図９のシンクエッジ信号、ＭＭＶパルス
信号、Ｉ５として示される検波電流、端子１０のＬＰＦ
３０通過後の電圧信号つまりＶＣＯ３１に対する制御信
号を示している。なお、図１０には、ＭＭＶパルス信号
とＨＰパルス信号の位置関係から、ケースＩ，II，III
の３通りの場合を示している。
【００１９】ケースＩは、ＨＰパルス信号の立ち上がり
タイミングがＭＭＶパルス信号内にある場合の波形を示
し、図１０（ｄ１）がケースＩのシンクエッジ信号であ
り、同図（ｅ１）がケースＩのＭＭＶパルス信号であ
り、同図（ｆ１）がケースＩの検波電流（電流Ｉ５）で
あり、同図（ｇ１）がケースＩの端子１０の電圧信号つ
まりＶＣＯ３１に対する制御信号である。
タイミングがＭＭＶパルス信号内にある場合の波形を示
し、図１０（ｄ１）がケースＩのシンクエッジ信号であ
り、同図（ｅ１）がケースＩのＭＭＶパルス信号であ
り、同図（ｆ１）がケースＩの検波電流（電流Ｉ５）で
あり、同図（ｇ１）がケースＩの端子１０の電圧信号つ
まりＶＣＯ３１に対する制御信号である。
【００２０】このケースＩのタイミングでは、電流Ｉ５
は流入期間の方が流出期間より長いため、端子１０の電
圧はＭＭＶパルス信号の立ち上がり前よりも立ち下がり
後の方が高くなる。これにより、ＶＣＯ３１の発振周波
数は上昇し、ＨＰパルス信号の立ち上がりがＭＭＶパル
ス信号の中心に近づく。位相ロックした時には電流Ｉ５
の流入流出期間が同一となり、端子１０の電圧信号は二
等辺三角形状となり、ＭＭＶパルス期間の立ち上がり前
と立ち下がり後とでの電圧変化はなくなる。
は流入期間の方が流出期間より長いため、端子１０の電
圧はＭＭＶパルス信号の立ち上がり前よりも立ち下がり
後の方が高くなる。これにより、ＶＣＯ３１の発振周波
数は上昇し、ＨＰパルス信号の立ち上がりがＭＭＶパル
ス信号の中心に近づく。位相ロックした時には電流Ｉ５
の流入流出期間が同一となり、端子１０の電圧信号は二
等辺三角形状となり、ＭＭＶパルス期間の立ち上がり前
と立ち下がり後とでの電圧変化はなくなる。
【００２１】ケースIIはＭＭＶパルス信号がＨＰパルス
信号のローレベル期間にある場合を示し、図１０（ｄ
２）がケースＩのシンクエッジ信号であり、同図（ｅ
２）がケースＩのＭＭＶパルス信号であり、同図（ｆ
２）がケースＩの検波電流（電流Ｉ５）であり、同図
（ｇ２）がケースＩの端子１０の電圧信号つまりＶＣＯ
３１に対する制御信号である。
信号のローレベル期間にある場合を示し、図１０（ｄ
２）がケースＩのシンクエッジ信号であり、同図（ｅ
２）がケースＩのＭＭＶパルス信号であり、同図（ｆ
２）がケースＩの検波電流（電流Ｉ５）であり、同図
（ｇ２）がケースＩの端子１０の電圧信号つまりＶＣＯ
３１に対する制御信号である。
【００２２】このケースIIのタイミングでは、電流Ｉ５
は常時流入電流となり、端子１０の電圧信号はＭＭＶパ
ルス期間中ほぼ直線的に上昇し、ＶＣＯ３１の発振周波
数も上昇する。これにより、ＨＰパルス信号の立ち上が
りはＭＭＶパルス期間に近づく動作を行う。ケースIII
はＭＭＶパルス信号がＨＰパルス信号のハイレベル期間
にある場合を示し、図１０（ｄ３）がケースＩのシンク
エッジ信号であり、同図（ｅ３）がケースＩのＭＭＶパ
ルス信号であり、同図（ｆ３）がケースＩの検波電流
（電流Ｉ５）であり、同図（ｇ３）がケースＩの端子１
０の電圧信号つまりＶＣＯ３１に対する制御信号であ
る。
は常時流入電流となり、端子１０の電圧信号はＭＭＶパ
ルス期間中ほぼ直線的に上昇し、ＶＣＯ３１の発振周波
数も上昇する。これにより、ＨＰパルス信号の立ち上が
りはＭＭＶパルス期間に近づく動作を行う。ケースIII
はＭＭＶパルス信号がＨＰパルス信号のハイレベル期間
にある場合を示し、図１０（ｄ３）がケースＩのシンク
エッジ信号であり、同図（ｅ３）がケースＩのＭＭＶパ
ルス信号であり、同図（ｆ３）がケースＩの検波電流
（電流Ｉ５）であり、同図（ｇ３）がケースＩの端子１
０の電圧信号つまりＶＣＯ３１に対する制御信号であ
る。
【００２３】このケースIII のタイミングでは、電流Ｉ
５は常時流出電流となり、端子１０電圧信号はＭＭＶパ
ルス期間中ほぼ直線的に下降し、ＶＣＯ３１の発振周波
数も下降する。これにより、ＨＰパルス信号の立ち上が
りはＭＭＶパルス期間に近づく動作を行う。
５は常時流出電流となり、端子１０電圧信号はＭＭＶパ
ルス期間中ほぼ直線的に下降し、ＶＣＯ３１の発振周波
数も下降する。これにより、ＨＰパルス信号の立ち上が
りはＭＭＶパルス期間に近づく動作を行う。
【００２４】
【発明が解決しようとする課題】しかしながら、上記の
従来の構成では、ＨＰパルス信号の立ち上がりがＭＭＶ
パルス信号内にない場合には、両パルスの位置に関係な
く一定の流入または流出電流となるため、離れていれば
いるほど位相ロックに時間を要してしまうという問題点
を有していた。また、位相ロックをしている場合でも、
フィルタ波形に三角形状の波形が現れるため、この間Ｖ
ＣＯ３１の発振周波数が変化するという問題点を有して
いた。これをビデオテープレコーダの特性としてみる
と、位相ロックしていない場合にはテレビジョン画面上
の色消えとして現れ、周波数変化の場合には色相変化と
して現れる。
従来の構成では、ＨＰパルス信号の立ち上がりがＭＭＶ
パルス信号内にない場合には、両パルスの位置に関係な
く一定の流入または流出電流となるため、離れていれば
いるほど位相ロックに時間を要してしまうという問題点
を有していた。また、位相ロックをしている場合でも、
フィルタ波形に三角形状の波形が現れるため、この間Ｖ
ＣＯ３１の発振周波数が変化するという問題点を有して
いた。これをビデオテープレコーダの特性としてみる
と、位相ロックしていない場合にはテレビジョン画面上
の色消えとして現れ、周波数変化の場合には色相変化と
して現れる。
【００２５】この発明の目的は、上記従来の問題点を解
決するもので、テレビジョン画面上の色消えや色相変動
等の色変化の少ない色信号処理装置を提供することであ
る。
決するもので、テレビジョン画面上の色消えや色相変動
等の色変化の少ない色信号処理装置を提供することであ
る。
【００２６】
【課題を解決するための手段】請求項１記載の色信号処
理装置は、水平走査周波数の所定の整数倍の周波数を略
中心周波数とする電圧制御発振器と、前記電圧制御発振
器の出力信号周波数を前記所定の整数分の１の周波数に
する分周器と、水平同期信号より作成する第１のパルス
信号の位相と前記分周器の出力信号の位相とを比較する
位相比較器と、前記位相比較器の出力信号を平滑し前記
電圧制御発振器を制御するローパスフィルタと、前記分
周器の内部信号より第２のパルス信号を作成し、水平同
期信号が前記第２のパルス信号期間以外に入力された場
合において前記位相比較器の検波電流を増加させる制御
信号を作成するデコード回路とを有している。
理装置は、水平走査周波数の所定の整数倍の周波数を略
中心周波数とする電圧制御発振器と、前記電圧制御発振
器の出力信号周波数を前記所定の整数分の１の周波数に
する分周器と、水平同期信号より作成する第１のパルス
信号の位相と前記分周器の出力信号の位相とを比較する
位相比較器と、前記位相比較器の出力信号を平滑し前記
電圧制御発振器を制御するローパスフィルタと、前記分
周器の内部信号より第２のパルス信号を作成し、水平同
期信号が前記第２のパルス信号期間以外に入力された場
合において前記位相比較器の検波電流を増加させる制御
信号を作成するデコード回路とを有している。
【００２７】請求項２記載の色信号処理装置は、水平走
査周波数の所定の整数倍の周波数を略中心周波数とする
電圧制御発振器と、前記電圧制御発振器の出力信号周波
数を前記所定の整数分の１の周波数にする分周器と、水
平同期信号より作成する第１のパルス信号の位相と前記
分周器の出力信号の位相とを比較する位相比較器と、前
記位相比較器の出力信号を平滑し前記電圧制御発振器を
制御するローパスフィルタと、前記分周器の内部信号よ
り第２のパルス信号を作成し、水平同期信号が前記第２
のパルス信号期間内に入力された場合において前記分周
器の状態を前記第１のパルス信号とロックしているとき
と略同一状態にセットする制御信号を作成するデコード
回路とを有している。
査周波数の所定の整数倍の周波数を略中心周波数とする
電圧制御発振器と、前記電圧制御発振器の出力信号周波
数を前記所定の整数分の１の周波数にする分周器と、水
平同期信号より作成する第１のパルス信号の位相と前記
分周器の出力信号の位相とを比較する位相比較器と、前
記位相比較器の出力信号を平滑し前記電圧制御発振器を
制御するローパスフィルタと、前記分周器の内部信号よ
り第２のパルス信号を作成し、水平同期信号が前記第２
のパルス信号期間内に入力された場合において前記分周
器の状態を前記第１のパルス信号とロックしているとき
と略同一状態にセットする制御信号を作成するデコード
回路とを有している。
【００２８】請求項３記載の色信号処理装置は、水平走
査周波数の所定の整数倍の周波数を略中心周波数とする
電圧制御発振器と、前記電圧制御発振器の出力信号周波
数を前記所定の整数分の１の周波数にする分周器と、水
平同期信号より作成する第１のパルス信号の位相と前記
分周器の出力信号の位相とを比較する位相比較器と、前
記位相比較器の出力信号を平滑し前記電圧制御発振器を
制御するローパスフィルタと、前記第１のパルス信号の
位相と前記分周器の出力信号の位相とがロックした時に
発生する誤差信号の逆補正を行うための第２のパルス信
号を前記分周器の内部信号から作成するデコード回路と
を有している。
査周波数の所定の整数倍の周波数を略中心周波数とする
電圧制御発振器と、前記電圧制御発振器の出力信号周波
数を前記所定の整数分の１の周波数にする分周器と、水
平同期信号より作成する第１のパルス信号の位相と前記
分周器の出力信号の位相とを比較する位相比較器と、前
記位相比較器の出力信号を平滑し前記電圧制御発振器を
制御するローパスフィルタと、前記第１のパルス信号の
位相と前記分周器の出力信号の位相とがロックした時に
発生する誤差信号の逆補正を行うための第２のパルス信
号を前記分周器の内部信号から作成するデコード回路と
を有している。
【００２９】
【作用】請求項１の構成によれば、第２のパルス信号期
間以外に水平同期信号が入力された場合には位相比較器
の検波電流を増加させることにより、位相ロックまでの
時間を短縮できる。請求項２記載の構成によれば、位相
ロック点から大きく外れている期間を示す第２のパルス
信号期間に水平同期信号が入力された場合には分周器の
状態をほぼ位相ロックしている時の状態にすることによ
り、位相ロックまでの時間を大幅に短縮できる。
間以外に水平同期信号が入力された場合には位相比較器
の検波電流を増加させることにより、位相ロックまでの
時間を短縮できる。請求項２記載の構成によれば、位相
ロック点から大きく外れている期間を示す第２のパルス
信号期間に水平同期信号が入力された場合には分周器の
状態をほぼ位相ロックしている時の状態にすることによ
り、位相ロックまでの時間を大幅に短縮できる。
【００３０】請求項３記載の構成によれば、位相ロック
した場合においても、ＬＰＦに流入流出する検波電流の
逆補正電流を第２のパルス信号期間に供給することによ
り、ＬＰＦに現れる三角形状の波形の発生を防止でき、
第１のパルス期間中のＶＣＯの周波数変動を抑えること
ができる。これらのことにより、色消えや色相変動等の
テレビジョン画面上の色変化を少なくすることができ
る。
した場合においても、ＬＰＦに流入流出する検波電流の
逆補正電流を第２のパルス信号期間に供給することによ
り、ＬＰＦに現れる三角形状の波形の発生を防止でき、
第１のパルス期間中のＶＣＯの周波数変動を抑えること
ができる。これらのことにより、色消えや色相変動等の
テレビジョン画面上の色変化を少なくすることができ
る。
【００３１】
【実施例】以下、この発明の一実施例について、図面を
参照しながら説明する。図１はこの発明の一実施例の色
信号処理装置における分周器，第１のデコード回路，第
２のデコード回路および第３のデコード回路の回路図を
示し、図２は同じく位相比較器の回路図を示している。
図３ないし図７は図１および図２の各部の波形およびタ
イミング図である。
参照しながら説明する。図１はこの発明の一実施例の色
信号処理装置における分周器，第１のデコード回路，第
２のデコード回路および第３のデコード回路の回路図を
示し、図２は同じく位相比較器の回路図を示している。
図３ないし図７は図１および図２の各部の波形およびタ
イミング図である。
【００３２】図１において、１はＶＣＯ３１からのクロ
ックの入力端子、２はシンクエッジ信号の入力端子、３
はＨＰパルス信号の出力端子、４は補正パルス信号の出
力端子、５はゲインアップ信号の出力端子である。鎖線
で囲んだ１０１は第１のデコード回路（請求項１のデコ
ード回路に相当する）であり、同じく１０２は第２のデ
コード回路（請求項３のデコード回路に相当する）であ
り、１０３は第３のデコード回路（請求項２のデコード
回路に相当する）である。
ックの入力端子、２はシンクエッジ信号の入力端子、３
はＨＰパルス信号の出力端子、４は補正パルス信号の出
力端子、５はゲインアップ信号の出力端子である。鎖線
で囲んだ１０１は第１のデコード回路（請求項１のデコ
ード回路に相当する）であり、同じく１０２は第２のデ
コード回路（請求項３のデコード回路に相当する）であ
り、１０３は第３のデコード回路（請求項２のデコード
回路に相当する）である。
【００３３】第１のデコード回路１０１は、ナンド素子
Ｇ３，Ｇ２１，Ｇ２４〜Ｇ２７，オア素子Ｇ２２，Ｇ２
３，ノット素子Ｎ１３で構成されている。第２のデコー
ド回路１０２は、アンド素子Ｇ４，ナンド素子Ｇ２８，
Ｇ２９，Ｇ３２〜Ｇ３５，オア素子Ｇ３０，Ｇ３１で構
成されている。第３のデコード回路１０３は、ナンド素
子Ｇ１，Ｇ２，Ｇ１６，Ｇ１９，Ｇ２０，オア素子Ｇ
７，Ｇ１７，Ｇ１８，アンド素子Ｇ５，Ｇ６，フリップ
フロップＦ１３，Ｆ１４，ノット素子Ｎ７〜Ｎ１２で構
成されている。
Ｇ３，Ｇ２１，Ｇ２４〜Ｇ２７，オア素子Ｇ２２，Ｇ２
３，ノット素子Ｎ１３で構成されている。第２のデコー
ド回路１０２は、アンド素子Ｇ４，ナンド素子Ｇ２８，
Ｇ２９，Ｇ３２〜Ｇ３５，オア素子Ｇ３０，Ｇ３１で構
成されている。第３のデコード回路１０３は、ナンド素
子Ｇ１，Ｇ２，Ｇ１６，Ｇ１９，Ｇ２０，オア素子Ｇ
７，Ｇ１７，Ｇ１８，アンド素子Ｇ５，Ｇ６，フリップ
フロップＦ１３，Ｆ１４，ノット素子Ｎ７〜Ｎ１２で構
成されている。
【００３４】Ｆ１２はフリップフロップ、Ｇ８はアンド
素子、Ｎ１４はノット素子である。図２において、６は
ＭＭＶパルス信号の反転信号の入力端子、７はゲインア
ップ信号の反転信号の入力端子、８はＨＰパルス信号の
入力端子、９は補正パルス信号の反転信号の入力端子、
１０はＶＣＯ３１に対する制御信号の出力端子である。
Ｑ２２〜Ｑ２７はそれぞれトランジスタ、Ｒ９〜Ｒ１２
はそれぞれ抵抗である。その他の構成は図９の位相比較
器２９と同様である。
素子、Ｎ１４はノット素子である。図２において、６は
ＭＭＶパルス信号の反転信号の入力端子、７はゲインア
ップ信号の反転信号の入力端子、８はＨＰパルス信号の
入力端子、９は補正パルス信号の反転信号の入力端子、
１０はＶＣＯ３１に対する制御信号の出力端子である。
Ｑ２２〜Ｑ２７はそれぞれトランジスタ、Ｒ９〜Ｒ１２
はそれぞれ抵抗である。その他の構成は図９の位相比較
器２９と同様である。
【００３５】図１において、分周器３２の基本構成は従
来と同一であるため、ここでは説明を省略する。ナンド
素子Ｇ３の出力信号として発生する第１のデコード回路
１０１の出力信号は、フリップフロップＦ２の出力信号
をクロックとしたときに３２番目のクロック発生時点か
ら４４番目のクロック発生時点までの期間ローレベルと
なるパルス信号となる。
来と同一であるため、ここでは説明を省略する。ナンド
素子Ｇ３の出力信号として発生する第１のデコード回路
１０１の出力信号は、フリップフロップＦ２の出力信号
をクロックとしたときに３２番目のクロック発生時点か
ら４４番目のクロック発生時点までの期間ローレベルと
なるパルス信号となる。
【００３６】アンド素子Ｇ４の出力信号として発生する
第２のデコード回路１０２の出力信号は、フリップフロ
ップＦ２の出力信号をクロックとしたときに３８番目の
クロック発生時点から４２番目のクロック発生時点まで
ハイレベルとなるパルス信号となり、アンド素子Ｇ８を
介して出力端子４より補正パルス信号として出力され
る。この補正パルス信号のパルス幅は、フリップフロッ
プＦ２の出力信号であるクロックが１クロック８００ｎ
ｓであることから、３．２μｓとなる。
第２のデコード回路１０２の出力信号は、フリップフロ
ップＦ２の出力信号をクロックとしたときに３８番目の
クロック発生時点から４２番目のクロック発生時点まで
ハイレベルとなるパルス信号となり、アンド素子Ｇ８を
介して出力端子４より補正パルス信号として出力され
る。この補正パルス信号のパルス幅は、フリップフロッ
プＦ２の出力信号であるクロックが１クロック８００ｎ
ｓであることから、３．２μｓとなる。
【００３７】第３のデコード回路１０３では、フリップ
フロップＦ１３からは、フリップフロップＦ２の出力信
号をクロックとしたときに０番目のクロック発生時点か
ら１７番目のクロック発生時点までハイレベルとなるパ
ルス信号が出力される。また、フリップフロップＦ１４
からは、５９番目のクロック発生時点から０番目のクロ
ック発生時点までハイレベルとなるパルス信号が出力さ
れる。
フロップＦ１３からは、フリップフロップＦ２の出力信
号をクロックとしたときに０番目のクロック発生時点か
ら１７番目のクロック発生時点までハイレベルとなるパ
ルス信号が出力される。また、フリップフロップＦ１４
からは、５９番目のクロック発生時点から０番目のクロ
ック発生時点までハイレベルとなるパルス信号が出力さ
れる。
【００３８】なお、ＨＰパルス信号は、フリップフロッ
プＦ１１から出力され、フリップフロップＦ２の出力信
号をクロックとしたときに４０番目のクロック発生時点
から７９番目のクロック発生時点までハイレベルとなる
のは従来例と同じである。図２において、入力端子６に
は図９のトランジスタＱ９が接続されており、入力端子
７には図１の出力端子５からのゲインアップ信号の反転
信号が入力され、入力端子８には図１の端子３からのＨ
Ｐパルス信号が入力され、入力端子９には図１の出力端
子４からの補正パルス信号の反転信号が入力される。そ
して、出力端子１０からＶＣＯ３１に対する制御信号が
出力される。
プＦ１１から出力され、フリップフロップＦ２の出力信
号をクロックとしたときに４０番目のクロック発生時点
から７９番目のクロック発生時点までハイレベルとなる
のは従来例と同じである。図２において、入力端子６に
は図９のトランジスタＱ９が接続されており、入力端子
７には図１の出力端子５からのゲインアップ信号の反転
信号が入力され、入力端子８には図１の端子３からのＨ
Ｐパルス信号が入力され、入力端子９には図１の出力端
子４からの補正パルス信号の反転信号が入力される。そ
して、出力端子１０からＶＣＯ３１に対する制御信号が
出力される。
【００３９】図１のフリップフロップＦ１１から出力さ
れるＨＰパルス信号、ナンド素子Ｇ３から出力されるパ
ルス信号、フリップフロップＦ１３，Ｆ１４から出力さ
れるパルス信号と入力端子２から入力されるシンクエッ
ジ信号との関係から、５通りの動作が行われる。この５
通りの動作を図３〜図７をそれぞれ参照しながら説明す
る。
れるＨＰパルス信号、ナンド素子Ｇ３から出力されるパ
ルス信号、フリップフロップＦ１３，Ｆ１４から出力さ
れるパルス信号と入力端子２から入力されるシンクエッ
ジ信号との関係から、５通りの動作が行われる。この５
通りの動作を図３〜図７をそれぞれ参照しながら説明す
る。
【００４０】図３ないし図７の各図において、（ａ）は
フリップフロップＦ２の出力信号であるクロックを示
し、（ｂ）はシンクエッジ信号を示し、（ｃ）はフリッ
プフロップＦ１０の出力信号を示す。（ｄ）はフリップ
フロップＦ１１の出力信号つまりＨＰパルス信号（請求
項１〜３における分周器の出力信号に相当する）を示
し、（ｅ）はナンド素子Ｇ３の出力信号つまり第１のデ
コード回路１０１の出力信号（請求項１における第２の
パルス信号に相当する）を示す。（ｆ）はフリップフロ
ップＦ１２の出力信号つまりゲインアップ信号を示し、
（ｇ）はアンド素子Ｇ８の出力信号つまり補正パルス信
号（請求項３における第２のパルス信号に相当する）を
示す。（ｈ）はフリップフロップＦ１３の出力信号（請
求項２における第２のパルス信号に相当する）を示し、
（ｉ）はフリップフロップＦ１４の出力信号（請求項２
における第２のパルス信号に相当する）を示す。（ｊ）
はアンド素子Ｇ５の出力信号を示し、（ｋ）はアンド素
子Ｇ６の出力信号を示し、（ｌ）はオア素子Ｇ７の出力
信号を示す。（ｍ）はＭＭＶパルス信号（請求項１〜３
における第１のパルス信号に相当する）を示し、（ｎ）
は位相比較器２９における検波電流（Ｉ５）を示し、
（ｏ）はＬＰＦ３０を通過後のＶＣＯ３１に対する制御
信号を示す。
フリップフロップＦ２の出力信号であるクロックを示
し、（ｂ）はシンクエッジ信号を示し、（ｃ）はフリッ
プフロップＦ１０の出力信号を示す。（ｄ）はフリップ
フロップＦ１１の出力信号つまりＨＰパルス信号（請求
項１〜３における分周器の出力信号に相当する）を示
し、（ｅ）はナンド素子Ｇ３の出力信号つまり第１のデ
コード回路１０１の出力信号（請求項１における第２の
パルス信号に相当する）を示す。（ｆ）はフリップフロ
ップＦ１２の出力信号つまりゲインアップ信号を示し、
（ｇ）はアンド素子Ｇ８の出力信号つまり補正パルス信
号（請求項３における第２のパルス信号に相当する）を
示す。（ｈ）はフリップフロップＦ１３の出力信号（請
求項２における第２のパルス信号に相当する）を示し、
（ｉ）はフリップフロップＦ１４の出力信号（請求項２
における第２のパルス信号に相当する）を示す。（ｊ）
はアンド素子Ｇ５の出力信号を示し、（ｋ）はアンド素
子Ｇ６の出力信号を示し、（ｌ）はオア素子Ｇ７の出力
信号を示す。（ｍ）はＭＭＶパルス信号（請求項１〜３
における第１のパルス信号に相当する）を示し、（ｎ）
は位相比較器２９における検波電流（Ｉ５）を示し、
（ｏ）はＬＰＦ３０を通過後のＶＣＯ３１に対する制御
信号を示す。
【００４１】図３はシンクエッジ信号が位相ロック点近
辺にある場合を示す。シンクエッジ信号（図３（ｂ））
が入力されたときに、ナンド素子Ｇ３の出力信号（図３
（ｅ））がローレベルであるので、フリップフロップＦ
１２の出力信号（図３（ｆ））はローレベルとなり、出
力端子５より出力されるゲインアップ信号はローレベル
のままである。
辺にある場合を示す。シンクエッジ信号（図３（ｂ））
が入力されたときに、ナンド素子Ｇ３の出力信号（図３
（ｅ））がローレベルであるので、フリップフロップＦ
１２の出力信号（図３（ｆ））はローレベルとなり、出
力端子５より出力されるゲインアップ信号はローレベル
のままである。
【００４２】これにより、図２のトランジスタＱ２６は
オン、トランジスタＱ２２と抵抗Ｒ１０で構成される定
電流源はオフとなり、位相比較電流は増加しない（ゲイ
ンアップはしない）。また、フリップフロップＦ１２の
出力信号（図３（ｆ））はローレベルであるので、アン
ド素子Ｇ４の出力信号（第２のデコード回路１０２の出
力信号）はアンド素子Ｇ８を通して補正パルス信号（図
３（ｇ））として出力され（略位相ロック状態にあるた
め）、これによりこの３．２μｓ期間トランジスタＱ２
７はオフ、トランジスタＱ２３と抵抗Ｒ１２で構成され
る定電流源がオンとなる。
オン、トランジスタＱ２２と抵抗Ｒ１０で構成される定
電流源はオフとなり、位相比較電流は増加しない（ゲイ
ンアップはしない）。また、フリップフロップＦ１２の
出力信号（図３（ｆ））はローレベルであるので、アン
ド素子Ｇ４の出力信号（第２のデコード回路１０２の出
力信号）はアンド素子Ｇ８を通して補正パルス信号（図
３（ｇ））として出力され（略位相ロック状態にあるた
め）、これによりこの３．２μｓ期間トランジスタＱ２
７はオフ、トランジスタＱ２３と抵抗Ｒ１２で構成され
る定電流源がオンとなる。
【００４３】トランジスタＱ２３をトランジスタＱ１６
と同一サイズのトランジスタ、抵抗Ｒ１２を抵抗Ｒ５と
同一の抵抗値とすると、トランジスタＱ２３と抵抗Ｒ１
２およびトランジスタＱ１６と抵抗Ｒ５の両定電流源は
同一レベルとなる。ＭＭＶパルス（図３（ｍ））も３．
２μｓであることより、図３（ｎ）の検波電流に示すよ
うに、位相ロック点からのずれ期間（補正パルス信号と
ＭＭＶパルス信号のずれ期間）のみ検波電流が出力され
る。この時のＶＣＯ３１に対する制御信号は同図（ｏ）
のように単に上昇するのみとなる。
と同一サイズのトランジスタ、抵抗Ｒ１２を抵抗Ｒ５と
同一の抵抗値とすると、トランジスタＱ２３と抵抗Ｒ１
２およびトランジスタＱ１６と抵抗Ｒ５の両定電流源は
同一レベルとなる。ＭＭＶパルス（図３（ｍ））も３．
２μｓであることより、図３（ｎ）の検波電流に示すよ
うに、位相ロック点からのずれ期間（補正パルス信号と
ＭＭＶパルス信号のずれ期間）のみ検波電流が出力され
る。この時のＶＣＯ３１に対する制御信号は同図（ｏ）
のように単に上昇するのみとなる。
【００４４】図４はフリップフロップＦ２の出力信号を
クロックとしたときに１７番目のクロック発生時点から
３２番目のクロック発生時点までの期間にシンクエッジ
信号（図４（ｂ））が入力された場合を示す。このと
き、ナンド素子Ｇ３の出力信号（図４（ｅ））はハイレ
ベルであるため、フリップフロップＦ１２の出力信号
（図４（ｆ））はハイレベルに移行する。これにより、
トランジスタＱ２２と抵抗Ｒ１０で構成される定電流源
はＭＭＶパルス期間中（図４（ｍ））オンとなるため、
検波電流が増加する（図４（ｍ））。したがって、ＶＣ
Ｏ３１に対する制御信号は、図４（ｏ）に示すように大
きく上昇する。
クロックとしたときに１７番目のクロック発生時点から
３２番目のクロック発生時点までの期間にシンクエッジ
信号（図４（ｂ））が入力された場合を示す。このと
き、ナンド素子Ｇ３の出力信号（図４（ｅ））はハイレ
ベルであるため、フリップフロップＦ１２の出力信号
（図４（ｆ））はハイレベルに移行する。これにより、
トランジスタＱ２２と抵抗Ｒ１０で構成される定電流源
はＭＭＶパルス期間中（図４（ｍ））オンとなるため、
検波電流が増加する（図４（ｍ））。したがって、ＶＣ
Ｏ３１に対する制御信号は、図４（ｏ）に示すように大
きく上昇する。
【００４５】図５はフリップフロップＦ２の出力信号を
クロックとしたときに４４番目のクロック発生時点から
５９番目のクロック発生時点までの期間にシンクエッジ
信号（図５（ｂ））が入力された場合を示す。このとき
は検波電流は図４の場合と逆極性になる（図５
（ｍ））。したがって、ＶＣＯ３１に対する制御信号
は、図４（ｏ）に示すように大きく下降する。
クロックとしたときに４４番目のクロック発生時点から
５９番目のクロック発生時点までの期間にシンクエッジ
信号（図５（ｂ））が入力された場合を示す。このとき
は検波電流は図４の場合と逆極性になる（図５
（ｍ））。したがって、ＶＣＯ３１に対する制御信号
は、図４（ｏ）に示すように大きく下降する。
【００４６】図６はフリップフロップＦ２の出力信号を
クロックとしたときに０番目のクロック発生時点から１
７番目のクロック発生時点までの期間にシンクエッジ信
号（図６（ｂ））が入力された場合を示す。このとき
は、シンクエッジ信号（図６（ｂ））はアンド素子Ｇ５
およびオア素子Ｇ７を介して分周器３２，第１のデコー
ド回路１０１，第２のデコード回路１０２および第３の
デコード回路１０３をカウント値３８の状態にするセッ
ト信号となる。この結果、分周器３２の出力信号（ＨＰ
パルス信号も含めて）がＭＭＶパルス信号と略ロックし
ている状態にセットされることになる。このとき、検波
電流（図６（ｎ））はほとんど流れず、ＶＣＯ３１に対
する制御信号（図６（ｏ））もほとんど変化しない。
クロックとしたときに０番目のクロック発生時点から１
７番目のクロック発生時点までの期間にシンクエッジ信
号（図６（ｂ））が入力された場合を示す。このとき
は、シンクエッジ信号（図６（ｂ））はアンド素子Ｇ５
およびオア素子Ｇ７を介して分周器３２，第１のデコー
ド回路１０１，第２のデコード回路１０２および第３の
デコード回路１０３をカウント値３８の状態にするセッ
ト信号となる。この結果、分周器３２の出力信号（ＨＰ
パルス信号も含めて）がＭＭＶパルス信号と略ロックし
ている状態にセットされることになる。このとき、検波
電流（図６（ｎ））はほとんど流れず、ＶＣＯ３１に対
する制御信号（図６（ｏ））もほとんど変化しない。
【００４７】図７はフリップフロップＦ２の出力信号を
クロックとしたときに５９番目のクロック発生時点から
０番目のクロック発生時点までの期間にシンクエッジ信
号（図７（ｂ））が入力された場合を示す。このとき
は、シンクエッジ信号（図７（ｂ））はアンド素子Ｇ６
およびオア素子Ｇ７を介して図６の場合と同様に、分周
器３２，第１のデコード回路１０１，第２のデコード回
路１０２および第３のデコード回路１０３をカウント値
３８の状態にするセット信号となる。この結果、分周器
３２の出力信号（ＨＰパルス信号も含めて）がＭＭＶパ
ルス信号と略ロックしている状態にセットされることに
なる。このとき、検波電流（図７（ｎ））はほとんど流
れず、ＶＣＯ３１に対する制御信号（図７（ｏ））もほ
とんど変化しない。
クロックとしたときに５９番目のクロック発生時点から
０番目のクロック発生時点までの期間にシンクエッジ信
号（図７（ｂ））が入力された場合を示す。このとき
は、シンクエッジ信号（図７（ｂ））はアンド素子Ｇ６
およびオア素子Ｇ７を介して図６の場合と同様に、分周
器３２，第１のデコード回路１０１，第２のデコード回
路１０２および第３のデコード回路１０３をカウント値
３８の状態にするセット信号となる。この結果、分周器
３２の出力信号（ＨＰパルス信号も含めて）がＭＭＶパ
ルス信号と略ロックしている状態にセットされることに
なる。このとき、検波電流（図７（ｎ））はほとんど流
れず、ＶＣＯ３１に対する制御信号（図７（ｏ））もほ
とんど変化しない。
【００４８】以上のように、この実施例によれば、ＶＣ
Ｏ３１の出力信号周波数を３２０分の１の周波数にする
分周器３２と、ＭＭＶ２８において水平同期信号の始ま
り部を示すシンクエッジ信号より作成する第１のパルス
信号としての３．２μｓ幅のＭＭＶパルス信号と分周器
３２の出力信号としてのカウント値が４０で立ち上がる
ＨＰパルス信号に位相を比較する位相比較器２９と、分
周器３２の内部信号より第２のパルス信号としてカウン
ト値が３２から４４までのパルス信号を作成し、このパ
ルス期間中以外にシンクエッジ信号が入力された場合に
位相比較器２９の検波電流を増加させる制御信号を作成
する第１のデコード回路１０１と、ＭＭＶパルス信号と
ＨＰパルス信号の位相がロックしたときに発生する誤差
信号の逆補正を行うための第３のパルス信号（請求項３
では第２のパルス信号と称している）分周器３２からカ
ウント値が３８から４２までのパルス信号を作成する第
２のデコード回路１０２と、分周器３２より第４のパル
ス信号（請求項２では第２のパルス信号と称している）
としてカウント値が５９から１７までのパルス信号を作
成し、シンクエッジ信号がこのパルス期間に入力された
場合において分周器３２の状態をＭＭＶパルス信号とロ
ックしている状態であるカウント値３８にセットする制
御信号を作成する第３のデコード回路１０３を設けるこ
とにより、第２のパルス信号内にシンクエッジ信号がな
い場合のように、ある程度位相ロック点より外れた場合
には、位相比較器の検波電流を増加させ位相ロックまで
の時間を短縮化し、位相ロック近辺においても第３のパ
ルス信号を用いて誤差信号の逆補正を行うことにより三
角形状のＬＰＦ波形信号を発生することはなく、第４の
パルス信号期間内にシンクエッジ信号が入力された場合
のように、大幅に位相ロック点より外れた場合には強制
的に位相ロック点であるカウント値３８の状態に分周器
３２をセットすることにより位相ロックまでの時間を大
幅に短縮化できる。これらのことにより色消えや色相変
動などのテレビジョン画面上の色変化を少なくすること
ができる。
Ｏ３１の出力信号周波数を３２０分の１の周波数にする
分周器３２と、ＭＭＶ２８において水平同期信号の始ま
り部を示すシンクエッジ信号より作成する第１のパルス
信号としての３．２μｓ幅のＭＭＶパルス信号と分周器
３２の出力信号としてのカウント値が４０で立ち上がる
ＨＰパルス信号に位相を比較する位相比較器２９と、分
周器３２の内部信号より第２のパルス信号としてカウン
ト値が３２から４４までのパルス信号を作成し、このパ
ルス期間中以外にシンクエッジ信号が入力された場合に
位相比較器２９の検波電流を増加させる制御信号を作成
する第１のデコード回路１０１と、ＭＭＶパルス信号と
ＨＰパルス信号の位相がロックしたときに発生する誤差
信号の逆補正を行うための第３のパルス信号（請求項３
では第２のパルス信号と称している）分周器３２からカ
ウント値が３８から４２までのパルス信号を作成する第
２のデコード回路１０２と、分周器３２より第４のパル
ス信号（請求項２では第２のパルス信号と称している）
としてカウント値が５９から１７までのパルス信号を作
成し、シンクエッジ信号がこのパルス期間に入力された
場合において分周器３２の状態をＭＭＶパルス信号とロ
ックしている状態であるカウント値３８にセットする制
御信号を作成する第３のデコード回路１０３を設けるこ
とにより、第２のパルス信号内にシンクエッジ信号がな
い場合のように、ある程度位相ロック点より外れた場合
には、位相比較器の検波電流を増加させ位相ロックまで
の時間を短縮化し、位相ロック近辺においても第３のパ
ルス信号を用いて誤差信号の逆補正を行うことにより三
角形状のＬＰＦ波形信号を発生することはなく、第４の
パルス信号期間内にシンクエッジ信号が入力された場合
のように、大幅に位相ロック点より外れた場合には強制
的に位相ロック点であるカウント値３８の状態に分周器
３２をセットすることにより位相ロックまでの時間を大
幅に短縮化できる。これらのことにより色消えや色相変
動などのテレビジョン画面上の色変化を少なくすること
ができる。
【００４９】なお、上記実施例では、第１ないし第３の
デコード回路１０１〜１０３を全て有するものを示した
が、何れか１つあるいは、２つのみ有するものでも、程
度の違いこそあれ、テレビジョン画面上の色変化を少な
くするという効果は達成できる。
デコード回路１０１〜１０３を全て有するものを示した
が、何れか１つあるいは、２つのみ有するものでも、程
度の違いこそあれ、テレビジョン画面上の色変化を少な
くするという効果は達成できる。
【００５０】
【発明の効果】請求項１記載の色信号処理装置によれ
ば、分周器の内部信号より第２のパルス信号を作成し、
水平同期信号が第２のパルス信号期間以外に入力された
場合において位相比較器の検波電流を増加させる制御信
号を作成するデコード回路を設けたので、テレビジョン
画面上の色消えを少なくすることができる。
ば、分周器の内部信号より第２のパルス信号を作成し、
水平同期信号が第２のパルス信号期間以外に入力された
場合において位相比較器の検波電流を増加させる制御信
号を作成するデコード回路を設けたので、テレビジョン
画面上の色消えを少なくすることができる。
【００５１】また、請求項２記載の色信号処理装置によ
れば、分周器の内部信号より第２のパルス信号を作成
し、水平同期信号が第２のパルス信号期間内に入力され
た場合において分周器の状態を第１のパルス信号とロッ
クしているときと略同一状態にセットする制御信号を作
成するデコード回路を設けたので、テレビジョン画面上
の色消えを少なくすることができる。
れば、分周器の内部信号より第２のパルス信号を作成
し、水平同期信号が第２のパルス信号期間内に入力され
た場合において分周器の状態を第１のパルス信号とロッ
クしているときと略同一状態にセットする制御信号を作
成するデコード回路を設けたので、テレビジョン画面上
の色消えを少なくすることができる。
【００５２】また、請求項３記載の色信号処理装置によ
れば、第１のパルス信号の位相と分周器の出力信号の位
相とがロックした時に発生する誤差信号の逆補正を行う
ための第２のパルス信号を分周器の内部信号から作成す
るデコード回路を設けたので、テレビジョン画面上の色
相変動を少なくすることができる。
れば、第１のパルス信号の位相と分周器の出力信号の位
相とがロックした時に発生する誤差信号の逆補正を行う
ための第２のパルス信号を分周器の内部信号から作成す
るデコード回路を設けたので、テレビジョン画面上の色
相変動を少なくすることができる。
【図１】この発明の実施例における色信号処理装置の分
周器，第１のデコード回路，第２のデコード回路，第３
のデコード回路の回路図である。
周器，第１のデコード回路，第２のデコード回路，第３
のデコード回路の回路図である。
【図２】この発明の実施例における色信号処理装置の位
相比較器の回路図である。
相比較器の回路図である。
【図３】実施例における分周器，第１のデコード回路，
第２のデコード回路，第３のデコード回路，位相比較器
の動作説明のための波形およびタイミング図である。
第２のデコード回路，第３のデコード回路，位相比較器
の動作説明のための波形およびタイミング図である。
【図４】実施例における分周器，第１のデコード回路，
第２のデコード回路，第３のデコード回路，位相比較器
の動作説明のための波形およびタイミング図である。
第２のデコード回路，第３のデコード回路，位相比較器
の動作説明のための波形およびタイミング図である。
【図５】実施例における分周器，第１のデコード回路，
第２のデコード回路，第３のデコード回路，位相比較器
の動作説明のための波形およびタイミング図である。
第２のデコード回路，第３のデコード回路，位相比較器
の動作説明のための波形およびタイミング図である。
【図６】実施例における分周器，第１のデコード回路，
第２のデコード回路，第３のデコード回路，位相比較器
の動作説明のための波形およびタイミング図である。
第２のデコード回路，第３のデコード回路，位相比較器
の動作説明のための波形およびタイミング図である。
【図７】実施例における分周器，第１のデコード回路，
第２のデコード回路，第３のデコード回路，位相比較器
の動作説明のための波形およびタイミング図である。
第２のデコード回路，第３のデコード回路，位相比較器
の動作説明のための波形およびタイミング図である。
【図８】従来の色信号処理装置の分周器の回路図であ
る。
る。
【図９】従来の色信号処理装置のＭＭＶ，位相比較器の
回路図である。
回路図である。
【図１０】従来の分周器，位相比較器の動作説明のため
の波形およびタイミング図である。
の波形およびタイミング図である。
【図１１】ビデオテープレコーダの色信号処理装置の記
録系のブロック図である。
録系のブロック図である。
１ 入力端子 ２ 入力端子 ３ 出力端子 ４ 出力端子 ５ 出力端子 １０１ 第１のデコード回路 １０２ 第１のデコード回路 １０３ 第１のデコード回路 ６ 入力端子 ７ 入力端子 ８ 入力端子 ９ 入力端子 １０ 出力端子 ２８ ＭＭＶ ２９ 位相比較器 ３０ ＬＰＦ ３１ ＶＣＯ ３２ 分周器
Claims (3)
- 【請求項１】 搬送色信号を低域に周波数変換して記録
し、再生時に元の周波数に戻すビデオテープレコーダに
用いられる色信号処理装置であって、 水平走査周波数の所定の整数倍の周波数を略中心周波数
とする電圧制御発振器と、 前記電圧制御発振器の出力信号周波数を前記所定の整数
分の１の周波数にする分周器と、 水平同期信号より作成する第１のパルス信号の位相と前
記分周器の出力信号の位相とを比較する位相比較器と、 前記位相比較器の出力信号を平滑し前記電圧制御発振器
を制御するローパスフィルタと、 前記分周器の内部信号より第２のパルス信号を作成し、
水平同期信号が前記第２のパルス信号期間以外に入力さ
れた場合において前記位相比較器の検波電流を増加させ
る制御信号を作成するデコード回路とを備えた色信号処
理装置。 - 【請求項２】 搬送色信号を低域に周波数変換して記録
し、再生時に元の周波数に戻すビデオテープレコーダに
用いられる色信号処理装置であって、 水平走査周波数の所定の整数倍の周波数を略中心周波数
とする電圧制御発振器と、 前記電圧制御発振器の出力信号周波数を前記所定の整数
分の１の周波数にする分周器と、 水平同期信号より作成する第１のパルス信号の位相と前
記分周器の出力信号の位相とを比較する位相比較器と、 前記位相比較器の出力信号を平滑し前記電圧制御発振器
を制御するローパスフィルタと、 前記分周器の内部信号より第２のパルス信号を作成し、
前記水平同期信号が前記第２のパルス信号期間内に入力
された場合において前記分周器の状態を前記第１のパル
ス信号とロックしているときと略同一状態にセットする
制御信号を作成するデコード回路とを備えた色信号処理
装置。 - 【請求項３】 搬送色信号を低域に周波数変換して記録
し、再生時に元の周波数に戻すビデオテープレコーダに
用いられる色信号処理装置であって、 水平走査周波数の所定の整数倍の周波数を略中心周波数
とする電圧制御発振器と、 前記電圧制御発振器の出力信号周波数を前記所定の整数
分の１の周波数にする分周器と、 水平同期信号より作成する第１のパルス信号の位相と前
記分周器の出力信号の位相とを比較する位相比較器と、 前記位相比較器の出力信号を平滑し前記電圧制御発振器
を制御するローパスフィルタと、 前記第１のパルス信号の位相と前記分周器の出力信号の
位相とが略ロックした時に発生する誤差信号の逆補正を
行うための第２のパルス信号を前記分周器の内部信号か
ら作成するデコード回路とを備えた色信号処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3317997A JP2889413B2 (ja) | 1991-12-02 | 1991-12-02 | 色信号処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3317997A JP2889413B2 (ja) | 1991-12-02 | 1991-12-02 | 色信号処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05153626A JPH05153626A (ja) | 1993-06-18 |
| JP2889413B2 true JP2889413B2 (ja) | 1999-05-10 |
Family
ID=18094335
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3317997A Expired - Fee Related JP2889413B2 (ja) | 1991-12-02 | 1991-12-02 | 色信号処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2889413B2 (ja) |
-
1991
- 1991-12-02 JP JP3317997A patent/JP2889413B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05153626A (ja) | 1993-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6453109B1 (en) | Video-signal processing apparatus providing a first clock signal and second clock signal which is based on the phase of the input signal | |
| JP2889413B2 (ja) | 色信号処理装置 | |
| JP2507843B2 (ja) | 映像信号再生装置及び時間軸補正装置 | |
| JP2680348B2 (ja) | 磁気記録装置及び再生装置 | |
| JPH10229504A (ja) | 同期処理回路 | |
| US5153712A (en) | Apparatus for inserting color character data into composite video signal | |
| EP0196059B1 (en) | Write clock generator for time base corrector | |
| EP0145293A1 (en) | Magnetic recording/reproducing apparatus | |
| JPS6362157B2 (ja) | ||
| JPS62102691A (ja) | Ｓｅｃａｍ色光度復調器 | |
| US3702897A (en) | Hue control circuit for color video signal | |
| JP3222356B2 (ja) | 疑似ａｆｃ装置 | |
| JP3149654B2 (ja) | 映像信号処理装置 | |
| JPH0625103Y2 (ja) | 外部リセット機能付きｆｍ変調回路 | |
| JPH04124990A (ja) | 周波数信号処理回路 | |
| JPH03173275A (ja) | クランプ装置 | |
| JPH0564031A (ja) | 垂直同期再生回路 | |
| JPS6150486A (ja) | 円盤状情報信号記録媒体再生装置 | |
| JPH05289642A (ja) | 文字表示装置 | |
| JPH04243379A (ja) | Ｐｌｌ回路 | |
| JPS6323711B2 (ja) | ||
| JPH0521389B2 (ja) | ||
| JPS6046879B2 (ja) | 色副搬送波発生方式 | |
| JPS60229577A (ja) | 同期信号入力装置 | |
| JPH05236494A (ja) | 色信号の処理回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080219 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090219 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100219 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |