JP2882298B2 - テストパターン作成装置およびテストパターン作成方法 - Google Patents
テストパターン作成装置およびテストパターン作成方法Info
- Publication number
- JP2882298B2 JP2882298B2 JP6294393A JP29439394A JP2882298B2 JP 2882298 B2 JP2882298 B2 JP 2882298B2 JP 6294393 A JP6294393 A JP 6294393A JP 29439394 A JP29439394 A JP 29439394A JP 2882298 B2 JP2882298 B2 JP 2882298B2
- Authority
- JP
- Japan
- Prior art keywords
- test
- pattern
- test pattern
- function
- patterns
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
【０００１】
【産業上の利用分野】本発明はテストパターン作成装置
に関し、特に半導体集積回路（以下ＬＳＩ）テスタにお
けるＬＳＩのテスト用のテストパターン作成を行なうテ
ストパターン作成装置に関する。
に関し、特に半導体集積回路（以下ＬＳＩ）テスタにお
けるＬＳＩのテスト用のテストパターン作成を行なうテ
ストパターン作成装置に関する。
【０００２】
【従来の技術】製造されたＬＳＩは、不良品を除くため
にＬＳＩテスタにおいて各種のテストが行なわれる。こ
れらのテストには、入力テストパターンに対する出力パ
ターンの期待パターンに対する一致不一致を点検する機
能テストや、入力信号や供給電圧や負荷条件などの各種
の条件下における単独または複数個の出力端子の各々の
出力電圧値・電流値の規定値に対する適合不適合を点検
するＤＣ特性テストがある。
にＬＳＩテスタにおいて各種のテストが行なわれる。こ
れらのテストには、入力テストパターンに対する出力パ
ターンの期待パターンに対する一致不一致を点検する機
能テストや、入力信号や供給電圧や負荷条件などの各種
の条件下における単独または複数個の出力端子の各々の
出力電圧値・電流値の規定値に対する適合不適合を点検
するＤＣ特性テストがある。
【０００３】近年のＬＳＩの大規模化に伴うテストパタ
ーンの大規模化により、上記ＤＣ特性テストのように内
部ゲートの状態値を考慮する必要が無く外部端子のＤＣ
的な状態値の観測だけで可能なテスト（以下、代表して
ＤＣテストと呼ぶ）に対しては、例えば、特開昭６０−
２３６２４０号公報等に記載のように、このＤＣテスト
専用のテストパターンを作成することなく、機能テスト
用に作成したテストパターンを兼用することにより、所
要のテストパターン数を削減することが一般的に行われ
ている。
ーンの大規模化により、上記ＤＣ特性テストのように内
部ゲートの状態値を考慮する必要が無く外部端子のＤＣ
的な状態値の観測だけで可能なテスト（以下、代表して
ＤＣテストと呼ぶ）に対しては、例えば、特開昭６０−
２３６２４０号公報等に記載のように、このＤＣテスト
専用のテストパターンを作成することなく、機能テスト
用に作成したテストパターンを兼用することにより、所
要のテストパターン数を削減することが一般的に行われ
ている。
【０００４】従来のこの種のテストパターン作成装置を
ブロックで示す図３を参照すると、この従来のテストパ
ターン作成装置は、機能テスト結果不合格要因となる複
数の故障状態を定義した故障定義部４と、所定の機能テ
スト用の機能テストパターンＰＦを作成する機能テスト
パターン作成部５と、作成した機能テスト用の複数のテ
ストパターンＰＦを格納する機能テストパターンファイ
ル６とを備える。
ブロックで示す図３を参照すると、この従来のテストパ
ターン作成装置は、機能テスト結果不合格要因となる複
数の故障状態を定義した故障定義部４と、所定の機能テ
スト用の機能テストパターンＰＦを作成する機能テスト
パターン作成部５と、作成した機能テスト用の複数のテ
ストパターンＰＦを格納する機能テストパターンファイ
ル６とを備える。
【０００５】次に、図３および処理フローを示す図４を
参照して、従来のテストパターン作成方法について説明
すると、まず故障定義部４で、所定の故障状態の定義で
ある複数の故障定義を行う（ステップＰ１）。例えば、
出力バッフアを有する出力端子の内部リードの断線や隣
接電源端子との短絡を定義する。内部リード断線の場合
は被試験端子の”Ｈ”，”Ｌ”のレベルは入力レベルと
無関係に不定であり、短絡の場合は入力レベルと無関係
に隣接電源端子のレベルと同一レベルとなる。この故障
定義の各々に基ずいてテストパターン作成部５で所定の
複数の機能テストパターンＰＦを作成し機能テストパタ
ーンファイル６に格納する（ステップＰ２）。この例で
は、機能テストパターンＰＦとして被試験端子関連の試
験対象回路の入力レベル”Ｈ”，”Ｌ”を交互に変化さ
せるパターンを作成し、機能テスト時にはそれぞれの場
合の上記被試験端子のレベルを観測する。次に、オフラ
インで、作成したテストパターンＰＦが所定のＤＣテス
ト用のテスト条件を満足しているかどうかを点検する
（ステップＰ３）。上記テスト条件を満足していれば処
理は終了し、このテストパターンＰＦを、そのままＤＣ
テスト用にも兼用する。上記テスト条件を満足していな
ければ、ステップＰ２に戻り、再度機能テストパターン
ＰＦを作成し、ステップ３の点検を行う。上記テスト条
件を満足するまでステップＰ２，Ｐ３の処理を反復す
る。
参照して、従来のテストパターン作成方法について説明
すると、まず故障定義部４で、所定の故障状態の定義で
ある複数の故障定義を行う（ステップＰ１）。例えば、
出力バッフアを有する出力端子の内部リードの断線や隣
接電源端子との短絡を定義する。内部リード断線の場合
は被試験端子の”Ｈ”，”Ｌ”のレベルは入力レベルと
無関係に不定であり、短絡の場合は入力レベルと無関係
に隣接電源端子のレベルと同一レベルとなる。この故障
定義の各々に基ずいてテストパターン作成部５で所定の
複数の機能テストパターンＰＦを作成し機能テストパタ
ーンファイル６に格納する（ステップＰ２）。この例で
は、機能テストパターンＰＦとして被試験端子関連の試
験対象回路の入力レベル”Ｈ”，”Ｌ”を交互に変化さ
せるパターンを作成し、機能テスト時にはそれぞれの場
合の上記被試験端子のレベルを観測する。次に、オフラ
インで、作成したテストパターンＰＦが所定のＤＣテス
ト用のテスト条件を満足しているかどうかを点検する
（ステップＰ３）。上記テスト条件を満足していれば処
理は終了し、このテストパターンＰＦを、そのままＤＣ
テスト用にも兼用する。上記テスト条件を満足していな
ければ、ステップＰ２に戻り、再度機能テストパターン
ＰＦを作成し、ステップ３の点検を行う。上記テスト条
件を満足するまでステップＰ２，Ｐ３の処理を反復す
る。
【０００６】
【発明が解決しようとする課題】上述した従来のテスト
パターン作成装置は、機能テストパターンが完成するま
でＤＣテスト条件に対する適合不適合のオンラインでの
点検手段がなく、この機能テストパターンが必ずしも上
記ＤＣテスト条件を満足しこのＤＣテストに適用可能で
あることを保証できないため、オフラインでの点検結果
上記機能テストパターンの再作成が必要となるなどの工
数増大要因があるという欠点があった。
パターン作成装置は、機能テストパターンが完成するま
でＤＣテスト条件に対する適合不適合のオンラインでの
点検手段がなく、この機能テストパターンが必ずしも上
記ＤＣテスト条件を満足しこのＤＣテストに適用可能で
あることを保証できないため、オフラインでの点検結果
上記機能テストパターンの再作成が必要となるなどの工
数増大要因があるという欠点があった。
【０００７】
【課題を解決するための手段】本発明のテストパターン
作成装置は、被試験半導体集積回路の故障状態を定義す
る故障定義手段と、前記故障を検出するための所定の機
能テスト用の機能テストパターンを作成する機能テスト
パターン作成手段と、作成した前記機能テストパターン
を格納する機能テストパターン格納手段とを備え、前記
被試験半導体集積回路の機能の良否を試験するＬＳＩ試
験装置用の機能テストパターンを作成するテストパター
ン作成装置において、予め定めた複数のＤＣテスト条件
の各々を定義するＤＣテスト条件定義手段と、前記機能
テストパターンの各々が前記複数のＤＣテスト条件の各
々に適合するか否かを点検するための前記複数のＤＣテ
スト条件の各々に対応する複数の適合性の点検パターン
を作成する点検パターン作成手段と、前記点検パターン
を格納するテスト点検パターン格納手段と、前記点検パ
ターンの各々により前記機能テストパターンの各々を点
検し前記ＤＣテスト条件に適合していればその機能テス
トパターンを機能ＤＣテストパターンとして出力すると
ともに対応の点検パターンを削除するテスト条件点検手
段と、前記機能テストパターン格納手段に格納された全
ての前記複数の機能テストパターンの点検終了後前記点
検パターン格納手段に残った残存点検パターンからＤＣ
テストパターンを生成するＤＣテストパターン生成手段
とを備えて構成されている。
作成装置は、被試験半導体集積回路の故障状態を定義す
る故障定義手段と、前記故障を検出するための所定の機
能テスト用の機能テストパターンを作成する機能テスト
パターン作成手段と、作成した前記機能テストパターン
を格納する機能テストパターン格納手段とを備え、前記
被試験半導体集積回路の機能の良否を試験するＬＳＩ試
験装置用の機能テストパターンを作成するテストパター
ン作成装置において、予め定めた複数のＤＣテスト条件
の各々を定義するＤＣテスト条件定義手段と、前記機能
テストパターンの各々が前記複数のＤＣテスト条件の各
々に適合するか否かを点検するための前記複数のＤＣテ
スト条件の各々に対応する複数の適合性の点検パターン
を作成する点検パターン作成手段と、前記点検パターン
を格納するテスト点検パターン格納手段と、前記点検パ
ターンの各々により前記機能テストパターンの各々を点
検し前記ＤＣテスト条件に適合していればその機能テス
トパターンを機能ＤＣテストパターンとして出力すると
ともに対応の点検パターンを削除するテスト条件点検手
段と、前記機能テストパターン格納手段に格納された全
ての前記複数の機能テストパターンの点検終了後前記点
検パターン格納手段に残った残存点検パターンからＤＣ
テストパターンを生成するＤＣテストパターン生成手段
とを備えて構成されている。
【０００８】本発明のテストパターン作成方法は、被試
験半導体集積回路の故障状態を定義するステップと、前
記故障を検出するための所定の機能テスト用の機能テス
トパターンを作成するステップとを含み前記被試験半導
体集積回路の機能の良否を試験するＬＳＩ試験装置用の
機能テストパターンを作成するテストパターン作成方法
において、予め定めた複数のＤＣテスト条件の各々を定
義する第１のステップと、前記ＤＣテスト条件の各々に
対する前記機能テストパターンの適合性を点検する複数
の点検パターンを作成する第２のステップと、前記点検
パターンの各々を用いて前記機能テストパターンの各々
の前記ＤＣテスト条件に対する適合性を点検する第３の
ステップと、前記機能テストパターンのうちの前記点検
パターンのいずれかに適合するとこの適合した機能テス
トパターンを機能ＤＣテストパターンとして出力すると
ともに対応の点検パターンを削除する第４のステップ
と、全ての前記複数の機能テストパターンの点検終了後
残存点検パターンが有るか否かを点検する第５のステッ
プと、前記残存点検パターンが存在すればこの残存点検
パターン対応のＤＣテストパターンを作成する第６のス
テップと、前記ＤＣテストパターンを前記機能ＤＣテス
トパターンに追加して出力する第７のステップとを含む
ことを特徴とするものである。
験半導体集積回路の故障状態を定義するステップと、前
記故障を検出するための所定の機能テスト用の機能テス
トパターンを作成するステップとを含み前記被試験半導
体集積回路の機能の良否を試験するＬＳＩ試験装置用の
機能テストパターンを作成するテストパターン作成方法
において、予め定めた複数のＤＣテスト条件の各々を定
義する第１のステップと、前記ＤＣテスト条件の各々に
対する前記機能テストパターンの適合性を点検する複数
の点検パターンを作成する第２のステップと、前記点検
パターンの各々を用いて前記機能テストパターンの各々
の前記ＤＣテスト条件に対する適合性を点検する第３の
ステップと、前記機能テストパターンのうちの前記点検
パターンのいずれかに適合するとこの適合した機能テス
トパターンを機能ＤＣテストパターンとして出力すると
ともに対応の点検パターンを削除する第４のステップ
と、全ての前記複数の機能テストパターンの点検終了後
残存点検パターンが有るか否かを点検する第５のステッ
プと、前記残存点検パターンが存在すればこの残存点検
パターン対応のＤＣテストパターンを作成する第６のス
テップと、前記ＤＣテストパターンを前記機能ＤＣテス
トパターンに追加して出力する第７のステップとを含む
ことを特徴とするものである。
【０００９】
【実施例】次に、本発明の実施例を図３と共通の構成要
素には共通の参照文字／数字を付して同様にブロックで
示す図１を参照すると、この図に示す本実施例のテスト
パターン作成装置は、従来と共通の故障定義部４と、機
能テストパターンＰＦを作成する機能テストパターン作
成部５と、機能テストパターンファイル６とに加えて、
所要の複数のＤＣテスト条件を定義するＤＣテスト条件
定義部１と、機能テストパターンＰＦの各々が上記複数
のＤＣテスト条件の各々に適合するか否かを点検するた
めの上記複数のＤＣテスト条件の各々に対応する複数の
適合性の点検パターンＰＣを作成する点検パターン作成
部２と、点検パターンＰＣを格納するテスト点検パター
ンファイル３と、点検パターンＰＣの各々により機能テ
ストパターンＰＦの各々を点検しＤＣテスト条件に適合
していればその機能テストパターンＰＦを機能ＤＣテス
トパターンＰＦＤとして出力するとともに対応の点検パ
ターンＰＣを削除するテスト条件点検部７と、全ての機
能テストパターンＰＦの点検後さらに残った点検パター
ンＰＣからＤＣテストパターンＰＤを生成するＤＣテス
トパターン生成部８と、機能ＤＣテストパターンＰＦＤ
とＤＣテストパターンＰＤとを格納する機能ＤＣパター
ンファイル９とを備える。
素には共通の参照文字／数字を付して同様にブロックで
示す図１を参照すると、この図に示す本実施例のテスト
パターン作成装置は、従来と共通の故障定義部４と、機
能テストパターンＰＦを作成する機能テストパターン作
成部５と、機能テストパターンファイル６とに加えて、
所要の複数のＤＣテスト条件を定義するＤＣテスト条件
定義部１と、機能テストパターンＰＦの各々が上記複数
のＤＣテスト条件の各々に適合するか否かを点検するた
めの上記複数のＤＣテスト条件の各々に対応する複数の
適合性の点検パターンＰＣを作成する点検パターン作成
部２と、点検パターンＰＣを格納するテスト点検パター
ンファイル３と、点検パターンＰＣの各々により機能テ
ストパターンＰＦの各々を点検しＤＣテスト条件に適合
していればその機能テストパターンＰＦを機能ＤＣテス
トパターンＰＦＤとして出力するとともに対応の点検パ
ターンＰＣを削除するテスト条件点検部７と、全ての機
能テストパターンＰＦの点検後さらに残った点検パター
ンＰＣからＤＣテストパターンＰＤを生成するＤＣテス
トパターン生成部８と、機能ＤＣテストパターンＰＦＤ
とＤＣテストパターンＰＤとを格納する機能ＤＣパター
ンファイル９とを備える。
【００１０】次に、図１および処理のフローを示す図２
を参照して本実施例のパターン作成方法について説明す
ると、本実施例のテストパターン作成装置は、従来のテ
ストパターン作成機能に加えて、ＤＣテスト条件定義を
入力し、このＤＣテスト条件を考慮しながらテストパタ
ーンを作成する機能を有する。まず、ステップＳ１で、
所要の複数のＤＣテスト条件を定義してＤＣテスト条件
定義部１に設定する。これらのＤＣテスト条件として
は、例えば、出力バッファを持つ出力端子の″Ｈ″／″
Ｌ″のレベル状態や、″Ｈ″／″Ｌ″のレベル状態の出
力端子数が一定値以下であることや、他端子に対するコ
ントロール端子が″Ｈ″／″Ｌ″状態でコントロールさ
れる端子が″Ｈ″／″Ｌ″のレベル状態であることな
ど、内部ゲートの状態値の考慮が不要であり、外部端子
の状態値の観測だけで判定可能なＤＣテスト条件が用い
られる。ここでは、説明の便宜上、故障定義として従来
の例と同様の出力バッフアを有する出力端子の内部リー
ドの断線や隣接電源端子との短絡を用いるものとする。
一方、ＤＣテスト条件として被試験回路の出力端子の″
Ｈ″／″Ｌ″のレベル状態を用いるものとし、正常の場
合、入力レベルが”Ｈ”のときこの出力端子のレベル
が”Ｈ”であり、入力レベルが”Ｌ”のときこの出力端
子のレベルが”Ｌ”であると定義する。
を参照して本実施例のパターン作成方法について説明す
ると、本実施例のテストパターン作成装置は、従来のテ
ストパターン作成機能に加えて、ＤＣテスト条件定義を
入力し、このＤＣテスト条件を考慮しながらテストパタ
ーンを作成する機能を有する。まず、ステップＳ１で、
所要の複数のＤＣテスト条件を定義してＤＣテスト条件
定義部１に設定する。これらのＤＣテスト条件として
は、例えば、出力バッファを持つ出力端子の″Ｈ″／″
Ｌ″のレベル状態や、″Ｈ″／″Ｌ″のレベル状態の出
力端子数が一定値以下であることや、他端子に対するコ
ントロール端子が″Ｈ″／″Ｌ″状態でコントロールさ
れる端子が″Ｈ″／″Ｌ″のレベル状態であることな
ど、内部ゲートの状態値の考慮が不要であり、外部端子
の状態値の観測だけで判定可能なＤＣテスト条件が用い
られる。ここでは、説明の便宜上、故障定義として従来
の例と同様の出力バッフアを有する出力端子の内部リー
ドの断線や隣接電源端子との短絡を用いるものとする。
一方、ＤＣテスト条件として被試験回路の出力端子の″
Ｈ″／″Ｌ″のレベル状態を用いるものとし、正常の場
合、入力レベルが”Ｈ”のときこの出力端子のレベル
が”Ｈ”であり、入力レベルが”Ｌ”のときこの出力端
子のレベルが”Ｌ”であると定義する。
【００１１】次に、ステップＳ２において、点検パター
ン作成部２は、ステップＳ１で定義したＤＣテスト条件
の各々に対する機能テストパターンＰＦの適合性を点検
する複数の点検パターンＰＣを作成し、点検パターンフ
ァイル３に格納する。この例では、上記被試験回路の入
力端子に供給するテスト信号のレベルをテスト開始時
に”Ｌ”、一定時間後”Ｈ”となりさらに一定時間経過
後”Ｌ”となる点検パターンＰＣを作成する。ここで、
１つのテスト条件に適合する点検パターンＰＣが複数個
存在する場合は、これら複数個の点検パターンを１組と
して格納する。また、あるＤＣテスト条件のために作成
した点検パターンＰＣＮが、先に作成した点検パターン
ＰＣＯと一致した場合は、この点検パターンＰＣＯを今
回の点検パターンＰＣとしてそのまま用い、これらパタ
ーンＰＣ，ＰＣＯが重複しないように点検パターンファ
イル３に新規のパターンＰＣＮの追加は行わない。ま
た、ＤＣテストの不要の端子に対しては、これを無視す
るためのドントケアパターンとする。
ン作成部２は、ステップＳ１で定義したＤＣテスト条件
の各々に対する機能テストパターンＰＦの適合性を点検
する複数の点検パターンＰＣを作成し、点検パターンフ
ァイル３に格納する。この例では、上記被試験回路の入
力端子に供給するテスト信号のレベルをテスト開始時
に”Ｌ”、一定時間後”Ｈ”となりさらに一定時間経過
後”Ｌ”となる点検パターンＰＣを作成する。ここで、
１つのテスト条件に適合する点検パターンＰＣが複数個
存在する場合は、これら複数個の点検パターンを１組と
して格納する。また、あるＤＣテスト条件のために作成
した点検パターンＰＣＮが、先に作成した点検パターン
ＰＣＯと一致した場合は、この点検パターンＰＣＯを今
回の点検パターンＰＣとしてそのまま用い、これらパタ
ーンＰＣ，ＰＣＯが重複しないように点検パターンファ
イル３に新規のパターンＰＣＮの追加は行わない。ま
た、ＤＣテストの不要の端子に対しては、これを無視す
るためのドントケアパターンとする。
【００１２】一方、従来と同様のステップＰ１，Ｐ２
で、故障定義部４による故障定義を行い、機能テストパ
ターン作成部５で複数の機能テストパターンＰＦを作成
し、テストパターンファイル６に格納する。本実施例で
は、これら機能テスト用のテストパターンＰＦの作成方
法は問わないが、１つの故障定義に対して、故障検出可
能なテストパターンが複数個存在する場合等のテストパ
ターンの選択が問題となる場合は、点検パターンＰＣに
適合するものを優先的に選択する。この例では、上述し
たように、機能テストパターンＰＦとして被試験端子関
連の試験対象回路の入力レベル”Ｈ”，”Ｌ”を交互に
変化させるパターンを作成する。
で、故障定義部４による故障定義を行い、機能テストパ
ターン作成部５で複数の機能テストパターンＰＦを作成
し、テストパターンファイル６に格納する。本実施例で
は、これら機能テスト用のテストパターンＰＦの作成方
法は問わないが、１つの故障定義に対して、故障検出可
能なテストパターンが複数個存在する場合等のテストパ
ターンの選択が問題となる場合は、点検パターンＰＣに
適合するものを優先的に選択する。この例では、上述し
たように、機能テストパターンＰＦとして被試験端子関
連の試験対象回路の入力レベル”Ｈ”，”Ｌ”を交互に
変化させるパターンを作成する。
【００１３】次に、ステップＳ３，Ｓ４において、テス
ト条件点検部７は、点検パターンＰＣの各々を用いて機
能テストパターンＰＦの各々のＤＣテスト条件の適合性
を点検する。この例では、機能テストパターンＰＦが被
試験端子関連の試験対象回路の入力レベル”Ｈ”，”
Ｌ”を交互に変化させるパターンであり、点検パターン
ＰＣがテスト開始時に”Ｌ”、一定時間後”Ｈ”となり
さらに一定時間経過後”Ｌ”となるパターンであるから
実質的に同一であり、したがって、この機能テストパタ
ーンＰＦは点検パターンＰＣに適合すると判定する。機
能テストパターンＰＦのうち点検パターンＰＣのいずれ
かに適合するものがあると、この適合した機能テストパ
ターンＰＦを機能ＤＣテストパターンＰＦＤとして出力
するとともに、点検パターンファイル３から対応の点検
パターンＰＣを削除する（ステップＳ５）。ステップＳ
２で複数個の点検パターンを１組とした点検パターンは
その１個が適合すれば全部適合したものと見なす。ま
た、ドントケアパターン対応の端子に対しては、１個の
機能テストパターンＰＦに対し複数の点検パターンが適
合する場合があるのは当然であり、上述のように無視し
てよい。
ト条件点検部７は、点検パターンＰＣの各々を用いて機
能テストパターンＰＦの各々のＤＣテスト条件の適合性
を点検する。この例では、機能テストパターンＰＦが被
試験端子関連の試験対象回路の入力レベル”Ｈ”，”
Ｌ”を交互に変化させるパターンであり、点検パターン
ＰＣがテスト開始時に”Ｌ”、一定時間後”Ｈ”となり
さらに一定時間経過後”Ｌ”となるパターンであるから
実質的に同一であり、したがって、この機能テストパタ
ーンＰＦは点検パターンＰＣに適合すると判定する。機
能テストパターンＰＦのうち点検パターンＰＣのいずれ
かに適合するものがあると、この適合した機能テストパ
ターンＰＦを機能ＤＣテストパターンＰＦＤとして出力
するとともに、点検パターンファイル３から対応の点検
パターンＰＣを削除する（ステップＳ５）。ステップＳ
２で複数個の点検パターンを１組とした点検パターンは
その１個が適合すれば全部適合したものと見なす。ま
た、ドントケアパターン対応の端子に対しては、１個の
機能テストパターンＰＦに対し複数の点検パターンが適
合する場合があるのは当然であり、上述のように無視し
てよい。
【００１４】機能テストパターンファイル６の全ての機
能テストパターンＰＦの処理が終了するまで、ステップ
Ｓ３〜Ｓ５を反復する（ステップＳ６）。
能テストパターンＰＦの処理が終了するまで、ステップ
Ｓ３〜Ｓ５を反復する（ステップＳ６）。
【００１５】次に、ステップＳ７において、残存点検パ
ターンＰＣＲが有るか否かを点検し、残存点検パターン
ＰＣＲが存在すれば、この残存点検パターンＰＣＲ対応
の機能テストパターンＰＦは作成されていないので、ス
テップＳ８で、ＤＣテストパターン生成部８はこのパタ
ーンＰＣＲ対応のＤＣテストパターンＰＤを作成し、ス
テップＳ９で、機能ＤＣテストパターンＰＦＤに追加
し、テストパターンファイル９に格納して全体の処理を
終了する。この追加は、残った点検パターンＰＣにおい
て、各々のパターンでドントケアパターン対応の端子に
他のＤＣテストパターンをマージ可能か等のチェックを
するなどのパターン数の削減を行ってから実施する。一
方、ステップＳ７で、全ての機能テストパターンＰＦに
対応して点検パターンファイル３の点検パターンＰＣが
全て削除され残存点検パターンＰＣＲがない場合は、そ
の時点で全体の処理を終了する。
ターンＰＣＲが有るか否かを点検し、残存点検パターン
ＰＣＲが存在すれば、この残存点検パターンＰＣＲ対応
の機能テストパターンＰＦは作成されていないので、ス
テップＳ８で、ＤＣテストパターン生成部８はこのパタ
ーンＰＣＲ対応のＤＣテストパターンＰＤを作成し、ス
テップＳ９で、機能ＤＣテストパターンＰＦＤに追加
し、テストパターンファイル９に格納して全体の処理を
終了する。この追加は、残った点検パターンＰＣにおい
て、各々のパターンでドントケアパターン対応の端子に
他のＤＣテストパターンをマージ可能か等のチェックを
するなどのパターン数の削減を行ってから実施する。一
方、ステップＳ７で、全ての機能テストパターンＰＦに
対応して点検パターンファイル３の点検パターンＰＣが
全て削除され残存点検パターンＰＣＲがない場合は、そ
の時点で全体の処理を終了する。
【００１６】
【発明の効果】以上説明したように、本発明のテストパ
ターン作成装置およびテストパターン作成方法は、ＤＣ
テスト条件定義手段と、機能テストパターンがＤＣテス
ト条件の各々に適合するか否かを点検するための点検パ
ターン作成手段と、上記機能テストパターンの各々を点
検し適合していれば機能ＤＣテストパターンとして出力
するとともに対応の点検パターンを削除するテスト条件
点検手段と、残存点検パターンからＤＣテストパターン
を生成するＤＣテストパターン生成手段とを備え、作成
した機能テストパターンがＤＣテスト条件に適合するか
否かの点検をして、テスト条件に適合する機能テストパ
ターンが存在しない場合には、対応するＤＣテストパタ
ーンを作成し追加するので、上記機能テストパターンが
ＤＣテストに適用できることを保証でき、テストパター
ンの再作成等の工数増大要因を除去できるという効果が
ある。
ターン作成装置およびテストパターン作成方法は、ＤＣ
テスト条件定義手段と、機能テストパターンがＤＣテス
ト条件の各々に適合するか否かを点検するための点検パ
ターン作成手段と、上記機能テストパターンの各々を点
検し適合していれば機能ＤＣテストパターンとして出力
するとともに対応の点検パターンを削除するテスト条件
点検手段と、残存点検パターンからＤＣテストパターン
を生成するＤＣテストパターン生成手段とを備え、作成
した機能テストパターンがＤＣテスト条件に適合するか
否かの点検をして、テスト条件に適合する機能テストパ
ターンが存在しない場合には、対応するＤＣテストパタ
ーンを作成し追加するので、上記機能テストパターンが
ＤＣテストに適用できることを保証でき、テストパター
ンの再作成等の工数増大要因を除去できるという効果が
ある。
【図１】本発明のテストパターン作成装置の一実施例を
示すブロック図である。
示すブロック図である。
【図２】本実施例のテストパターン作成方法を示すフロ
ーチャートである。
ーチャートである。
【図３】従来のテストパターン作成装置の一例を示すブ
ロック図である。
ロック図である。
【図４】従来のテストパターン作成方法を示すフローチ
ャートである。
ャートである。
１ ＤＣテスト条件定義部 ２ 点検パターン作成部 ３ 点検パターンファイル ４ 故障定義部 ５ 機能テストパターン作成部 ６ 機能テストパターンファイル ７ テスト条件点検部 ８ ＤＣテスト条件生成部 ９ テストパターンファイル
Claims (2)
- 【請求項１】 被試験半導体集積回路の故障状態を定義
する故障定義手段と、前記故障を検出するための所定の
機能テスト用の機能テストパターンを作成する機能テス
トパターン作成手段と、作成した前記機能テストパター
ンを格納する機能テストパターン格納手段とを備え、前
記被試験半導体集積回路の機能の良否を試験するＬＳＩ
試験装置用の機能テストパターンを作成するテストパタ
ーン作成装置において、 予め定めた複数のＤＣテスト条件の各々を定義するＤＣ
テスト条件定義手段と、 前記機能テストパターンの各々が前記複数のＤＣテスト
条件の各々に適合するか否かを点検するための前記複数
のＤＣテスト条件の各々に対応する複数の適合性の点検
パターンを作成する点検パターン作成手段と、 前記点検パターンを格納するテスト点検パターン格納手
段と、 前記点検パターンの各々により前記機能テストパターン
の各々を点検し前記ＤＣテスト条件に適合していればそ
の機能テストパターンを機能ＤＣテストパターンとして
出力するとともに対応の点検パターンを削除するテスト
条件点検手段と、 前記機能テストパターン格納手段に格納された全ての前
記複数の機能テストパターンの点検終了後前記点検パタ
ーン格納手段に残った残存点検パターンからＤＣテスト
パターンを生成するＤＣテストパターン生成手段とを備
えることを特徴とするテストパターン作成装置。 - 【請求項２】 被試験半導体集積回路の故障状態を定義
するステップと、前記故障を検出するための所定の機能
テスト用の機能テストパターンを作成するステップとを
含み前記被試験半導体集積回路の機能の良否を試験する
ＬＳＩ試験装置用の機能テストパターンを作成するテス
トパターン作成方法において、 予め定めた複数のＤＣテスト条件の各々を定義する第１
のステップと、 前記ＤＣテスト条件の各々に対する前記機能テストパタ
ーンの適合性を点検する複数の点検パターンを作成する
第２のステップと、 前記点検パターンの各々を用いて前記機能テストパター
ンの各々の前記ＤＣテスト条件に対する適合性を点検す
る第３のステップと、 前記機能テストパターンのうちの前記点検パターンのい
ずれかに適合するとこの適合した機能テストパターンを
機能ＤＣテストパターンとして出力するとともに対応の
点検パターンを削除する第４のステップと、 全ての前記複数の機能テストパターンの点検終了後残存
点検パターンが有るか否かを点検する第５のステップ
と、 前記残存点検パターンが存在すればこの残存点検パター
ン対応のＤＣテストパターンを作成する第６のステップ
と、 前記ＤＣテストパターンを前記機能ＤＣテストパターン
に追加して出力する第７のステップとを含むことを特徴
とするテストパターン作成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6294393A JP2882298B2 (ja) | 1994-11-29 | 1994-11-29 | テストパターン作成装置およびテストパターン作成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6294393A JP2882298B2 (ja) | 1994-11-29 | 1994-11-29 | テストパターン作成装置およびテストパターン作成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08152461A JPH08152461A (ja) | 1996-06-11 |
| JP2882298B2 true JP2882298B2 (ja) | 1999-04-12 |
Family
ID=17807159
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6294393A Expired - Lifetime JP2882298B2 (ja) | 1994-11-29 | 1994-11-29 | テストパターン作成装置およびテストパターン作成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2882298B2 (ja) |
-
1994
- 1994-11-29 JP JP6294393A patent/JP2882298B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08152461A (ja) | 1996-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5719881A (en) | Test pattern generating apparatus and method | |
| JPH09145800A (ja) | テストパターン生成方式 | |
| US7003743B2 (en) | Method and system of data processor design by sensitizing logical difference | |
| JPH1062494A (ja) | 順序回路の故障箇所推定方法 | |
| JP2715956B2 (ja) | Ｉｄｄｑを用いたＣＭＯＳ論理回路の故障箇所の絞り込み方法 | |
| JP2882298B2 (ja) | テストパターン作成装置およびテストパターン作成方法 | |
| JP4265934B2 (ja) | スキャンパス回路およびそれを備える論理回路ならびに集積回路のテスト方法 | |
| JP4417084B2 (ja) | アナログ回路の故障検出シミュレーションシステム | |
| US7251761B2 (en) | Assembly for LSI test and method for the test | |
| US7558999B2 (en) | Learning based logic diagnosis | |
| JPH10123202A (ja) | 半導体集積回路装置 | |
| JP3169930B2 (ja) | テストパタン自動生成装置及びテストパタン自動生成方法 | |
| JPH09319777A (ja) | 電気回路の故障解析方法 | |
| Ingelsson et al. | Resistive bridging faults DFT with adaptive power management awareness | |
| JPH01156680A (ja) | 論理回路の故障診断方法 | |
| JP3089193B2 (ja) | Ｉｃ試験装置 | |
| CN112861460A (zh) | 确定电路中故障的故障原因的方法和设备 | |
| JP2000046896A (ja) | 半導体ｃｍｏｓ集積回路の試験装置 | |
| JPH0829492A (ja) | 故障シミュレーション方法 | |
| JPH1183958A (ja) | テストパタン生成装置並びにテストパタン生成プログラムを記録した記録媒体 | |
| Thibeault | Diagnosis Method Using ΔIDDQ Probabilistic Signatures: Theory and Results | |
| JPH1183945A (ja) | 論理回路の故障診断方式 | |
| JP2000241514A (ja) | テストパターンの並列生成方法およびテストパターン生成装置 | |
| JPH0259967A (ja) | テスト容易化回路設計方法 | |
| JPH04355383A (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990105 |