JP2877558B2 - プログラマブル・コントローラ二重化システム - Google Patents
プログラマブル・コントローラ二重化システムInfo
- Publication number
- JP2877558B2 JP2877558B2 JP3144394A JP14439491A JP2877558B2 JP 2877558 B2 JP2877558 B2 JP 2877558B2 JP 3144394 A JP3144394 A JP 3144394A JP 14439491 A JP14439491 A JP 14439491A JP 2877558 B2 JP2877558 B2 JP 2877558B2
- Authority
- JP
- Japan
- Prior art keywords
- tracking
- speed
- buffer
- low
- programmable controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Safety Devices In Control Systems (AREA)
- Programmable Controllers (AREA)
Description
て、トラッキングバッファを備えかつ高速、低速の2つ
のスキャン周期を有する2台のプログラマブル・コント
ローラを並列に設けてなるプログラマブル・コントロー
ラ二重化システムに係り、特に最も効率的なトラッキン
グバッファの分割を実施しトラッキング時間を小さくし
得るようにしたプログラマブル・コントローラ二重化シ
ステムに関するものである。
の制御対象に対して、稼動系および待機系の2台のプロ
グラマブル・コントローラを並列に設けてなるプログラ
マブル・コントローラ二重化システムが多く用いられて
きている。このプログラマブル・コントローラ二重化シ
ステムは、通常、各コントローラにトラッキングバッフ
ァを備えており、各コントローラに高速、低速の2つの
スキャンレベルを持つ場合、高速、低速のスキャン周期
に同期して、稼動系プログラマブル・コントローラから
待機系プログラマブル・コントローラにデータを書き込
み(以下、トラッキングと称する)、待機系プログラマ
ブル・コントローラが読み出せるようになっている。
キング機能を有するようなプログラマブル・コントロー
ラ二重化システムでは、高速用トラッキングバッファサ
イズ、低速用トラッキングバッファサイズを、エンジニ
アリングツールより設定する必要があり、高速、低速の
各スキャンレベルのタスクを追加したり、低速スキャン
のタスクを高速スキャンへ移動したりすると、その度に
トラッキング量を計算し直し、再びエンジニアリングツ
ールより各コントローラに再設定する必要があった。
ブル・コントローラにとって、トラッキングはオーバヘ
ッドとなり、トラッキングにかかる時間をできるだけ小
さくすることが、最近では特に強く要求されてきてい
る。
プログラマブル・コントローラ二重化システムにおいて
は、トラッキングバッファを高速、低速に固定に割り振
っていることから、システムによっては効率の悪いトラ
ッキング、すなわちトラッキング時間が大きくなるとい
う問題があった。
グバッファの分割を実施してトラッキング時間を小さく
することが可能な極めて信頼性の高いプログラマブル・
コントローラ二重化システムを提供することにある。
めに本発明では、共通の制御対象に対して、トラッキン
グバッファを備えかつ高速、低速の2つのスキャン周期
を有する稼動系および待機系の2台のプログラマブル・
コントローラを並列に設け、高速、低速のスキャン周期
に同期して稼動系プログラマブル・コントローラから待
機系プログラマブル・コントローラにデータをトラッキ
ングするようにしたプログラマブル・コントローラ二重
化システムにおいて、高速のトラッキング量、低速のト
ラッキング量に基づいて、トラッキング時のトラッキン
グバッファを分割するトラッキングバッファ分割手段を
備えて構成している。
段としては、高速のトラッキング量、および低速のトラ
ッキング量を算出する手段と、この手段による算出結果
とトラッキングバッファサイズを基に、高速のバッファ
必要ブロック数、低速のバッファ必要ブロック数、およ
びトラッキングバッファのブロック数を算出する手段
と、この手段による算出結果からトラッキング種別を判
別し、その判別結果に基づいてトラッキングバッファの
分割を可変する手段とからなっている。
ラ二重化システムにおいては、トラッキング時のトラッ
キングバッファを、高速のトラッキング量、低速のトラ
ッキング量に応じて分割することにより、タスクの追
加、削除等、コントローラの状態を変えることによって
高速、低速のトラッキング量の変化を吸収し、最適なト
ラッキングを実施することができる。
して詳細に説明する。
ントローラ二重化システムの構成例を示すブロック図で
ある。図1において、図示しない共通の制御対象に対し
て、高速、低速の2つのスキャン周期を有する稼動系お
よび待機系の2台のプログラマブル・コントローラ1お
よび2を、トラッキングケーブル3で接続して並列に設
けている。また、各プログラマブル・コントローラ1お
よび2には、トラッキングバッファ4および5と、トラ
ッキングバッファ分割手段6および7とを備えている。
そして、高速、低速のスキャン周期に同期して、稼動系
プログラマブル・コントローラ1から待機系プログラマ
ブル・コントローラ2にデータをトラッキングし、待機
系プログラマブル・コントローラ2が読み出せるように
なっている。
は、例えば図2に示すように(図2では、待機系プログ
ラマブル・コントローラ2のトラッキングバッファ5に
ついて示している)分割されている。図2において、ト
ラッキングバッファ5は4つのブロックB1〜B4に分
割されており、ブロックB1,B2は高速用のバッフ
ァ、ブロックB3,B4は低速用のバッファとしてそれ
ぞれ使用される。このトラッキングバッファ5は、稼動
系がデータの書き込み中に、待機系は書き込み中以外の
ブロックを読み出せる構造となっている。
6,7は、高速のトラッキング量、および低速のトラッ
キング量を算出する手段と、この手段による算出結果と
トラッキングバッファサイズを基に、高速のバッファ必
要ブロック数、低速のバッファ必要ブロック数、および
トラッキングバッファのブロック数を算出する手段と、
この手段による算出結果からトラッキング種別を判別
し、その判別結果に基づいてトラッキングバッファの分
割を可変する手段とからなっている。
ログラマブル・コントローラ二重化システムにおけるト
ラッキングバッファの分割方法について、図3〜図10
を用いて説明する。
マブル・コントローラ2のトラッキングバッファ分割手
段7において、まず例えばトラッキング開始時にタスク
の登録状況等をプログラムでサーチすることにより、高
速のトラッキング量HV、および低速のトラッキング量
LVが計算される。
量HV、および低速のトラッキング量LVと、トラッキ
ングバッファ7のサイズBVと、ブロック最小単位UV
とから、高速のバッファ必要ブロック数Hn、低速のバ
ッファ必要ブロック数Ln、およびトラッキングバッフ
ァ7のブロック数Bnが、次式により計算される。 Hn=HV/UV(余りのある時は1加算) Ln=LV/UV(余りのある時は1加算) Bn=BV/UV
グ種別がチェックを判別し、そのチェック結果に基づい
てトラッキングバッファ7の分割が行なわれる。すなわ
ち、チェックの結果、高速トラッキングだけの場合は、
図4に示す処理フローに従って、また低速トラッキング
だけの場合は、図5に示す処理フローに従って、両方の
トラッキングが必要な場合は、図6に示す処理フローに
従って、トラッキングバッファ7の分割が行なわれる。
ブロック数Hnがトラッキングバッファ7のブロック数
Bnより大きい場合(Hn>Bn)は、2分割のバッフ
ァ分割として、それぞれBn/2のバッファブロック数
として使用する。逆に、高速のバッファ必要ブロック数
Hnがトラッキングバッファ7のブロック数Bnより小
さい場合(Hn<Bn)は、分割なしでBnのバッファ
ブロック数として使用する。
ブロック数Lnがトラッキングバッファ7のブロック数
Bnより大きい場合(Ln>Bn)は、2分割のバッフ
ァ分割として、それぞれBn/2のバッファブロック数
として使用する。逆に、低速のバッファ必要ブロック数
Lnがトラッキングバッファ7のブロック数Bnより小
さい場合(Ln<Bn)は、分割なしでBnのバッファ
ブロック数として使用する。
ッファ必要ブロック数Hn+Lnがトラッキングバッフ
ァ7のブロック数Bnより小さい場合(Hn+Ln≦B
n)は、図7に示すような2分割のバッファ分割とな
る。また、高速のバッファ必要ブロック数Hnがトラッ
キングバッファ7のブロック数Bnの半分以下の場合
(Hn<Bn/2)は、図8に示すような3分割のバッ
ファ分割となる。さらに、低速のバッファ必要ブロック
数Lnがトラッキングバッファ7のブロック数Bnの半
分以下の場合(Hn<Bn/2)は、図9に示すような
3分割のバッファ分割となる。さらにまた、上記以外の
場合は、図10に示すような4分割のバッファ分割とな
る。
御対象に対して、トラッキングバッファ4および5を備
えかつ高速、低速の2つのスキャン周期を有する稼動系
および待機系の2台のプログラマブル・コントローラ1
および2を並列に設け、高速、低速のスキャン周期に同
期して稼動系プログラマブル・コントローラ1から待機
系プログラマブル・コントローラ2にデータをトラッキ
ングするようにしたプログラマブル・コントローラ二重
化システムにおいて、高速のトラッキング量、および低
速のトラッキング量を算出し、この算出した高速のトラ
ッキング量、低速のトラッキング量とトラッキングバッ
ファサイズとを基に、高速のバッファ必要ブロック数、
低速のバッファ必要ブロック数、およびトラッキングバ
ッファのブロック数を算出し、この算出結果からトラッ
キング種別を判別し、その判別結果に基づいてトラッキ
ングバッファの分割を可変するトラッキングバッファ分
割手段6および7を備えるようにしたものである。
ッファ4および5が、高速のトラッキング量、低速のト
ラッキング量に応じて分割されるため、タスクの追加、
削除等、コントローラの状態を変えることによって高
速、低速のトラッキング量の変化を吸収することができ
る。これにより、従来のようにシステムの変更、増設に
対する毎のエンジニアリングツールによるトラッキング
バッファの分割設定が不要となり、最適なトラッキング
を実施して、トラッキング時間を小さくすることが可能
となる。
ル・コントローラ1が稼動系、プログラマブル・コント
ローラ2が待機系である場合について説明したが、これ
に限らず逆にプログラマブル・コントローラ2が稼動
系、プログラマブル・コントローラ1が待機系である場
合についても、本発明を同様に適用して前述と同様の効
果が得られるものである。
速のトラッキング量、低速のトラッキング量に基づい
て、トラッキング時のトラッキングバッファを分割する
トラッキングバッファ分割手段を備えるようにしたの
で、最も効率的なトラッキングバッファの分割を実施し
てトラッキング時間を小さくすることが可能な極めて信
頼性の高いプログラマブル・コントローラ二重化システ
ムが提供できる。
重化システムの一実施例を示すブロック図。
トローラのトラッキングバッファのアクセスの一例を示
すブロック図。
方法を説明するためのフロー図。
方法を説明するためのフロー図。
方法を説明するためのフロー図。
方法を説明するためのフロー図。
る場合のバッファ分割タイプの一例を示す図。
る場合のバッファ分割タイプの一例を示す図。
る場合のバッファ分割タイプの一例を示す図。
ある場合のバッファ分割タイプの一例を示す図。
プログラマブル・コントローラ、3…トラッキングケー
ブル、4,5…トラッキングバッファ、6,7…トラッ
キングバッファ分割手段、B1〜B4…ブロック。
Claims (2)
- 【請求項1】 共通の制御対象に対して、トラッキング
バッファを備えかつ高速、低速の2つのスキャン周期を
有する稼動系および待機系の2台のプログラマブル・コ
ントローラを並列に設け、前記高速、低速のスキャン周
期に同期して前記稼動系プログラマブル・コントローラ
から前記待機系プログラマブル・コントローラにデータ
をトラッキングするようにしたプログラマブル・コント
ローラ二重化システムにおいて、前記高速のトラッキン
グ量、低速のトラッキング量に基づいて、前記トラッキ
ング時のトラッキングバッファを分割するトラッキング
バッファ分割手段を備えて成ることを特徴とするプログ
ラマブル・コントローラ二重化システム。 - 【請求項2】 前記トラッキングバッファ分割手段とし
ては、高速のトラッキング量、および低速のトラッキン
グ量を算出する手段と、この手段による算出結果とトラ
ッキングバッファサイズを基に、高速のバッファ必要ブ
ロック数、低速のバッファ必要ブロック数、およびトラ
ッキングバッファのブロック数を算出する手段と、この
手段による算出結果からトラッキング種別を判別し、そ
の判別結果に基づいてトラッキングバッファの分割を可
変する手段とからなることを特徴とする請求項1に記載
のプログラマブル・コントローラ二重化システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3144394A JP2877558B2 (ja) | 1991-06-17 | 1991-06-17 | プログラマブル・コントローラ二重化システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3144394A JP2877558B2 (ja) | 1991-06-17 | 1991-06-17 | プログラマブル・コントローラ二重化システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04367903A JPH04367903A (ja) | 1992-12-21 |
JP2877558B2 true JP2877558B2 (ja) | 1999-03-31 |
Family
ID=15361135
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3144394A Expired - Lifetime JP2877558B2 (ja) | 1991-06-17 | 1991-06-17 | プログラマブル・コントローラ二重化システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2877558B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018156583A (ja) * | 2017-03-21 | 2018-10-04 | 株式会社東芝 | 切替方法及び監視制御システム |
WO2024075558A1 (ja) * | 2022-10-03 | 2024-04-11 | パナソニックIpマネジメント株式会社 | 機器システム |
-
1991
- 1991-06-17 JP JP3144394A patent/JP2877558B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH04367903A (ja) | 1992-12-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5107415A (en) | Microprocessor which automatically rearranges the data order of the transferred data based on predetermined order | |
US4262336A (en) | Multi-axis contouring control system | |
EP0340453B1 (en) | Instruction handling sequence control system | |
EP0493012B1 (en) | Control system for cache storage unit | |
JP2877558B2 (ja) | プログラマブル・コントローラ二重化システム | |
JP3066753B2 (ja) | 記憶制御装置 | |
US6779053B2 (en) | Sequential data transfer detection | |
EP0206335B1 (en) | Interruption method for a data processing system | |
JP3260399B2 (ja) | 非同期i/oダイナミックプライオリティチェンジ方式 | |
JP2777711B2 (ja) | プログラム先解析方法 | |
JPS6297047A (ja) | 入出力制御装置 | |
JPH0731608B2 (ja) | 情報処理装置 | |
JPH04117697A (ja) | マルチポートメモリ回路 | |
JPS63120336A (ja) | メモリアクセスモ−ド切替え方式 | |
JPH113234A (ja) | 異制御周期プロセスにおけるデータ通信方法 | |
JPS59174917A (ja) | 数値制御装置におけるパラメ−タ変更制御装置 | |
JPH02253425A (ja) | フロッピィ・ディスク・コントローラ | |
JPH06348656A (ja) | プロセッサ間データ転送方法 | |
JPH04184525A (ja) | 磁気ディスク装置 | |
JPH01131936A (ja) | メモリデータの編集方式 | |
JPH04124728A (ja) | レジスタインデックス構成方式 | |
JPH04125747A (ja) | キャッシュメモリ制御装置 | |
JPH04165438A (ja) | メモリアクセス方式 | |
JPH07129524A (ja) | 二重化システムの高速切替装置 | |
JPH039431A (ja) | 割込み処理方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080122 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090122 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100122 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110122 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120122 Year of fee payment: 13 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120122 Year of fee payment: 13 |