JP2860656B2 - 演算増幅器用利得段 - Google Patents
演算増幅器用利得段Info
- Publication number
- JP2860656B2 JP2860656B2 JP63231415A JP23141588A JP2860656B2 JP 2860656 B2 JP2860656 B2 JP 2860656B2 JP 63231415 A JP63231415 A JP 63231415A JP 23141588 A JP23141588 A JP 23141588A JP 2860656 B2 JP2860656 B2 JP 2860656B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- collector
- stage
- bipolar transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
- H03F1/083—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3066—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the collectors of complementary power transistors being connected to the output
- H03F3/3067—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the collectors of complementary power transistors being connected to the output with asymmetrical driving of the end stage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
- H04R25/00—Deaf-aid sets, i.e. electro-acoustic or electro-mechanical hearing aids; Electric tinnitus maskers providing an auditory perception
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は集積化された、低レベル・小電力演算増幅
器、特にその利得段の位相マージンの改善に関するもの
である。
器、特にその利得段の位相マージンの改善に関するもの
である。
（従来の技術） たとえば補聴器のような小型の装置に使用される増幅
器は、入力段と、利得段と、出力段との３つの段を有す
るのが普通である。
器は、入力段と、利得段と、出力段との３つの段を有す
るのが普通である。
典型的な利得段は、周波数補償のために比較的大きい
コンデンサを必要とするが、そのためには増幅器集積回
路へ補償コンデンサを外部から接続することが要求され
ることがある。
コンデンサを必要とするが、そのためには増幅器集積回
路へ補償コンデンサを外部から接続することが要求され
ることがある。
（発明が解決しようとする課題） そうすると増幅器の寸法が大きくなり、かつ増幅器の
価格が高くなる。また、典型的な利得段によりひき起さ
れる限られた位相マージンのために、それをこえると増
幅器全体が更に外部周波数補償を必要とするような限ら
れた動作構成範囲となるような結果となる。
価格が高くなる。また、典型的な利得段によりひき起さ
れる限られた位相マージンのために、それをこえると増
幅器全体が更に外部周波数補償を必要とするような限ら
れた動作構成範囲となるような結果となる。
従来の利得段 従来の増幅器で用いられる利得段の構成例を第３図に
示す。なお、従来の利得段の部品の参照符号は、後述す
る本発明による利得段に用いられる部品参照符号の前に
「Ｃ」をつけて示すことにする。
示す。なお、従来の利得段の部品の参照符号は、後述す
る本発明による利得段に用いられる部品参照符号の前に
「Ｃ」をつけて示すことにする。
第３図に示す従来の利得段は、NPNトランジスタCQ3
と、このトランジスタCQ3のベースとコレクタの間に接
続される周波数補償コンデンサCCとで構成される。利得
段への入力信号は入力電流Ciigである。この入力電流Ci
igは入力段の出力電流により通常供給される。出力信号
は出力電流Ciogである。従来の利得段は電流源CI2Bによ
りバイアスされる。
と、このトランジスタCQ3のベースとコレクタの間に接
続される周波数補償コンデンサCCとで構成される。利得
段への入力信号は入力電流Ciigである。この入力電流Ci
igは入力段の出力電流により通常供給される。出力信号
は出力電流Ciogである。従来の利得段は電流源CI2Bによ
りバイアスされる。
従来の利得段は、第3A図および第3B図に入力電流Ciig
と出力電流Ciogの波形により示されているように、積分
器として機能する。また、入力電流Ciigの立上り縁部と
立下り縁部にもとづく成分が出力電流Ciog中に存在す
る。
と出力電流Ciogの波形により示されているように、積分
器として機能する。また、入力電流Ciigの立上り縁部と
立下り縁部にもとづく成分が出力電流Ciog中に存在す
る。
入力電流Ciigが最も高い周波数成分の立上り縁部に達
すると、トランジスタCQ3は周波数補償コンデンサCCに
より短絡される。したがって、出力電流Ciogは入力電流
Ciigに対応する量だけ増加する。
すると、トランジスタCQ3は周波数補償コンデンサCCに
より短絡される。したがって、出力電流Ciogは入力電流
Ciigに対応する量だけ増加する。
入力Ciigがその後平坦になって、その電流の高周波数
成分が減少すると、周波数補償コンデンサCCは積分素子
としての本来の役割を果たす。これにより、立上り縁部
における入力電流Ciigの増加は、トランジスタCQ3のベ
ース電流を漸次増加させるように変化する。そうすると
トランジスタCQ3はより深く導通状態にされ、電流源CI2
Bからのバイアス電流をより多くとるから、その増加分
だけ出力電流Ciogが減少する。
成分が減少すると、周波数補償コンデンサCCは積分素子
としての本来の役割を果たす。これにより、立上り縁部
における入力電流Ciigの増加は、トランジスタCQ3のベ
ース電流を漸次増加させるように変化する。そうすると
トランジスタCQ3はより深く導通状態にされ、電流源CI2
Bからのバイアス電流をより多くとるから、その増加分
だけ出力電流Ciogが減少する。
入力電流Ciigが立下り縁部に当ると、周波数補償コン
デンサCCは再び短絡する。それに対応して出力電流Ciog
は減少する。
デンサCCは再び短絡する。それに対応して出力電流Ciog
は減少する。
入力電流Ciigがその後平坦になると、トランジスタCQ
3のベース電流が漸次減少し、トランジスタCQ3をターン
オフする。そのために、出力電流Ciogのために用いられ
る電流源CI2Bからの利用できる電流の量が増加する。
3のベース電流が漸次減少し、トランジスタCQ3をターン
オフする。そのために、出力電流Ciogのために用いられ
る電流源CI2Bからの利用できる電流の量が増加する。
第3A図および第3B図から、入力電流Ciigにおける高周
波信号に続く出力電流Ciogは、入力電流Ciigとは逆位相
の成分を有することが明らかである。そのために、従来
の利得段でループが閉じられると動作が不安定になるこ
とがある。例えば、従来の利得段を用いると約90度の位
相マージンが失われる。
波信号に続く出力電流Ciogは、入力電流Ciigとは逆位相
の成分を有することが明らかである。そのために、従来
の利得段でループが閉じられると動作が不安定になるこ
とがある。例えば、従来の利得段を用いると約90度の位
相マージンが失われる。
なお、上記実施例ではNPNトランジスタを使用した回
路について説明したが、NPNトランジスタをPNPトランジ
スタに変更しても、回路動作の極性が逆になるだけであ
り、同様の問題を有することは勿論である。
路について説明したが、NPNトランジスタをPNPトランジ
スタに変更しても、回路動作の極性が逆になるだけであ
り、同様の問題を有することは勿論である。
本発明は上記事情に鑑みてなされたものであり、上述
のような増幅器において、位相マージンを大きくした利
得段を提供することを目的とするものである。
のような増幅器において、位相マージンを大きくした利
得段を提供することを目的とするものである。
（発明の概要） 本発明による演算増幅器用の利得段は、第１および第
２の供給電源を有する演算増幅器に使用される入力電流
を増幅する利得段であって、 段入力端子および段出力端子と、第１のバイポーラト
ランジスタと、該第１のバイポーラトランジスタと同型
の第２のバイポーラトランジスタと、抵抗と、第１およ
び第２の定電流源と、積分コンデンサとを備え、 前記段入力端子は、前記第１のバイポーラトランジス
タの入力端子のベースと前記積分コンデンサの一方の端
子とに接続され、 前記第１のバイポーラトランジスタのコレクタは、前
記第２のバイポーラトランジスタのベースと前記第１の
定電流源とに接続され、 前記第１のバイポーラトランジスタのエミッタと、前
記抵抗の一方の端子は、ともに前記第２の供給電源に接
続され、 前記第２のバイポーラトランジスタのエミッタは、前
記積分コンデンサの他方の端子と前記抵抗の他方の端子
へ接続され、 前記第２のバイポーラトランジスタのコレクタは前記
第２の定電流源と前記段出力端子とに接続され、 それにより、前記段入力端子における入力電流信号が
前記積分コンデンサにより積分され、この積分された電
流は前記入力電流信号から除去されて、修正された入力
電流信号を発生し、この修正された電流信号は前記第１
および第２のバイポーラトランジスタにより増幅されて
前記段出力端子に出力電流を発生し、前記第２のバイポ
ーラトランジスタの利得は前記第１のバイポーラトラン
ジスタのコレクタにおける電圧と前記抵抗における電圧
の差電圧により制御され、前記抵抗における電圧が前記
積分された電流により制御されている間は前記第１のバ
イポーラトランジスタのコレクタにおける電圧が前記修
正された電流信号により制御されるものであることを特
徴とするものである。
２の供給電源を有する演算増幅器に使用される入力電流
を増幅する利得段であって、 段入力端子および段出力端子と、第１のバイポーラト
ランジスタと、該第１のバイポーラトランジスタと同型
の第２のバイポーラトランジスタと、抵抗と、第１およ
び第２の定電流源と、積分コンデンサとを備え、 前記段入力端子は、前記第１のバイポーラトランジス
タの入力端子のベースと前記積分コンデンサの一方の端
子とに接続され、 前記第１のバイポーラトランジスタのコレクタは、前
記第２のバイポーラトランジスタのベースと前記第１の
定電流源とに接続され、 前記第１のバイポーラトランジスタのエミッタと、前
記抵抗の一方の端子は、ともに前記第２の供給電源に接
続され、 前記第２のバイポーラトランジスタのエミッタは、前
記積分コンデンサの他方の端子と前記抵抗の他方の端子
へ接続され、 前記第２のバイポーラトランジスタのコレクタは前記
第２の定電流源と前記段出力端子とに接続され、 それにより、前記段入力端子における入力電流信号が
前記積分コンデンサにより積分され、この積分された電
流は前記入力電流信号から除去されて、修正された入力
電流信号を発生し、この修正された電流信号は前記第１
および第２のバイポーラトランジスタにより増幅されて
前記段出力端子に出力電流を発生し、前記第２のバイポ
ーラトランジスタの利得は前記第１のバイポーラトラン
ジスタのコレクタにおける電圧と前記抵抗における電圧
の差電圧により制御され、前記抵抗における電圧が前記
積分された電流により制御されている間は前記第１のバ
イポーラトランジスタのコレクタにおける電圧が前記修
正された電流信号により制御されるものであることを特
徴とするものである。
また、本発明による利得段は、前記段出力端子へ接続
される増幅器入力端子と増幅器出力端子を有する反転増
幅器と、前記増幅器出力端子と前記第２のバイポーラト
ランジスタのエミッタとの間に接続される帰還抵抗手段
とを更に備え、それにより前記第２のバイポーラトラン
ジスタへの入力抵抗値を高くすることが望ましい。
される増幅器入力端子と増幅器出力端子を有する反転増
幅器と、前記増幅器出力端子と前記第２のバイポーラト
ランジスタのエミッタとの間に接続される帰還抵抗手段
とを更に備え、それにより前記第２のバイポーラトラン
ジスタへの入力抵抗値を高くすることが望ましい。
（実施例） 以下、図面を参照して本発明を詳しく説明する。
まず第１図を参照して、本発明の好適な実施例による
利得段を備えた演算増幅器の各段について概略を説明す
る。破線および１点鎖線で示されているように、増幅器
１は入力段601と、利得段603と、出力段605と、バイア
ス回路607とで構成される。２つの素子Q4とR3が利得段6
03と出力段605に共通である。１点鎖線で囲まれている
バイアス回路607は、第１図の矢印609で示されているよ
うに、バイアス回路607の一部として端部が開かれてい
る箱形部分であって、第２図に続く。
利得段を備えた演算増幅器の各段について概略を説明す
る。破線および１点鎖線で示されているように、増幅器
１は入力段601と、利得段603と、出力段605と、バイア
ス回路607とで構成される。２つの素子Q4とR3が利得段6
03と出力段605に共通である。１点鎖線で囲まれている
バイアス回路607は、第１図の矢印609で示されているよ
うに、バイアス回路607の一部として端部が開かれてい
る箱形部分であって、第２図に続く。
第２図にはバイアス回路607の一部が示されている。
この回路部分のことを基準回路と呼ぶことにする。
この回路部分のことを基準回路と呼ぶことにする。
増幅器の回路構成 最初に第１図を参照して、入力段601,利得段603,出力
段605,の構成について説明する。第１図に示されている
バイアス回路607についての説明は、これらの段601,60
3,605の説明の中に混在しているから、それらと共に説
明を一緒に行うことにする。
段605,の構成について説明する。第１図に示されている
バイアス回路607についての説明は、これらの段601,60
3,605の説明の中に混在しているから、それらと共に説
明を一緒に行うことにする。
入力段601は反転入力端子３と非反転入力端子５を有
する。各入力端子3,5はPNPトランジスタQ102,Q101の各
ベースへそれぞれ接続される。トランジスタQ101,Q102
は、両エミッタが互いに接続されて差動接続される。ま
た両エミッタは電流基準トランジスタQR102Aのコレクタ
に接続される。トランジスタQ101,Q102の各コレクタ
は、抵抗R1AとR1BおよびR2AとR2Bをそれぞれ介して負の
供給電源（負電源）７へ接続される。
する。各入力端子3,5はPNPトランジスタQ102,Q101の各
ベースへそれぞれ接続される。トランジスタQ101,Q102
は、両エミッタが互いに接続されて差動接続される。ま
た両エミッタは電流基準トランジスタQR102Aのコレクタ
に接続される。トランジスタQ101,Q102の各コレクタ
は、抵抗R1AとR1BおよびR2AとR2Bをそれぞれ介して負の
供給電源（負電源）７へ接続される。
抵抗R1AとR1Bとの間およびR2AとR2Bとの間に、オフセ
ット調節端子9,11がそれぞれ設けられる。
ット調節端子9,11がそれぞれ設けられる。
トランジスタQ101,Q102の各コレクタは、NPNトランジ
スタQ2,Q1の各エミッタへ夫々直結される。トランジス
タQ1のコレクタとベースは互いに接続されると共に、ト
ランジスタQ2のベースおよび電流基準トランジスタQR10
3Aのコレクタへも接続される。
スタQ2,Q1の各エミッタへ夫々直結される。トランジス
タQ1のコレクタとベースは互いに接続されると共に、ト
ランジスタQ2のベースおよび電流基準トランジスタQR10
3Aのコレクタへも接続される。
トランジスタQ2のコレクタは電流基準トランジスタQR
103Bのコレクタへ接続される。
103Bのコレクタへ接続される。
入力段601は利得段603へ接続される。以下、利得段60
3への接続と、利得段603の構成について説明する。トラ
ンジスタQ2のコレクタはNPNトランジスタQ3のベースへ
接続されるとともに、コンデンサC1と抵抗R3を介して負
電源７へ接続される。
3への接続と、利得段603の構成について説明する。トラ
ンジスタQ2のコレクタはNPNトランジスタQ3のベースへ
接続されるとともに、コンデンサC1と抵抗R3を介して負
電源７へ接続される。
トランジスタQ3のエミッタは負電源７へ接続される。
トランジスタQ3のコレクタは電流基準トランジスタQR10
2Bのコレクタへ接続される。トランジスタQ3のコレクタ
はNPNトランジスタQ4のベースへも接続される。
トランジスタQ3のコレクタは電流基準トランジスタQR10
2Bのコレクタへ接続される。トランジスタQ3のコレクタ
はNPNトランジスタQ4のベースへも接続される。
トランジスタQ4のエミッタはコンデンサC1と抵抗R3の
接続点に接続される。トランジスタQ4のコレクタは電流
基準トランジスタQR106のコレクタへ接続される。
接続点に接続される。トランジスタQ4のコレクタは電流
基準トランジスタQR106のコレクタへ接続される。
利得段603と出力段605は、前記したように、部品Q4と
R3において重複している。以下の出力段605についての
説明においては、トランジスタQ4と抵抗R3については省
略する。トランジスタQ4のコレクタはPNPトランジスタQ
103Aのコレクタとベースへ接続される。
R3において重複している。以下の出力段605についての
説明においては、トランジスタQ4と抵抗R3については省
略する。トランジスタQ4のコレクタはPNPトランジスタQ
103Aのコレクタとベースへ接続される。
トランジスタQR103AのベースはPNPトランジスタQ103B
のベースへ接続される。トランジスタQR103AとQR103Bの
エミッタは互いに接続され、抵抗R5を介して正の供給電
源（正電源）13へ接続される。トランジスタQR103A,Q10
3BのベースはトランジスタQ106のベースにも接続され
る。トランジスタQ106のエミッタは正電源13へ接続され
る。トランジスタQ106のコレクタは増幅器１の出力端子
15へ接続される。
のベースへ接続される。トランジスタQR103AとQR103Bの
エミッタは互いに接続され、抵抗R5を介して正の供給電
源（正電源）13へ接続される。トランジスタQR103A,Q10
3BのベースはトランジスタQ106のベースにも接続され
る。トランジスタQ106のエミッタは正電源13へ接続され
る。トランジスタQ106のコレクタは増幅器１の出力端子
15へ接続される。
トランジスタQ103BのコレクタはNPNトランジスタQ6の
ベースとコレクタの接続点へ接続される。トランジスタ
Q6のエミッタは負電源７へ接続される。トランジスタQ6
のコレクタとベースはNPNトランジスタQ7のベースへも
接続される。
ベースとコレクタの接続点へ接続される。トランジスタ
Q6のエミッタは負電源７へ接続される。トランジスタQ6
のコレクタとベースはNPNトランジスタQ7のベースへも
接続される。
トランジスタQ7のエミッタは負電源７へ接続される。
トランジスタQ7のコレクタはショットキーダイオードDS
1のカソードとNPNトランジスタQ5のエミッタへ接続され
る。
トランジスタQ7のコレクタはショットキーダイオードDS
1のカソードとNPNトランジスタQ5のエミッタへ接続され
る。
トランジスタQ5のベースはNPN電圧基準トランジスタQ
R6のコレクタとベースの接続点へ接続される。トランジ
スタQ5のコレクタはトランジスタQ103A,Q103B,Q106のベ
ースへ接続される。
R6のコレクタとベースの接続点へ接続される。トランジ
スタQ5のコレクタはトランジスタQ103A,Q103B,Q106のベ
ースへ接続される。
トランジスタQR6のコレクタとベースは電流基準トラ
ンジスタQR104のコレクタへも接続される。トランジス
タQR6のエミッタは基準抵抗RR12を介して負電源７へ接
続される。
ンジスタQR104のコレクタへも接続される。トランジス
タQR6のエミッタは基準抵抗RR12を介して負電源７へ接
続される。
ダイオードDS1のアノードは電流基準トランジスタQR1
05のコレクタへ接続されるとともに、NPNトランジスタQ
8のベースへ接続される。
05のコレクタへ接続されるとともに、NPNトランジスタQ
8のベースへ接続される。
トランジスタQ8のエミッタは抵抗R4を介して負電源７
へ接続されるとともに、PNPトランジスタQ105のベース
へ直結される。トランジスタQ8のコレクタはPNPトラン
ジスタQ104Aのベースとコレクタの接続点へ接続され
る。
へ接続されるとともに、PNPトランジスタQ105のベース
へ直結される。トランジスタQ8のコレクタはPNPトラン
ジスタQ104Aのベースとコレクタの接続点へ接続され
る。
トランジスタQ105のコレクタは負電源７へ接続され
る。トランジスタQ105のエミッタはPNPトランジスタQ10
4BのコレクタとNPNトランジスタQ9のベースへ接続され
る。
る。トランジスタQ105のエミッタはPNPトランジスタQ10
4BのコレクタとNPNトランジスタQ9のベースへ接続され
る。
トランジスタQ104AとQ104Bのベースは相互に接続され
る。トランジスタQ104AとQ104Bのエミッタは互いに接続
されるとともに、正電源13へ接続される。
る。トランジスタQ104AとQ104Bのエミッタは互いに接続
されるとともに、正電源13へ接続される。
トランジスタQ9のコレクタは出力端子15へ接続され
る。トランジスタQ9のエミッタは負電源７へ接続され
る。
る。トランジスタQ9のエミッタは負電源７へ接続され
る。
トランジスタQ4のエミッタは、抵抗R6を介して、並び
に抵抗R202およびコンデンサC202を介して出力端子15へ
も接続される。希望によっては、出力段605の外部周波
数補償のために、抵抗R202とコンデンサC202の間に周波
数補償接続端子17が設けられる。
に抵抗R202およびコンデンサC202を介して出力端子15へ
も接続される。希望によっては、出力段605の外部周波
数補償のために、抵抗R202とコンデンサC202の間に周波
数補償接続端子17が設けられる。
トランジスタQ4のコレクタは抵抗R201とコンデンサC2
01を介してショットキーダイオードDS1のアノードへも
接続される。このダイオードDS1のアノードは抵抗R203
とコンデンサC203を介して出力端子15へも接続される。
01を介してショットキーダイオードDS1のアノードへも
接続される。このダイオードDS1のアノードは抵抗R203
とコンデンサC203を介して出力端子15へも接続される。
トランジスタQR102A,QR102B,QR103A,QR103B,QR106,QR
104,QR105の各ベースは互いに接続され、バイアスバス1
9に接続される。
104,QR105の各ベースは互いに接続され、バイアスバス1
9に接続される。
トランジスタQR102A,QR102Bの各エミッタは互いに接
続されるとともに、基準抵抗RR7を介して正電源13へ接
続される。トランジスタQR103A,QR103Bの各エミッタは
互いに接続されるとともに、基準抵抗RR8を介して正電
源13に接続される。トランジスタQR106,QR104,QR105の
各エミッタは、夫々基準抵抗RR11,RR9,RR10を介して正
電源13へ接続される。
続されるとともに、基準抵抗RR7を介して正電源13へ接
続される。トランジスタQR103A,QR103Bの各エミッタは
互いに接続されるとともに、基準抵抗RR8を介して正電
源13に接続される。トランジスタQR106,QR104,QR105の
各エミッタは、夫々基準抵抗RR11,RR9,RR10を介して正
電源13へ接続される。
バイアスバス19がバイアス基準回路21（第２図）へ接
続される。そのバイアス基準回路21は増幅器１の一部で
あって、従来の増幅器の場合と同様の動作をする。以下
第２図に示すバイアス基準回路21の構成について説明す
る。
続される。そのバイアス基準回路21は増幅器１の一部で
あって、従来の増幅器の場合と同様の動作をする。以下
第２図に示すバイアス基準回路21の構成について説明す
る。
バイアスバス19はPNP基準トランジスタQR101A,QR101B
のベースへ接続される。
のベースへ接続される。
トランジスタQR101AとQR101Bの各エミッタは互いに接
続されるとともに、基準抵抗RR1を介して正電源13に接
続される。
続されるとともに、基準抵抗RR1を介して正電源13に接
続される。
トランジスタQR101AのコレクタはNPN基準トランジス
タQR1のコレクタとベースの接続点へ接続される。トラ
ンジスタQR1のエミッタは負電源７へ接続される。
タQR1のコレクタとベースの接続点へ接続される。トラ
ンジスタQR1のエミッタは負電源７へ接続される。
トランジスタQR101BのコレクタはNPN基準トランジス
タQR2のコレクタへ接続される。トランジスタQR1,QR2の
ベースは互いに接続される。トランジスタQR2はダブル
エミッタ構造のものであり、両エミッタは１つの基準抵
抗RR2を介して負電源７へ接続される。
タQR2のコレクタへ接続される。トランジスタQR1,QR2の
ベースは互いに接続される。トランジスタQR2はダブル
エミッタ構造のものであり、両エミッタは１つの基準抵
抗RR2を介して負電源７へ接続される。
トランジスタQR101B,QR2の各コレクタはNPN基準トラ
ンジスタQR3のベースへも接続される。そのトランジス
タQR3のコレクタは正電源13へ接続される。トランジス
タQR3のエミッタは基準抵抗RR6を介して負電源７へ接続
される。
ンジスタQR3のベースへも接続される。そのトランジス
タQR3のコレクタは正電源13へ接続される。トランジス
タQR3のエミッタは基準抵抗RR6を介して負電源７へ接続
される。
トランジスタQR3のエミッタはNPN基準トランジスタQR
4のエミッタへも直結される。そのトランジスタQR4のコ
レクタはバイアスバス19へ接続される。トランジスタQR
4のベースは基準抵抗RR3を介して正電源13へ接続される
とともに、基準抵抗RR4とRR5を介して負電源７へ接続さ
れる。トランジスタQR4のベースはNPN基準トランジスタ
QR5のコレクタへも直結される。
4のエミッタへも直結される。そのトランジスタQR4のコ
レクタはバイアスバス19へ接続される。トランジスタQR
4のベースは基準抵抗RR3を介して正電源13へ接続される
とともに、基準抵抗RR4とRR5を介して負電源７へ接続さ
れる。トランジスタQR4のベースはNPN基準トランジスタ
QR5のコレクタへも直結される。
トランジスタQR5のベースは抵抗RR4とRR5の間に接続
される。トランジスタQR5のエミッタは負電源７へ接続
される。
される。トランジスタQR5のエミッタは負電源７へ接続
される。
この実施例における入力段601は、詳細については説
明を省略するが、同相入力電圧範囲を拡げることによ
り、低い電源電圧で動作するようにしたものである。ま
た、実施例における出力段605は、詳細については説明
を省略するが、低い電源電圧で大きい振幅の出力電圧を
発生できるようにしたものである。次に利得段について
詳細に説明する。
明を省略するが、同相入力電圧範囲を拡げることによ
り、低い電源電圧で動作するようにしたものである。ま
た、実施例における出力段605は、詳細については説明
を省略するが、低い電源電圧で大きい振幅の出力電圧を
発生できるようにしたものである。次に利得段について
詳細に説明する。
利得段 次に、第４図を参照して、第１図に示されている増幅
器１の利得段603の動作を詳しく説明する。iigは入力電
流信号であり、出力電流iogがトランジスタQ4のコレク
タ側から取り出される。トランジスタQ3,Q4は、夫々電
流源I2B,I6からバイアスされる。電流源I2B,I6は、第１
図のバイアス回路607における電流源構成のトランジス
タQR102B,QR106の機能的な表現である。
器１の利得段603の動作を詳しく説明する。iigは入力電
流信号であり、出力電流iogがトランジスタQ4のコレク
タ側から取り出される。トランジスタQ3,Q4は、夫々電
流源I2B,I6からバイアスされる。電流源I2B,I6は、第１
図のバイアス回路607における電流源構成のトランジス
タQR102B,QR106の機能的な表現である。
第4A図は利得段603への入力電流信号iigを示す波形
図、第4B図は抵抗R3を流れる電流を示す波形図、第4C図
は出力電流信号iogを示す波形図である。
図、第4B図は抵抗R3を流れる電流を示す波形図、第4C図
は出力電流信号iogを示す波形図である。
次に、第4A図に示されている波形の入力電流信号iig
に対する利得段603の動作について説明する。なお、抵
抗R3とトランジスタQ3は電流制御電圧源として機能し、
トランジスタQ4は電圧制御電流源として機能する。
に対する利得段603の動作について説明する。なお、抵
抗R3とトランジスタQ3は電流制御電圧源として機能し、
トランジスタQ4は電圧制御電流源として機能する。
入力電流iigの立上り縁部に出会うと、コンデンサC1
が短絡して、第4B図に示すように、抵抗R3を流れる電流
を増加させる（抵抗R3を流れる電流の向きは負電源７に
流入する向きを正とする）。そうすると抵抗R3とコンデ
ンサC1の接続点、すなわちトランジスタQ4のエミッタの
電圧が上昇し、トランジスタQ4のVbeが低くなって、ト
ランジスタQ4を流れるコレクタ電流が減少する。電流源
I6は定電流源であり、その電流量はトランジスタQ4のコ
レクタ電流と出力電流iogとの和に等しいので、第4C図
に示すように、トランジスタQ4のコレクタ電流が減少す
る分だけ出力電流iogの電流量が増加する。
が短絡して、第4B図に示すように、抵抗R3を流れる電流
を増加させる（抵抗R3を流れる電流の向きは負電源７に
流入する向きを正とする）。そうすると抵抗R3とコンデ
ンサC1の接続点、すなわちトランジスタQ4のエミッタの
電圧が上昇し、トランジスタQ4のVbeが低くなって、ト
ランジスタQ4を流れるコレクタ電流が減少する。電流源
I6は定電流源であり、その電流量はトランジスタQ4のコ
レクタ電流と出力電流iogとの和に等しいので、第4C図
に示すように、トランジスタQ4のコレクタ電流が減少す
る分だけ出力電流iogの電流量が増加する。
入力電流iigがその後平坦になるとコンデンサC1がそ
の電流を積分する。これにより、コンデンサC1を流れる
電流量が漸次減少し、その分だけトランジスタQ3へのベ
ース電流が増加する。したがって、トランジスタQ3のコ
レクタ電流が増加する。電流源I2Bは定電流源でありそ
の電流量はトランジスタQ3のコレクタ電流とトランジス
タQ4のベース電流との和に等しいので、トランジスタQ3
のコレクタ電流が増加する分だけトランジスタQ4のベー
ス電流が減少する。したがってトランジスタQ4のコレク
タ電流が減少する。電流源I6は定電流源であるので、上
述同様にトランジスタQ4のコレクタ電流が減少する分だ
け出力電流iogの電流量が増加する。
の電流を積分する。これにより、コンデンサC1を流れる
電流量が漸次減少し、その分だけトランジスタQ3へのベ
ース電流が増加する。したがって、トランジスタQ3のコ
レクタ電流が増加する。電流源I2Bは定電流源でありそ
の電流量はトランジスタQ3のコレクタ電流とトランジス
タQ4のベース電流との和に等しいので、トランジスタQ3
のコレクタ電流が増加する分だけトランジスタQ4のベー
ス電流が減少する。したがってトランジスタQ4のコレク
タ電流が減少する。電流源I6は定電流源であるので、上
述同様にトランジスタQ4のコレクタ電流が減少する分だ
け出力電流iogの電流量が増加する。
入力電流iigの立下り縁部に出会うとコンデンサC1が
短絡して、抵抗R3を流れる電流を減少させる。そのため
トランジスタQ4のエミッタの電圧が低くなる。そうする
とトランジスタQ4のVbeが大きくなるから、トランジス
タQ4は一層深く導通状態にされる。これによりトランジ
スタQ4のコレクタ電流が増加する。上述のように電流源
I6は定電流源であるので、今度は上述とは逆にトランジ
スタQ4のコレクタ電流が増加する分だけ出力電流iogの
電流量が減少する。
短絡して、抵抗R3を流れる電流を減少させる。そのため
トランジスタQ4のエミッタの電圧が低くなる。そうする
とトランジスタQ4のVbeが大きくなるから、トランジス
タQ4は一層深く導通状態にされる。これによりトランジ
スタQ4のコレクタ電流が増加する。上述のように電流源
I6は定電流源であるので、今度は上述とは逆にトランジ
スタQ4のコレクタ電流が増加する分だけ出力電流iogの
電流量が減少する。
入力電流iigがその後平坦になると、コンデンサC1が
その電流を積分して、トランジスタQ3へのベース電流を
減少させる。そうするとトランジスタQ3のコレクタ電流
が減少する。電流源I2Bは定電流源であるので、トラン
ジスタQ3のコレクタ電流が減少する分だけトランジスタ
Q4のベース電流が増加する。このためにトランジスタQ4
のコレクタ電流が増加する。電流源I6は定電流源である
ので、上述同様にトランジスタQ4のコレクタ電流が増加
する分だけ出力電流iogの電流量が減少する。
その電流を積分して、トランジスタQ3へのベース電流を
減少させる。そうするとトランジスタQ3のコレクタ電流
が減少する。電流源I2Bは定電流源であるので、トラン
ジスタQ3のコレクタ電流が減少する分だけトランジスタ
Q4のベース電流が増加する。このためにトランジスタQ4
のコレクタ電流が増加する。電流源I6は定電流源である
ので、上述同様にトランジスタQ4のコレクタ電流が増加
する分だけ出力電流iogの電流量が減少する。
入力電流iigと出力電流iogの位相差は、利得段603の
全ての動作用波数に対して正であることが第4A図および
第4C図から明らかである。
全ての動作用波数に対して正であることが第4A図および
第4C図から明らかである。
従来の利得段と本実施例の利得段603の間の位相特性
についての比較は、第５図と第６図のボーデ線図におい
て明らかである。
についての比較は、第５図と第６図のボーデ線図におい
て明らかである。
第５図は周波数に対して、入力電流Ciig,iigに関する
出力電流Ciog,iogの電流利得Acig,Aigの関係を示し、第
６図は周波数に対して、入力電流Ciig,iigに関する出力
電流Ciig1,iogの位相シフト量θcig,θigの関係を示
す。ここで出力電流Ciog1は、出力電流Ciogをベースの
入力信号とし、電流Ciog1をコレクタ電流とする第２のN
PNトランジスタCQ4を加えることにより形成される。こ
うすることにより、従来の利得段と本実施例の利得段を
公平に比較できる。従来の利得段の電流利得はカーブAc
igで表され、本実施例の利得段603の電流利得はカーブA
igで表されている。
出力電流Ciog,iogの電流利得Acig,Aigの関係を示し、第
６図は周波数に対して、入力電流Ciig,iigに関する出力
電流Ciig1,iogの位相シフト量θcig,θigの関係を示
す。ここで出力電流Ciog1は、出力電流Ciogをベースの
入力信号とし、電流Ciog1をコレクタ電流とする第２のN
PNトランジスタCQ4を加えることにより形成される。こ
うすることにより、従来の利得段と本実施例の利得段を
公平に比較できる。従来の利得段の電流利得はカーブAc
igで表され、本実施例の利得段603の電流利得はカーブA
igで表されている。
従来の利得段の位相シフト量がカーブθcigで表さ
れ、本実施例の利得段603の位相シフト量がカーブθig
で表されている。
れ、本実施例の利得段603の位相シフト量がカーブθig
で表されている。
それらのボーデ線図から明らかなように、２つの利得
段の利得は類似しており、おのおの約−20dB/decadeの
ロールオフ特性を呈している。位相シフト量は両方の利
得段に対して初めは類似する。周波数が高くなると、本
実施例の利得段603について先に述べた現象のために位
相シフト量θigはより正になり（すなわち位相シフト量
が減少する）、従来の利得段では前記した負の位相特性
のために位相シフト量θcigは速く負になる（すなわち
位相シフト量が増大する）。
段の利得は類似しており、おのおの約−20dB/decadeの
ロールオフ特性を呈している。位相シフト量は両方の利
得段に対して初めは類似する。周波数が高くなると、本
実施例の利得段603について先に述べた現象のために位
相シフト量θigはより正になり（すなわち位相シフト量
が減少する）、従来の利得段では前記した負の位相特性
のために位相シフト量θcigは速く負になる（すなわち
位相シフト量が増大する）。
したがって、本実施例の利得段603は、比較的高い周
波数においては、従来の利得段として比較して、比較的
大きい位相マージンを生ずる。これは増幅器１の全体の
安定度に寄与する。
波数においては、従来の利得段として比較して、比較的
大きい位相マージンを生ずる。これは増幅器１の全体の
安定度に寄与する。
利得段の位相マージンが増大することにより、補償コ
ンデンサC1の容量を小さくすることができ、また出力段
605の位相特性の設計をゆるくすることができる。
ンデンサC1の容量を小さくすることができ、また出力段
605の位相特性の設計をゆるくすることができる。
更に、コンデンサC1の両端電圧は比較的低くて、コン
デンサC1を拡散されたコンデンサにすることができるよ
うになる。拡散されたコンデンサは半導体チップ上に製
造でき、それにより増幅器１の全体の寸法を小型にする
ことができる。これは、従来の利得段においてコンデン
サCCの両端電圧がより高い電圧となるのと対照的であ
る。コンデンサCCは外部部品とすることをしばしば必要
とする。
デンサC1を拡散されたコンデンサにすることができるよ
うになる。拡散されたコンデンサは半導体チップ上に製
造でき、それにより増幅器１の全体の寸法を小型にする
ことができる。これは、従来の利得段においてコンデン
サCCの両端電圧がより高い電圧となるのと対照的であ
る。コンデンサCCは外部部品とすることをしばしば必要
とする。
利得段603の電圧利得は第７図の回路を用いて近似で
きる。第１図の増幅器１の出力段605と組合わせると、
出力段605の利得と抵抗R6により形成される帰還ループ
が現われる（この場合、組み合わせ後の全体を一つの利
得段と考える）。出力段605の利得が、第７図において
反転増幅器A1と抵抗R6により機能的に示されている。そ
の帰還ループはトランジスタQ4の電圧利得を低くできる
が、トランジスタQ4のベースから見たトランジスタQ4の
入力抵抗値を劇的に高くすることができる。
きる。第１図の増幅器１の出力段605と組合わせると、
出力段605の利得と抵抗R6により形成される帰還ループ
が現われる（この場合、組み合わせ後の全体を一つの利
得段と考える）。出力段605の利得が、第７図において
反転増幅器A1と抵抗R6により機能的に示されている。そ
の帰還ループはトランジスタQ4の電圧利得を低くできる
が、トランジスタQ4のベースから見たトランジスタQ4の
入力抵抗値を劇的に高くすることができる。
トランジスタQ3の電圧利得は、トランジスタQ3の相互
コンダクタンスgm3に、トランジスタQ3のコレクタから
見た負荷の抵抗値を乗ずることにより与えられるが、上
述のようにこの抵抗値は大きいので、トランジスタQ3の
利得はそれに対応して大きくなる。
コンダクタンスgm3に、トランジスタQ3のコレクタから
見た負荷の抵抗値を乗ずることにより与えられるが、上
述のようにこの抵抗値は大きいので、トランジスタQ3の
利得はそれに対応して大きくなる。
前記帰還ループのためにトランジスタQ4の電圧利得は
比較的低い。したがって、この本実施例の利得段の全体
の電圧利得は、トランジスタQ3の相互コンダクタンスgm
3に、電流源I2Bの出力抵抗値R0とトランジスタQ4の入力
抵抗値との並列抵抗値を乗ずることにより近似できる。
比較的低い。したがって、この本実施例の利得段の全体
の電圧利得は、トランジスタQ3の相互コンダクタンスgm
3に、電流源I2Bの出力抵抗値R0とトランジスタQ4の入力
抵抗値との並列抵抗値を乗ずることにより近似できる。
なお、上記実施例ではNPNトランジスタを使用した回
路について説明したが、NPNトランジスタをPNPトランジ
スタに変更しても、回路動作の極性が逆になるだけであ
り、同様の作用効果があることはいうまでもない。その
場合は、例えば供給電源の極性と電流源の電流の向きを
逆にするだけでよく、その他の回路構成に変更を加える
必要はない。
路について説明したが、NPNトランジスタをPNPトランジ
スタに変更しても、回路動作の極性が逆になるだけであ
り、同様の作用効果があることはいうまでもない。その
場合は、例えば供給電源の極性と電流源の電流の向きを
逆にするだけでよく、その他の回路構成に変更を加える
必要はない。
第１図は本発明の増幅器の主要部の電気回路図、第２図
は第１図に示されている増幅器のバイアス回路の電気回
路図、第３図は従来の利得段の回路図（第3A図は第３図
に示す利得段への入力電流信号Ciigを示す波形図であ
り、第3B図は第３図に示す利得段からの出力電流信号Ci
ogを示す波形図である。）、第４図は第１図に示されて
いる利得段の簡略化した回路図（第4A図は第４図に示す
利得段への入力電流信号iigを示す波形図であり、第4B
図は第４図に示す抵抗に流える電流を示す波形図であ
り、第4C図は第４図に示す利得段からの出力電流信号io
gを示す波形図である。）、第５図は第３図と第４図に
示されている利得段の電流利得のグラフ、第６図は第３
図と第４図に示されている利得段の移相のグラフ、第７
図は第１図と第４図に示されている利得段の回路図およ
び第１図に示されている増幅器の出力段の機能的な表現
である。 １…増幅器、601…入力段、603…利得段、605…出力
段、607…バイアス回路
は第１図に示されている増幅器のバイアス回路の電気回
路図、第３図は従来の利得段の回路図（第3A図は第３図
に示す利得段への入力電流信号Ciigを示す波形図であ
り、第3B図は第３図に示す利得段からの出力電流信号Ci
ogを示す波形図である。）、第４図は第１図に示されて
いる利得段の簡略化した回路図（第4A図は第４図に示す
利得段への入力電流信号iigを示す波形図であり、第4B
図は第４図に示す抵抗に流える電流を示す波形図であ
り、第4C図は第４図に示す利得段からの出力電流信号io
gを示す波形図である。）、第５図は第３図と第４図に
示されている利得段の電流利得のグラフ、第６図は第３
図と第４図に示されている利得段の移相のグラフ、第７
図は第１図と第４図に示されている利得段の回路図およ
び第１図に示されている増幅器の出力段の機能的な表現
である。 １…増幅器、601…入力段、603…利得段、605…出力
段、607…バイアス回路
Claims (2)
- 【請求項１】第１および第２の供給電源を有する演算増
幅器に使用される入力電流を増幅する利得段において、 段入力端子および段出力端子と、 第１のバイポーラトランジスタと、 該第１のバイポーラトランジスタと同型の第２のバイポ
ーラトランジスタと、 抵抗と、 第１および第２の定電流源と、 積分コンデンサとを備え、 前記段入力端子は、前記第１のバイポーラトランジスタ
の入力端子のベースと前記積分コンデンサの一方の端子
とに接続され、 前記第１のバイポーラトランジスタのコレクタは、前記
第２のバイポーラトランジスタのベースと前記第１の定
電流源とに接続され、 前記第１のバイポーラトランジスタのエミッタと、前記
抵抗の一方の端子は、ともに前記第２の供給電源に接続
され、 前記第２のバイポーラトランジスタのエミッタは、前記
積分コンデンサの他方の端子と前記抵抗の他方の端子へ
接続され、 前記第２のバイポーラトランジスタのコレクタは前記第
２の定電流源と前記段出力端子とに接続され、 それにより、前記段入力端子における入力電流信号が前
記積分コンデンサにより積分され、この積分された電流
は前記入力電流信号から除去されて、修正された入力電
流信号を発生し、この修正された電流信号は前記第１お
よび第２のバイポーラトランジスタにより増幅されて前
記段出力端子に出力電流を発生し、前記第２のバイポー
ラトランジスタの利得は前記第１のバイポーラトランジ
スタのコレクタにおける電圧と前記抵抗における電圧の
差電圧により制御され、前記抵抗における電圧が前記積
分された電流により制御されている間は前記第１のバイ
ポーラトランジスタのコレクタにおける電圧が前記修正
された電流信号により制御されるものであることを特徴
とする利得段。 - 【請求項２】前記段出力端子へ接続される増幅器入力端
子と増幅器出力端子を有する反転増幅器と、前記増幅器
出力端子と前記第２のバイポーラトランジスタのエミッ
タとの間に接続される帰還抵抗手段とを更に備え、それ
により前記第２のバイポーラトランジスタへの入力抵抗
値が高くされることを特徴とする請求項１記載の利得
段。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CA546821 | 1987-09-14 | ||
| CA000546821A CA1312359C (en) | 1987-09-14 | 1987-09-14 | Operational amplifier stages |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01157608A JPH01157608A (ja) | 1989-06-20 |
| JP2860656B2 true JP2860656B2 (ja) | 1999-02-24 |
Family
ID=4136434
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63231415A Expired - Fee Related JP2860656B2 (ja) | 1987-09-14 | 1988-09-14 | 演算増幅器用利得段 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4901030A (ja) |
| EP (1) | EP0308079B1 (ja) |
| JP (1) | JP2860656B2 (ja) |
| CA (1) | CA1312359C (ja) |
| DE (1) | DE3850923T2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0514074A (ja) * | 1991-07-01 | 1993-01-22 | Sharp Corp | 平衡型差動増幅回路 |
| GB2302627B (en) * | 1995-06-24 | 2000-05-03 | Motorola Inc | A high voltage operational amplifier |
| US7113744B1 (en) * | 1999-10-21 | 2006-09-26 | Broadcom Corporation | Adaptive radio transceiver with a power amplifier |
| KR100682056B1 (ko) | 2005-07-01 | 2007-02-15 | 삼성전자주식회사 | 버퍼 증폭기 |
| US7772926B2 (en) * | 2008-08-25 | 2010-08-10 | Analog Devices, Inc. | Setting the DC operating current of a rail-to-rail output stage of an op-amp |
| CN102694514B (zh) * | 2012-05-29 | 2015-02-04 | 上海艾为电子技术有限公司 | 功放装置 |
| US9456285B2 (en) * | 2012-09-18 | 2016-09-27 | Sonova Ag | CIC hearing device |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3729685A (en) * | 1971-01-28 | 1973-04-24 | Motorola Inc | Self-compensated low voltage operational amplifier |
| NL7309767A (nl) * | 1973-07-13 | 1975-01-15 | Philips Nv | Versterkerschakeling. |
| US4205276A (en) * | 1978-12-04 | 1980-05-27 | National Semiconductor Corporation | Audio amplifier with low AM radiation |
| US4228404A (en) * | 1979-02-05 | 1980-10-14 | National Semiconductor Corporation | Low voltage compound inverter buffer circuit |
| FR2497426A1 (fr) * | 1980-12-29 | 1982-07-02 | Efcis | Amplificateur operationnel a produit gain-bande passante eleve |
| US4417216A (en) * | 1981-08-17 | 1983-11-22 | Motorola, Inc. | Operational amplifier |
| US4463319A (en) * | 1982-08-02 | 1984-07-31 | General Motors Corporation | Operational amplifier circuit |
| JPS5945706A (ja) * | 1982-09-09 | 1984-03-14 | Nippon Shiguneteitsukusu Kk | 差動増幅回路 |
| IT1235857B (it) * | 1983-08-05 | 1992-11-16 | Sgs Microelettronica Spa | Stadio di uscita per amplificatori di potenza. |
| JPS61131606A (ja) * | 1984-11-30 | 1986-06-19 | Hitachi Ltd | 差動増幅回路 |
| US4607232A (en) * | 1985-04-01 | 1986-08-19 | Raytheon Company | Low voltage amplifier circuit |
| JPS6276910A (ja) * | 1985-09-30 | 1987-04-09 | Toshiba Corp | 増幅器 |
| US4774478A (en) * | 1986-09-19 | 1988-09-27 | Tektronix, Inc. | Feedback amplifier compensation circuitry |
-
1987
- 1987-09-14 CA CA000546821A patent/CA1312359C/en not_active Expired - Fee Related
-
1988
- 1988-08-11 US US07/230,950 patent/US4901030A/en not_active Expired - Lifetime
- 1988-08-19 DE DE3850923T patent/DE3850923T2/de not_active Expired - Fee Related
- 1988-08-19 EP EP88307703A patent/EP0308079B1/en not_active Expired - Lifetime
- 1988-09-14 JP JP63231415A patent/JP2860656B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE3850923T2 (de) | 1995-02-23 |
| US4901030A (en) | 1990-02-13 |
| EP0308079B1 (en) | 1994-08-03 |
| CA1312359C (en) | 1993-01-05 |
| EP0308079A3 (en) | 1990-01-10 |
| DE3850923D1 (de) | 1994-09-08 |
| EP0308079A2 (en) | 1989-03-22 |
| JPH01157608A (ja) | 1989-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2001073941A2 (en) | Dynamic bias boosting circuit for a power amplifier | |
| US20080186091A1 (en) | Dual Transconductance Amplifiers and Differential Amplifiers Implemented Using Such Dual Transconductance Amplifiers | |
| KR19990072771A (ko) | 이득가변증폭회로 | |
| JP2860656B2 (ja) | 演算増幅器用利得段 | |
| US4528516A (en) | Differential amplifier with dynamic thermal balancing | |
| US3914704A (en) | Feedback amplifier | |
| US20110181359A1 (en) | Apparatus and method for providing linear transconductance amplification | |
| JP3751894B2 (ja) | 高周波電力増幅器及びその制御回路 | |
| US5382919A (en) | Wideband constant impedance amplifiers | |
| US3541465A (en) | Transistor differential amplifier circuit | |
| JPH04307804A (ja) | 単位利得最終段 | |
| JP2696986B2 (ja) | 低周波増幅器 | |
| US7138867B2 (en) | Balanced variable gain amplifier capable of achieving performance by low source voltage | |
| US6734720B2 (en) | Operational amplifier in which the idle current of its output push-pull transistors is substantially zero | |
| JP3833530B2 (ja) | 差動増幅器 | |
| EP0812062B1 (en) | Gain-variable amplifier with wide control range | |
| US4123723A (en) | Transistor amplifier circuit | |
| JP2509462Y2 (ja) | 増幅器 | |
| US3733558A (en) | Stable low current amplifier | |
| JP2001284969A (ja) | 電力増幅器 | |
| EP0449823B1 (en) | Improved variolosser | |
| JP4413747B2 (ja) | 変調器 | |
| JP5762231B2 (ja) | 演算増幅器 | |
| JPH0374044B2 (ja) | ||
| JP2003188667A (ja) | 多段可変利得増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |