JP2845266B2 - マイクロ波集積回路装置及びマイクロ波増幅回路素子 - Google Patents
マイクロ波集積回路装置及びマイクロ波増幅回路素子Info
- Publication number
- JP2845266B2 JP2845266B2 JP24345296A JP24345296A JP2845266B2 JP 2845266 B2 JP2845266 B2 JP 2845266B2 JP 24345296 A JP24345296 A JP 24345296A JP 24345296 A JP24345296 A JP 24345296A JP 2845266 B2 JP2845266 B2 JP 2845266B2
- Authority
- JP
- Japan
- Prior art keywords
- fets
- gate
- microwave
- fet
- circuit element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Microwave Amplifiers (AREA)
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、互いに縦続接続さ
れた多段のマイクロ波増幅回路素子を含む高出力増幅器
(high power amplifier)を備えたマイクロ波集積回路装
置に関する。本発明は、また、前記マイクロ波集積回路
装置に用いられる前記マイクロ波増幅回路素子に関す
る。
れた多段のマイクロ波増幅回路素子を含む高出力増幅器
(high power amplifier)を備えたマイクロ波集積回路装
置に関する。本発明は、また、前記マイクロ波集積回路
装置に用いられる前記マイクロ波増幅回路素子に関す
る。
【０００２】
【従来の技術】近年、マイクロ波帯、ミリ波帯、準ミリ
波帯における移動体無線、衛星間通信等の開発が促進さ
れ、それに伴い高出力増幅器の開発が押し進められてい
る。これらのシステムに使用される高出力増幅器として
小型の高出力増幅器の開発が必須であり、上述の周波数
帯で使われるようなモノリシックマイクロ波ＩＣ（ＭＭ
ＩＣ）の開発も行われている。また、高出力増幅器にお
いて出力のハイパワー化も重要であり、現在主流の進行
波管増幅器（ＴＷＴＡ）の代替えとしての高出力増幅器
の固体化の検討も促進されている。
波帯における移動体無線、衛星間通信等の開発が促進さ
れ、それに伴い高出力増幅器の開発が押し進められてい
る。これらのシステムに使用される高出力増幅器として
小型の高出力増幅器の開発が必須であり、上述の周波数
帯で使われるようなモノリシックマイクロ波ＩＣ（ＭＭ
ＩＣ）の開発も行われている。また、高出力増幅器にお
いて出力のハイパワー化も重要であり、現在主流の進行
波管増幅器（ＴＷＴＡ）の代替えとしての高出力増幅器
の固体化の検討も促進されている。
【０００３】上述のような高周波帯で使用される高出力
増幅器の出力のハイパワー化は、マイクロ波用のＦＥＴ
（電界効果トランジスタ）により構成されたマイクロ波
増幅回路素子を多段に縦続接続することにより行われ
る。特に、このような多段増幅器の出力パワーは、最終
段のマイクロ波増幅回路素子の横サイズ、特に、最終段
のマイクロ波増幅回路素子のＦＥＴのゲート（即ち、ゲ
ートフィンガー）の幅の総計に依存して増加する。例え
ば、最終段のマイクロ波増幅回路素子においては、ハイ
パワーの出力を得るために、多くのＦＥＴを横方向に結
合させる方法をとっている。
増幅器の出力のハイパワー化は、マイクロ波用のＦＥＴ
（電界効果トランジスタ）により構成されたマイクロ波
増幅回路素子を多段に縦続接続することにより行われ
る。特に、このような多段増幅器の出力パワーは、最終
段のマイクロ波増幅回路素子の横サイズ、特に、最終段
のマイクロ波増幅回路素子のＦＥＴのゲート（即ち、ゲ
ートフィンガー）の幅の総計に依存して増加する。例え
ば、最終段のマイクロ波増幅回路素子においては、ハイ
パワーの出力を得るために、多くのＦＥＴを横方向に結
合させる方法をとっている。
【０００４】図４に上述のような多段増幅器を有する従
来のマイクロ波集積回路装置を示す。この従来のマイク
ロ波集積回路装置においては、最終段のマイクロ波増幅
回路素子５´に含まれるＦＥＴの数を増やすことでハイ
パワーの出力を得ている。図示の場合、最終段のマイク
ロ波増幅回路素子５´は、８個のＦＥＴ５１´〜５８´
を有している。
来のマイクロ波集積回路装置を示す。この従来のマイク
ロ波集積回路装置においては、最終段のマイクロ波増幅
回路素子５´に含まれるＦＥＴの数を増やすことでハイ
パワーの出力を得ている。図示の場合、最終段のマイク
ロ波増幅回路素子５´は、８個のＦＥＴ５１´〜５８´
を有している。
【０００５】装置入力信号ＩＮは、ＤＣブロック用の入
力側キャパシタンス素子１に入力される。入力側キャパ
シタンス素子１は、装置入力信号ＩＮのＤＣ成分をブロ
ックし、ＤＣブロックされた信号を出力する。初段のマ
イクロ波増幅回路素子２は、ＤＣブロックされた信号を
増幅し、増幅された信号を出力する。
力側キャパシタンス素子１に入力される。入力側キャパ
シタンス素子１は、装置入力信号ＩＮのＤＣ成分をブロ
ックし、ＤＣブロックされた信号を出力する。初段のマ
イクロ波増幅回路素子２は、ＤＣブロックされた信号を
増幅し、増幅された信号を出力する。
【０００６】この初段のマイクロ波増幅回路素子２は、
図５に示すように、ゲート電極、ドレイン電極、及びソ
ース電極を有する一つのＦＥＴを有する。ソース電極は
グランドに接続され、ＤＣブロックされた信号はゲート
電極に入力され、増幅された信号はドレイン電極に送出
される。
図５に示すように、ゲート電極、ドレイン電極、及びソ
ース電極を有する一つのＦＥＴを有する。ソース電極は
グランドに接続され、ＤＣブロックされた信号はゲート
電極に入力され、増幅された信号はドレイン電極に送出
される。
【０００７】図４において、増幅された信号は、段間キ
ャパシタンス素子３及び段間整合回路４を経て最終段の
マイクロ波増幅回路素子５´のＦＥＴ５１´〜５８´の
ゲート電極に入力される。詳細には、増幅された信号
は、段間整合回路４によって第１及び第２の分配された
信号に分配される。第１の分配された信号は、最終段の
マイクロ波増幅回路素子５´のＦＥＴ５１´〜５４´の
ゲート電極にＦＥＴ入力信号として入力され、第２の分
配された信号は、最終段のマイクロ波増幅回路素子５´
のＦＥＴ５５´〜５８´のゲート電極にＦＥＴ入力信号
として入力される。
ャパシタンス素子３及び段間整合回路４を経て最終段の
マイクロ波増幅回路素子５´のＦＥＴ５１´〜５８´の
ゲート電極に入力される。詳細には、増幅された信号
は、段間整合回路４によって第１及び第２の分配された
信号に分配される。第１の分配された信号は、最終段の
マイクロ波増幅回路素子５´のＦＥＴ５１´〜５４´の
ゲート電極にＦＥＴ入力信号として入力され、第２の分
配された信号は、最終段のマイクロ波増幅回路素子５´
のＦＥＴ５５´〜５８´のゲート電極にＦＥＴ入力信号
として入力される。
【０００８】図６に図４のマイクロ波集積回路装置の最
終段のマイクロ波増幅回路素子５´のＦＥＴ５１´〜５
８´のゲートの構造を示す。図６に示すように、ＦＥＴ
５１´〜５８´の各々のゲートは、一つのゲート電極８
と８本のゲートフィンガー９とを含む。ＦＥＴ５１´〜
５８´のゲート電極８は一本のゲートバスライン１０に
共通に接続されている。同様に、ＦＥＴ５１´〜５８´
のゲートフィンガー９もゲートバスライン１０に共通に
接続されている。このように、ＦＥＴ５１´〜５８´の
ゲート電極８はゲートバスライン１０を介して互に接続
されている。ＦＥＴ５１´〜５８´のゲートフィンガー
９もゲートバスライン１０を介して互に接続されてい
る。
終段のマイクロ波増幅回路素子５´のＦＥＴ５１´〜５
８´のゲートの構造を示す。図６に示すように、ＦＥＴ
５１´〜５８´の各々のゲートは、一つのゲート電極８
と８本のゲートフィンガー９とを含む。ＦＥＴ５１´〜
５８´のゲート電極８は一本のゲートバスライン１０に
共通に接続されている。同様に、ＦＥＴ５１´〜５８´
のゲートフィンガー９もゲートバスライン１０に共通に
接続されている。このように、ＦＥＴ５１´〜５８´の
ゲート電極８はゲートバスライン１０を介して互に接続
されている。ＦＥＴ５１´〜５８´のゲートフィンガー
９もゲートバスライン１０を介して互に接続されてい
る。
【０００９】図４及び図６において、ＦＥＴ５１´〜５
４´のゲート電極８に入力されたＦＥＴ入力信号は、Ｆ
ＥＴ５１´〜５４´のゲートフィンガー９及びＦＥＴ５
５´〜５８´のゲートフィンガー９にゲートバスライン
１０を介して入力される。同様に、ＦＥＴ５５´〜５８
´のゲート電極８に入力されたＦＥＴ入力信号は、ＦＥ
Ｔ５５´〜５８´のゲートフィンガー９及びＦＥＴ５１
´〜５４´のゲートフィンガー９にゲートバスライン１
０を介して入力される。
４´のゲート電極８に入力されたＦＥＴ入力信号は、Ｆ
ＥＴ５１´〜５４´のゲートフィンガー９及びＦＥＴ５
５´〜５８´のゲートフィンガー９にゲートバスライン
１０を介して入力される。同様に、ＦＥＴ５５´〜５８
´のゲート電極８に入力されたＦＥＴ入力信号は、ＦＥ
Ｔ５５´〜５８´のゲートフィンガー９及びＦＥＴ５１
´〜５４´のゲートフィンガー９にゲートバスライン１
０を介して入力される。
【００１０】ＦＥＴ５１´〜５８´の各々は、入力され
たＦＥＴ入力信号を増幅し、増幅された信号をＦＥＴ出
力信号としてＦＥＴ５１´〜５８´の各々のドレイン電
極に送出する。
たＦＥＴ入力信号を増幅し、増幅された信号をＦＥＴ出
力信号としてＦＥＴ５１´〜５８´の各々のドレイン電
極に送出する。
【００１１】合成回路９１´は、ＦＥＴ５１´〜５４´
のＦＥＴ出力信号を合成する。合成回路９２´は、ＦＥ
Ｔ５５´〜５８´のＦＥＴ出力信号を合成する。合成回
路９１´及び９２´の出力信号は、出力整合回路６及び
ＤＣブロック用の出力側キャパシタンス素子７を経て装
置出力信号ＯＵＴとして出力される。
のＦＥＴ出力信号を合成する。合成回路９２´は、ＦＥ
Ｔ５５´〜５８´のＦＥＴ出力信号を合成する。合成回
路９１´及び９２´の出力信号は、出力整合回路６及び
ＤＣブロック用の出力側キャパシタンス素子７を経て装
置出力信号ＯＵＴとして出力される。
【００１２】
【発明が解決しようとする課題】しかしながら、図４に
示すように、ハイパワーの出力を得るために、多くのＦ
ＥＴ５１´〜５８´を用いたマイクロ波増幅回路素子５
´では、マイクロ波増幅回路素子５´の横サイズの増大
が生じるという欠点がある。
示すように、ハイパワーの出力を得るために、多くのＦ
ＥＴ５１´〜５８´を用いたマイクロ波増幅回路素子５
´では、マイクロ波増幅回路素子５´の横サイズの増大
が生じるという欠点がある。
【００１３】また、多くのＦＥＴ５１´〜５８´を有す
るマイクロ波増幅回路素子５´においては、素子入力信
号の入力点Ａから最も近いＦＥＴ５２´及び５３´と、
最も遠いＦＥＴ５８´との間でＦＥＴ入力信号に位相差
が生じる。同様に、素子入力信号の入力点Ａ´から最も
近いＦＥＴ５６´及び５７´と、最も遠いＦＥＴ５１´
との間にもＦＥＴ入力信号に位相差が生じる。特に、マ
イクロ波増幅回路素子５´の横サイズが、本マイクロ波
集積回路装置の使用周波数の１／４にまで近づくと、前
述の位相差が大きくなり、マイクロ波増幅回路素子５´
の出力パワーの低下が起こり、多段増幅器のハイパワー
化の障害となる。
るマイクロ波増幅回路素子５´においては、素子入力信
号の入力点Ａから最も近いＦＥＴ５２´及び５３´と、
最も遠いＦＥＴ５８´との間でＦＥＴ入力信号に位相差
が生じる。同様に、素子入力信号の入力点Ａ´から最も
近いＦＥＴ５６´及び５７´と、最も遠いＦＥＴ５１´
との間にもＦＥＴ入力信号に位相差が生じる。特に、マ
イクロ波増幅回路素子５´の横サイズが、本マイクロ波
集積回路装置の使用周波数の１／４にまで近づくと、前
述の位相差が大きくなり、マイクロ波増幅回路素子５´
の出力パワーの低下が起こり、多段増幅器のハイパワー
化の障害となる。
【００１４】それ故、本発明の課題は、ハイパワーの出
力を発生することができる小型のマイクロ波増幅回路素
子を備えたマイクロ波集積回路装置を提供することにあ
る。
力を発生することができる小型のマイクロ波増幅回路素
子を備えたマイクロ波集積回路装置を提供することにあ
る。
【００１５】本発明の別の課題は、ハイパワーの出力を
発生することができる小型のマイクロ波増幅回路素子を
提供することにある。
発生することができる小型のマイクロ波増幅回路素子を
提供することにある。
【００１６】
【課題を解決するための手段】本発明の一つの態様によ
れば、互いに縦続接続されたｎ（ｎは２以上の整数）段
のマイクロ波増幅回路素子を含む高出力増幅器を備えた
マイクロ波集積回路装置において、前記ｎ段のマイクロ
波増幅回路素子のうちの最終段のマイクロ波増幅回路素
子は、各々がＦＥＴ入力信号を増幅し、増幅された信号
をＦＥＴ出力信号として出力する複数のＦＥＴ（電界効
果トランジスタ）を有し、前記複数のＦＥＴの各々は、
前記ＦＥＴ入力信号を供給されるゲート電極と、複数の
第１のゲートフィンガーと、複数の第２のゲートフィン
ガーと、前記ＦＥＴ出力信号が送出されるドレイン電極
とを有し、前記最終段のマイクロ波増幅回路素子は、互
いに平行でかつ互いに接続された第１及び第２のゲート
バスラインを更に有し、前記複数のＦＥＴの前記ゲート
電極が前記第１のゲートバスラインに共通に接続され、
前記複数のＦＥＴのすべての前記第１のゲートフィンガ
ーが前記第１のゲートバスラインに共通に接続され、前
記複数のＦＥＴのすべての前記第２のゲートフィンガー
が前記第２のゲートバスラインに共通に接続され、前記
複数のＦＥＴの各々の前記ドレイン電極には、前記複数
のＦＥＴの各々の前記第１及び前記第２のゲートフィン
ガーの幅の総計に依存して増加したハイパワーの前記Ｆ
ＥＴ出力信号が送出されることを特徴とするマイクロ波
集積回路装置が得られる。
れば、互いに縦続接続されたｎ（ｎは２以上の整数）段
のマイクロ波増幅回路素子を含む高出力増幅器を備えた
マイクロ波集積回路装置において、前記ｎ段のマイクロ
波増幅回路素子のうちの最終段のマイクロ波増幅回路素
子は、各々がＦＥＴ入力信号を増幅し、増幅された信号
をＦＥＴ出力信号として出力する複数のＦＥＴ（電界効
果トランジスタ）を有し、前記複数のＦＥＴの各々は、
前記ＦＥＴ入力信号を供給されるゲート電極と、複数の
第１のゲートフィンガーと、複数の第２のゲートフィン
ガーと、前記ＦＥＴ出力信号が送出されるドレイン電極
とを有し、前記最終段のマイクロ波増幅回路素子は、互
いに平行でかつ互いに接続された第１及び第２のゲート
バスラインを更に有し、前記複数のＦＥＴの前記ゲート
電極が前記第１のゲートバスラインに共通に接続され、
前記複数のＦＥＴのすべての前記第１のゲートフィンガ
ーが前記第１のゲートバスラインに共通に接続され、前
記複数のＦＥＴのすべての前記第２のゲートフィンガー
が前記第２のゲートバスラインに共通に接続され、前記
複数のＦＥＴの各々の前記ドレイン電極には、前記複数
のＦＥＴの各々の前記第１及び前記第２のゲートフィン
ガーの幅の総計に依存して増加したハイパワーの前記Ｆ
ＥＴ出力信号が送出されることを特徴とするマイクロ波
集積回路装置が得られる。
【００１７】本発明のもう一つの態様によれば、マイク
ロ波増幅回路素子を含む高出力増幅器を備えたマイクロ
波集積回路装置において、前記マイクロ波増幅回路素子
は、各々がＦＥＴ入力信号を増幅し、増幅された信号を
ＦＥＴ出力信号として出力する複数のＦＥＴ（電界効果
トランジスタ）を有し、前記複数のＦＥＴの各々は、前
記ＦＥＴ入力信号を供給されるゲート電極と、複数の第
１のゲートフィンガーと、複数の第２のゲートフィンガ
ーと、前記ＦＥＴ出力信号が送出されるドレイン電極と
を有し、前記マイクロ波増幅回路素子は、互いに平行で
かつ互いに接続された第１及び第２のゲートバスライン
を更に有し、前記複数のＦＥＴの前記ゲート電極が前記
第１のゲートバスラインに共通に接続され、前記複数の
ＦＥＴのすべての前記第１のゲートフィンガーが前記第
１のゲートバスラインに共通に接続され、前記複数のＦ
ＥＴのすべての前記第２のゲートフィンガーが前記第２
のゲートバスラインに共通に接続され、前記複数のＦＥ
Ｔの各々の前記ドレイン電極には、前記複数のＦＥＴの
各々の前記第１及び前記第２のゲートフィンガーの幅の
総計に依存して増加したハイパワーの前記ＦＥＴ出力信
号が送出されることを特徴とするマイクロ波集積回路装
置が得られる。
ロ波増幅回路素子を含む高出力増幅器を備えたマイクロ
波集積回路装置において、前記マイクロ波増幅回路素子
は、各々がＦＥＴ入力信号を増幅し、増幅された信号を
ＦＥＴ出力信号として出力する複数のＦＥＴ（電界効果
トランジスタ）を有し、前記複数のＦＥＴの各々は、前
記ＦＥＴ入力信号を供給されるゲート電極と、複数の第
１のゲートフィンガーと、複数の第２のゲートフィンガ
ーと、前記ＦＥＴ出力信号が送出されるドレイン電極と
を有し、前記マイクロ波増幅回路素子は、互いに平行で
かつ互いに接続された第１及び第２のゲートバスライン
を更に有し、前記複数のＦＥＴの前記ゲート電極が前記
第１のゲートバスラインに共通に接続され、前記複数の
ＦＥＴのすべての前記第１のゲートフィンガーが前記第
１のゲートバスラインに共通に接続され、前記複数のＦ
ＥＴのすべての前記第２のゲートフィンガーが前記第２
のゲートバスラインに共通に接続され、前記複数のＦＥ
Ｔの各々の前記ドレイン電極には、前記複数のＦＥＴの
各々の前記第１及び前記第２のゲートフィンガーの幅の
総計に依存して増加したハイパワーの前記ＦＥＴ出力信
号が送出されることを特徴とするマイクロ波集積回路装
置が得られる。
【００１８】本発明の別の態様によれば、各々がＦＥＴ
入力信号を増幅し、増幅された信号をＦＥＴ出力信号と
して出力する複数のＦＥＴ（電界効果トランジスタ）を
有するマイクロ波増幅回路素子において、前記複数のＦ
ＥＴの各々は、前記ＦＥＴ入力信号を供給されるゲート
電極と、複数の第１のゲートフィンガーと、複数の第２
のゲートフィンガーと、前記ＦＥＴ出力信号が送出され
るドレイン電極とを有し、前記マイクロ波増幅回路素子
は、互いに平行でかつ互いに接続された第１及び第２の
ゲートバスラインを更に有し、前記複数のＦＥＴの前記
ゲート電極が前記第１のゲートバスラインに共通に接続
され、前記複数のＦＥＴのすべての前記第１のゲートフ
ィンガーが前記第１のゲートバスラインに共通に接続さ
れ、前記複数のＦＥＴのすべての前記第２のゲートフィ
ンガーが前記第２のゲートバスラインに共通に接続さ
れ、前記複数のＦＥＴの各々の前記ドレイン電極には、
前記複数のＦＥＴの各々の前記第１及び前記第２のゲー
トフィンガーの幅の総計に依存して増加したハイパワー
の前記ＦＥＴ出力信号が送出されることを特徴とするマ
イクロ波増幅回路素子が得られる。
入力信号を増幅し、増幅された信号をＦＥＴ出力信号と
して出力する複数のＦＥＴ（電界効果トランジスタ）を
有するマイクロ波増幅回路素子において、前記複数のＦ
ＥＴの各々は、前記ＦＥＴ入力信号を供給されるゲート
電極と、複数の第１のゲートフィンガーと、複数の第２
のゲートフィンガーと、前記ＦＥＴ出力信号が送出され
るドレイン電極とを有し、前記マイクロ波増幅回路素子
は、互いに平行でかつ互いに接続された第１及び第２の
ゲートバスラインを更に有し、前記複数のＦＥＴの前記
ゲート電極が前記第１のゲートバスラインに共通に接続
され、前記複数のＦＥＴのすべての前記第１のゲートフ
ィンガーが前記第１のゲートバスラインに共通に接続さ
れ、前記複数のＦＥＴのすべての前記第２のゲートフィ
ンガーが前記第２のゲートバスラインに共通に接続さ
れ、前記複数のＦＥＴの各々の前記ドレイン電極には、
前記複数のＦＥＴの各々の前記第１及び前記第２のゲー
トフィンガーの幅の総計に依存して増加したハイパワー
の前記ＦＥＴ出力信号が送出されることを特徴とするマ
イクロ波増幅回路素子が得られる。
【００１９】
【発明の実施の形態】次に本発明の実施例について図面
を参照して説明する。
を参照して説明する。
【００２０】図１を参照すると、本発明の一実施例によ
るマイクロ波集積回路装置は、互いに縦続接続されたｎ
（ｎは２以上の整数）段のマイクロ波増幅回路素子を含
む高出力増幅器を備えている。図１に示されたマイクロ
波集積回路装置では、図４のマイクロ波集積回路装置の
場合と同様に、ｎは２に等しい。図１のマイクロ波集積
回路装置は、互いに縦続接続された初段のマイクロ波増
幅回路素子２及び最終段のマイクロ波増幅回路素子５を
含む高出力増幅器を備えている。図１のマイクロ波集積
回路装置は、以下の事を除けば、図４のマイクロ波集積
回路装置と同様である。
るマイクロ波集積回路装置は、互いに縦続接続されたｎ
（ｎは２以上の整数）段のマイクロ波増幅回路素子を含
む高出力増幅器を備えている。図１に示されたマイクロ
波集積回路装置では、図４のマイクロ波集積回路装置の
場合と同様に、ｎは２に等しい。図１のマイクロ波集積
回路装置は、互いに縦続接続された初段のマイクロ波増
幅回路素子２及び最終段のマイクロ波増幅回路素子５を
含む高出力増幅器を備えている。図１のマイクロ波集積
回路装置は、以下の事を除けば、図４のマイクロ波集積
回路装置と同様である。
【００２１】図１において、最終段のマイクロ波増幅回
路素子５は、各々がＦＥＴ入力信号を増幅し、増幅され
た信号をＦＥＴ出力信号として出力する４個のＦＥＴ５
１〜５４を有している。
路素子５は、各々がＦＥＴ入力信号を増幅し、増幅され
た信号をＦＥＴ出力信号として出力する４個のＦＥＴ５
１〜５４を有している。
【００２２】図２に示すように、この最終段のマイクロ
波増幅回路素子５の４個のＦＥＴ５１〜５４の各々は、
ＦＥＴ入力信号を供給されるゲート電極８と、グランド
に接続されるソース電極と、前記増幅された信号がＦＥ
Ｔ出力信号として送出されるドレイン電極とを有する。
波増幅回路素子５の４個のＦＥＴ５１〜５４の各々は、
ＦＥＴ入力信号を供給されるゲート電極８と、グランド
に接続されるソース電極と、前記増幅された信号がＦＥ
Ｔ出力信号として送出されるドレイン電極とを有する。
【００２３】図３に図２の最終段のマイクロ波増幅回路
素子５のＦＥＴ５１〜５４のゲートの構造を示す。
素子５のＦＥＴ５１〜５４のゲートの構造を示す。
【００２４】図２及び図３において、ＦＥＴ５１〜５４
の各々のゲートは、一つのゲート電極８と、８本の第１
のゲートフィンガー９１と、８本の第２のゲートフィン
ガー９２と、互いに平行でかつ互いに接続された第１及
び第２のゲートバスライン１１及び１２とを有する。第
１及び第２のゲートバスライン１１及び１２はＦＥＴ５
１〜５４の第１及び第２のゲートフィンガー９１及び９
２の延在方向に直角に延在する。ＦＥＴ５１〜５４のゲ
ート電極８は第１のゲートバスライン１１に共通に接続
されている。ＦＥＴ５１〜５４のすべての第１のゲート
フィンガー９１は第１のゲートバスライン１１に共通に
接続されている。ＦＥＴ５１〜５４のすべての第２のゲ
ートフィンガー１２は第２のゲートバスライン１２に共
通に接続されている。
の各々のゲートは、一つのゲート電極８と、８本の第１
のゲートフィンガー９１と、８本の第２のゲートフィン
ガー９２と、互いに平行でかつ互いに接続された第１及
び第２のゲートバスライン１１及び１２とを有する。第
１及び第２のゲートバスライン１１及び１２はＦＥＴ５
１〜５４の第１及び第２のゲートフィンガー９１及び９
２の延在方向に直角に延在する。ＦＥＴ５１〜５４のゲ
ート電極８は第１のゲートバスライン１１に共通に接続
されている。ＦＥＴ５１〜５４のすべての第１のゲート
フィンガー９１は第１のゲートバスライン１１に共通に
接続されている。ＦＥＴ５１〜５４のすべての第２のゲ
ートフィンガー１２は第２のゲートバスライン１２に共
通に接続されている。
【００２５】ＦＥＴ５１〜５４の各々のドレイン電極に
は、ＦＥＴ５１〜５４の各々の第１及び第２のゲートフ
ィンガー１１及び１２の幅の総計に依存して増加したハ
イパワーのＦＥＴ出力信号が送出される。
は、ＦＥＴ５１〜５４の各々の第１及び第２のゲートフ
ィンガー１１及び１２の幅の総計に依存して増加したハ
イパワーのＦＥＴ出力信号が送出される。
【００２６】図１において、このマイクロ波集積回路装
置では、図４のマイクロ波集積回路装置の場合と同様
に、初段のマイクロ波増幅回路素子２の出力信号は、段
間整合回路４によって第１及び第２の分配された信号に
分配される。第１の分配された信号は、最終段のマイク
ロ波増幅回路素子５のＦＥＴ５１及び５２のゲート電極
８（図２及び図３）にＦＥＴ入力信号として入力され、
第２の分配された信号は、最終段のマイクロ波増幅回路
素子５のＦＥＴ５３及び５４のゲート電極８にＦＥＴ入
力信号として入力される。
置では、図４のマイクロ波集積回路装置の場合と同様
に、初段のマイクロ波増幅回路素子２の出力信号は、段
間整合回路４によって第１及び第２の分配された信号に
分配される。第１の分配された信号は、最終段のマイク
ロ波増幅回路素子５のＦＥＴ５１及び５２のゲート電極
８（図２及び図３）にＦＥＴ入力信号として入力され、
第２の分配された信号は、最終段のマイクロ波増幅回路
素子５のＦＥＴ５３及び５４のゲート電極８にＦＥＴ入
力信号として入力される。
【００２７】図１及び図３において、ＦＥＴ５１及び５
２のゲート電極８に入力されたＦＥＴ入力信号は、ＦＥ
Ｔ５１及び５２の第１及び第２のゲートフィンガー９１
及び９２とＦＥＴ５３及び５４の第１及び第２のゲート
フィンガー９１及び９２とに、第１及び第２のゲートバ
スライン１１及び１２を介して入力される。同様に、Ｆ
ＥＴ５３及び５４のゲート電極８に入力されたＦＥＴ入
力信号は、ＦＥＴ５３及び５４の第１及び第２のゲート
フィンガー９１及び９２とＦＥＴ５１及び５２の第１及
び第２のゲートフィンガー９１及び９２とに、第１及び
第２のゲートバスライン１１及び１２を介して入力され
る。
２のゲート電極８に入力されたＦＥＴ入力信号は、ＦＥ
Ｔ５１及び５２の第１及び第２のゲートフィンガー９１
及び９２とＦＥＴ５３及び５４の第１及び第２のゲート
フィンガー９１及び９２とに、第１及び第２のゲートバ
スライン１１及び１２を介して入力される。同様に、Ｆ
ＥＴ５３及び５４のゲート電極８に入力されたＦＥＴ入
力信号は、ＦＥＴ５３及び５４の第１及び第２のゲート
フィンガー９１及び９２とＦＥＴ５１及び５２の第１及
び第２のゲートフィンガー９１及び９２とに、第１及び
第２のゲートバスライン１１及び１２を介して入力され
る。
【００２８】ＦＥＴ５１〜５４の各々は、入力されたＦ
ＥＴ入力信号を増幅し、増幅された信号をＦＥＴ出力信
号としてＦＥＴ５１〜５４の各々のドレイン電極に送出
する。
ＥＴ入力信号を増幅し、増幅された信号をＦＥＴ出力信
号としてＦＥＴ５１〜５４の各々のドレイン電極に送出
する。
【００２９】合成回路９０は、ＦＥＴ５１〜５４のＦＥ
Ｔ出力信号を合成する。合成回路９０の出力信号は、出
力整合回路６及びＤＣブロック用の出力側キャパシタン
ス素子７を経て装置出力信号ＯＵＴとして出力される。
Ｔ出力信号を合成する。合成回路９０の出力信号は、出
力整合回路６及びＤＣブロック用の出力側キャパシタン
ス素子７を経て装置出力信号ＯＵＴとして出力される。
【００３０】図１〜図３を参照して説明したように、本
マイクロ波集積回路装置の最終段のマイクロ波増幅回路
素子５は、互いに平行でかつ互いに接続された第１及び
第２のゲートバスライン１１及び１２をＦＥＴ５１〜５
４の第１及び第２のゲートフィンガー９１及び９２の延
在方向に直角に延在させ、第１及び第２のゲートバスラ
イン１１及び１２に第１及び第２のゲートフィンガーを
それぞれ接続したものである。この構造により、この最
終段のマイクロ波増幅回路素子５と同じゲートフィンガ
ー幅総計を有する図４の最終段のマイクロ波増幅回路素
子５´よりも、マイクロ波増幅回路素子５の横方向の広
がりを抑えることができる。
マイクロ波集積回路装置の最終段のマイクロ波増幅回路
素子５は、互いに平行でかつ互いに接続された第１及び
第２のゲートバスライン１１及び１２をＦＥＴ５１〜５
４の第１及び第２のゲートフィンガー９１及び９２の延
在方向に直角に延在させ、第１及び第２のゲートバスラ
イン１１及び１２に第１及び第２のゲートフィンガーを
それぞれ接続したものである。この構造により、この最
終段のマイクロ波増幅回路素子５と同じゲートフィンガ
ー幅総計を有する図４の最終段のマイクロ波増幅回路素
子５´よりも、マイクロ波増幅回路素子５の横方向の広
がりを抑えることができる。
【００３１】また、図１の最終段のマイクロ波増幅回路
素子５においては、素子入力信号の入力点Ａ（又はＡ
´）から最も近いＦＥＴ５１及び５２（又は５３及び５
４）と、最も遠いＦＥＴ５４（又は５１）との間でＦＥ
Ｔ入力信号に位相差が生じるけれども、この位相差は、
この最終段のマイクロ波増幅回路素子５と同じゲートフ
ィンガー幅総計を有する図４の最終段のマイクロ波増幅
回路素子５´の場合よりも、小さくできる。これによ
り、マイクロ波増幅回路素子５の出力パワーの低下を著
しく低減することができ、多段増幅器のハイパワー化が
可能となる。
素子５においては、素子入力信号の入力点Ａ（又はＡ
´）から最も近いＦＥＴ５１及び５２（又は５３及び５
４）と、最も遠いＦＥＴ５４（又は５１）との間でＦＥ
Ｔ入力信号に位相差が生じるけれども、この位相差は、
この最終段のマイクロ波増幅回路素子５と同じゲートフ
ィンガー幅総計を有する図４の最終段のマイクロ波増幅
回路素子５´の場合よりも、小さくできる。これによ
り、マイクロ波増幅回路素子５の出力パワーの低下を著
しく低減することができ、多段増幅器のハイパワー化が
可能となる。
【００３２】図１には、２段のマイクロ波増幅回路素子
を含む高出力増幅器について説明したが、一般にｎ段
（ｎは３以上の整数）のマイクロ波増幅回路素子を含む
高出力増幅器の最終段のマイクロ波増幅回路素子にも有
効である。また本発明は、同一基板上に構成されたモノ
リシック型の多段増幅器の構成において有効である。
を含む高出力増幅器について説明したが、一般にｎ段
（ｎは３以上の整数）のマイクロ波増幅回路素子を含む
高出力増幅器の最終段のマイクロ波増幅回路素子にも有
効である。また本発明は、同一基板上に構成されたモノ
リシック型の多段増幅器の構成において有効である。
【００３３】
【発明の効果】以上説明したように、本発明によれば、
ハイパワーの出力を発生することができる小型のマイク
ロ波増幅回路素子を備えたマイクロ波集積回路装置を得
ることができる。
ハイパワーの出力を発生することができる小型のマイク
ロ波増幅回路素子を備えたマイクロ波集積回路装置を得
ることができる。
【００３４】また、本発明によれば、ハイパワーの出力
を発生することができる小型のマイクロ波増幅回路素子
を得ることができる。
を発生することができる小型のマイクロ波増幅回路素子
を得ることができる。
【図１】本発明の一実施例によるマイクロ波集積回路装
置の正面図である。
置の正面図である。
【図２】図１のマイクロ波集積回路装置の最終段のマイ
クロ波増幅回路素子の正面図である。
クロ波増幅回路素子の正面図である。
【図３】図２の最終段のマイクロ波増幅回路素子のＦＥ
Ｔのゲートの構造を示す正面図である。
Ｔのゲートの構造を示す正面図である。
【図４】従来のマイクロ波集積回路装置の正面図であ
る。
る。
【図５】図１及び図４のマイクロ波集積回路装置の各々
の初段のマイクロ波増幅回路素子の正面図である。
の初段のマイクロ波増幅回路素子の正面図である。
【図６】図４の最終段のマイクロ波増幅回路素子のＦＥ
Ｔのゲートの構造を示す正面図である。
Ｔのゲートの構造を示す正面図である。
１ 入力側キャパシタンス素子 ２ 初段のマイクロ波増幅回路素子 ３ 段間キャパシタンス素子 ４ 段間整合回路 ５ 最終段のマイクロ波増幅回路素子 ５´ 最終段のマイクロ波増幅回路素子 ６ 出力整合回路 ７ 出力側キャパシタンス素子 ８ ゲート電極 ９ ゲートフィンガー １０ ゲートバスライン １１ 第１のゲートバスライン １２ 第２のゲートバスライン ５１ ＦＥＴ ５２ ＦＥＴ ５３ ＦＥＴ ５４ ＦＥＴ ９０ 合成回路 ９１ 第１のゲートフィンガー ９２ 第２のゲートフィンガー
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H03F 3/60 ＪＩＣＳＴファイル（ＪＯＩＳ) 特許ファイル（ＰＡＴＯＬＩＳ)
Claims (6)
- 【請求項１】 互いに縦続接続されたｎ（ｎは２以上の
整数）段のマイクロ波増幅回路素子を含む高出力増幅器
を備えたマイクロ波集積回路装置において、前記ｎ段の
マイクロ波増幅回路素子のうちの最終段のマイクロ波増
幅回路素子は、各々がＦＥＴ入力信号を増幅し、増幅さ
れた信号をＦＥＴ出力信号として出力する複数のＦＥＴ
（電界効果トランジスタ）を有し、前記複数のＦＥＴの
各々は、前記ＦＥＴ入力信号を供給されるゲート電極
と、複数の第１のゲートフィンガーと、複数の第２のゲ
ートフィンガーと、前記ＦＥＴ出力信号が送出されるド
レイン電極とを有し、前記最終段のマイクロ波増幅回路
素子は、互いに平行でかつ互いに接続された第１及び第
２のゲートバスラインを更に有し、前記複数のＦＥＴの
前記ゲート電極が前記第１のゲートバスラインに共通に
接続され、前記複数のＦＥＴのすべての前記第１のゲー
トフィンガーが前記第１のゲートバスラインに共通に接
続され、前記複数のＦＥＴのすべての前記第２のゲート
フィンガーが前記第２のゲートバスラインに共通に接続
され、前記複数のＦＥＴの各々の前記ドレイン電極に
は、前記複数のＦＥＴの各々の前記第１及び前記第２の
ゲートフィンガーの幅の総計に依存して増加したハイパ
ワーの前記ＦＥＴ出力信号が送出されることを特徴とす
るマイクロ波集積回路装置。 - 【請求項２】 前記複数のＦＥＴの各々は、グランドに
接続されるソース電極を更に有することを特徴とする請
求項１に記載のマイクロ波集積回路装置。 - 【請求項３】 マイクロ波増幅回路素子を含む高出力増
幅器を備えたマイクロ波集積回路装置において、前記マ
イクロ波増幅回路素子は、各々がＦＥＴ入力信号を増幅
し、増幅された信号をＦＥＴ出力信号として出力する複
数のＦＥＴ（電界効果トランジスタ）を有し、前記複数
のＦＥＴの各々は、前記ＦＥＴ入力信号を供給されるゲ
ート電極と、複数の第１のゲートフィンガーと、複数の
第２のゲートフィンガーと、前記ＦＥＴ出力信号が送出
されるドレイン電極とを有し、前記マイクロ波増幅回路
素子は、互いに平行でかつ互いに接続された第１及び第
２のゲートバスラインを更に有し、前記複数のＦＥＴの
前記ゲート電極が前記第１のゲートバスラインに共通に
接続され、前記複数のＦＥＴのすべての前記第１のゲー
トフィンガーが前記第１のゲートバスラインに共通に接
続され、前記複数のＦＥＴのすべての前記第２のゲート
フィンガーが前記第２のゲートバスラインに共通に接続
され、前記複数のＦＥＴの各々の前記ドレイン電極に
は、前記複数のＦＥＴの各々の前記第１及び前記第２の
ゲートフィンガーの幅の総計に依存して増加したハイパ
ワーの前記ＦＥＴ出力信号が送出されることを特徴とす
るマイクロ波集積回路装置。 - 【請求項４】 前記複数のＦＥＴの各々は、グランドに
接続されるソース電極を更に有することを特徴とする請
求項３に記載のマイクロ波集積回路装置。 - 【請求項５】 各々がＦＥＴ入力信号を増幅し、増幅さ
れた信号をＦＥＴ出力信号として出力する複数のＦＥＴ
（電界効果トランジスタ）を有するマイクロ波増幅回路
素子において、前記複数のＦＥＴの各々は、前記ＦＥＴ
入力信号を供給されるゲート電極と、複数の第１のゲー
トフィンガーと、複数の第２のゲートフィンガーと、前
記ＦＥＴ出力信号が送出されるドレイン電極とを有し、
前記マイクロ波増幅回路素子は、互いに平行でかつ互い
に接続された第１及び第２のゲートバスラインを更に有
し、前記複数のＦＥＴの前記ゲート電極が前記第１のゲ
ートバスラインに共通に接続され、前記複数のＦＥＴの
すべての前記第１のゲートフィンガーが前記第１のゲー
トバスラインに共通に接続され、前記複数のＦＥＴのす
べての前記第２のゲートフィンガーが前記第２のゲート
バスラインに共通に接続され、前記複数のＦＥＴの各々
の前記ドレイン電極には、前記複数のＦＥＴの各々の前
記第１及び前記第２のゲートフィンガーの幅の総計に依
存して増加したハイパワーの前記ＦＥＴ出力信号が送出
されることを特徴とするマイクロ波増幅回路素子。 - 【請求項６】 前記複数のＦＥＴの各々は、グランドに
接続されるソース電極を更に有することを特徴とする請
求項５に記載のマイクロ波増幅回路素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24345296A JP2845266B2 (ja) | 1996-09-13 | 1996-09-13 | マイクロ波集積回路装置及びマイクロ波増幅回路素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24345296A JP2845266B2 (ja) | 1996-09-13 | 1996-09-13 | マイクロ波集積回路装置及びマイクロ波増幅回路素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1093363A JPH1093363A (ja) | 1998-04-10 |
| JP2845266B2 true JP2845266B2 (ja) | 1999-01-13 |
Family
ID=17104105
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24345296A Expired - Fee Related JP2845266B2 (ja) | 1996-09-13 | 1996-09-13 | マイクロ波集積回路装置及びマイクロ波増幅回路素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2845266B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4850485B2 (ja) * | 2005-11-04 | 2012-01-11 | 三菱電機株式会社 | 増幅回路 |
-
1996
- 1996-09-13 JP JP24345296A patent/JP2845266B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1093363A (ja) | 1998-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6326845B1 (en) | Feedforward amplifier | |
| JP3515811B2 (ja) | インピーダンス整合回路 | |
| KR20190079892A (ko) | 발룬을 포함하는 고주파 신호 증폭기 | |
| WO2005029695A1 (ja) | 増幅器 | |
| JP2845266B2 (ja) | マイクロ波集積回路装置及びマイクロ波増幅回路素子 | |
| JP2004147059A (ja) | 増幅器 | |
| JPH03250807A (ja) | 電力合成形多段増幅器 | |
| US7239215B2 (en) | Multicell amplifier and power divider/combiner employable in same | |
| JP2001068556A (ja) | 高周波電力増幅用半導体装置 | |
| JP4754129B2 (ja) | 半導体装置 | |
| JP2000183664A (ja) | 高周波用電力増幅器 | |
| US20210135637A1 (en) | Amplifier | |
| JP2834168B2 (ja) | 分布型増幅器 | |
| JP3856658B2 (ja) | 半導体増幅回路 | |
| US7046971B2 (en) | Distortion-correcting circuit, integrated circuit, and radio communication device | |
| JP2002314355A (ja) | 多段増幅回路 | |
| JP2003092520A (ja) | 多段電力増幅器 | |
| JP3625378B2 (ja) | 多段増幅器 | |
| JP4994588B2 (ja) | 高出力差動増幅器 | |
| US20240056037A1 (en) | Doherty amplifier | |
| JP2980001B2 (ja) | 電界効果型トランジスタ | |
| KR20230081578A (ko) | 고출력 고이득 초고주파 전력증폭기 | |
| JP2594624B2 (ja) | 分布型増幅器 | |
| JP2000244253A (ja) | フィードフォワード増幅器 | |
| KR20230000691A (ko) | 다단 광대역 잡음 정합 회로를 포함하는 저잡음 증폭기 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980930 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071030 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081030 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091030 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091030 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101030 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111030 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121030 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131030 Year of fee payment: 15 |
|
| LAPS | Cancellation because of no payment of annual fees |