JP2594624B2 - 分布型増幅器 - Google Patents
分布型増幅器Info
- Publication number
- JP2594624B2 JP2594624B2 JP24180188A JP24180188A JP2594624B2 JP 2594624 B2 JP2594624 B2 JP 2594624B2 JP 24180188 A JP24180188 A JP 24180188A JP 24180188 A JP24180188 A JP 24180188A JP 2594624 B2 JP2594624 B2 JP 2594624B2
- Authority
- JP
- Japan
- Prior art keywords
- stage
- distributed amplifier
- amplifier circuit
- effect transistors
- bias
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Microwave Amplifiers (AREA)
Description
【発明の詳細な説明】 〔目次〕 概要 産業上の利用分野 従来の技術 （第４、５図） 発明が解決しようとする課題 課題を解決するための手段 作用 実施例 本発明の一実施例 （第１〜３図） 発明の効果 〔概要〕 分布型増幅器に関し、 カスケード接続の段数に拘らず、一電源（VDDのみ
で）で動作するようにした分布型増幅器を提供すること
を目的とし、 複数段の電界効果トランジスタで構成される分布型増
幅回路を複数段カスケード接続してなり、各段の分布型
増幅回路で、その段を構成する複数の電界効果トランジ
スタ夫々のソースを次段の分布型増幅回路のドレインバ
イアス供給端子に共通接続し、若しくはその段が最終段
の場合は共通接地し、かつ、該夫々のソースを容量接地
するコンデンサを有して、各段の分布型増幅回路の複数
の電界効果トランジスタ夫々のドレインバイアス電流を
次段の分布型増幅回路にドレインバイアス電流として供
給するようになした分布型増幅器であって、前記各段の
分布型増幅回路のその段を構成する複数の電界効果トラ
ンジスタ夫々のソースを次段の分布型増幅回路のドレイ
ンバイアス供給端子に共通接続する接続経路中、若しく
はその段が最終段の場合には共通接地の接続経路中にバ
イアス抵抗を直列挿入し、該バイアス抵抗の次段の分布
型増幅回路側若しくは接地側の一端をその段の複数の電
界効果トランジスタ夫々のゲートバイアス供給端子に接
続して構成している。
で）で動作するようにした分布型増幅器を提供すること
を目的とし、 複数段の電界効果トランジスタで構成される分布型増
幅回路を複数段カスケード接続してなり、各段の分布型
増幅回路で、その段を構成する複数の電界効果トランジ
スタ夫々のソースを次段の分布型増幅回路のドレインバ
イアス供給端子に共通接続し、若しくはその段が最終段
の場合は共通接地し、かつ、該夫々のソースを容量接地
するコンデンサを有して、各段の分布型増幅回路の複数
の電界効果トランジスタ夫々のドレインバイアス電流を
次段の分布型増幅回路にドレインバイアス電流として供
給するようになした分布型増幅器であって、前記各段の
分布型増幅回路のその段を構成する複数の電界効果トラ
ンジスタ夫々のソースを次段の分布型増幅回路のドレイ
ンバイアス供給端子に共通接続する接続経路中、若しく
はその段が最終段の場合には共通接地の接続経路中にバ
イアス抵抗を直列挿入し、該バイアス抵抗の次段の分布
型増幅回路側若しくは接地側の一端をその段の複数の電
界効果トランジスタ夫々のゲートバイアス供給端子に接
続して構成している。
本発明は、分布型増幅器に関し、特に、モノリシック
マイクロ波集積回路（MMIC）の分布型増幅器に関する。
マイクロ波集積回路（MMIC）の分布型増幅器に関する。
近時、ガリウム・ヒ素（GaAs）半導体の発達によりGa
AsMMICの開発が進んでいる。特に、分布型（進行波型）
増幅器は２オクターブ以上の極めて広帯域な増幅特性を
有することから、例えば、各種高性能計測器類や通信機
器などに使用されている。分布型増幅器は上述の特長を
有する反面、１段あたりの電力利得が４〜7dB程度とそ
れ程高くなく、通常は多段カスケード接続して用いられ
る。
AsMMICの開発が進んでいる。特に、分布型（進行波型）
増幅器は２オクターブ以上の極めて広帯域な増幅特性を
有することから、例えば、各種高性能計測器類や通信機
器などに使用されている。分布型増幅器は上述の特長を
有する反面、１段あたりの電力利得が４〜7dB程度とそ
れ程高くなく、通常は多段カスケード接続して用いられ
る。
第４図は従来の分布型増幅器の一例の回路図である。
同図中、破線で囲んだ第１段の分布型増幅回路10はGa
As・ｎチャネル電界効果トランジスタ（以下FET）Q1〜Q
4、及びこれらに接続された矩形で示すマイクロストリ
ップ線路、及びチョークコイルL1、終端抵抗R1，R2等に
より構成されたMMICである。端子11、12夫々にはドレイ
ンバイアスVDD1、ゲートバイアスVGG1が供給されて、端
子13に入来するマイクロ波信号を増幅して端子14より出
力する。
As・ｎチャネル電界効果トランジスタ（以下FET）Q1〜Q
4、及びこれらに接続された矩形で示すマイクロストリ
ップ線路、及びチョークコイルL1、終端抵抗R1，R2等に
より構成されたMMICである。端子11、12夫々にはドレイ
ンバイアスVDD1、ゲートバイアスVGG1が供給されて、端
子13に入来するマイクロ波信号を増幅して端子14より出
力する。
FETQ5〜Q8、マイクロストロップ線路、チョークコイ
ルL2、終端抵抗R3、R4等で構成されるMMICの第２段の分
布型増幅回路20は、端子21、22夫々よりドレインバイア
スVDD2、ゲートバイアスVGG2が供給されており、端子14
からコンデンサC1を介して端子23に入来する信号を更に
増幅して端子24より出力する。
ルL2、終端抵抗R3、R4等で構成されるMMICの第２段の分
布型増幅回路20は、端子21、22夫々よりドレインバイア
スVDD2、ゲートバイアスVGG2が供給されており、端子14
からコンデンサC1を介して端子23に入来する信号を更に
増幅して端子24より出力する。
ところで、このような従来の分布型増幅器では増幅回
路10、20は同一設計のものを使用することが多い。増幅
回路10、20夫々の動作電流でゲート電流は無視できるが
ドレインは無視できず、夫々のドレイン電流をIDDとす
ると従来の増幅器全体ではドレイン電流として２×IDD
が必要となり、カスケード接続する増幅回路の段数に正
比例して動作電流が増加するという不具合がある。
路10、20は同一設計のものを使用することが多い。増幅
回路10、20夫々の動作電流でゲート電流は無視できるが
ドレインは無視できず、夫々のドレイン電流をIDDとす
ると従来の増幅器全体ではドレイン電流として２×IDD
が必要となり、カスケード接続する増幅回路の段数に正
比例して動作電流が増加するという不具合がある。
そこで、本出願人は先にここの種の不具合を解消した
「分布型増幅器（特願昭62−324365号参照）」を提案し
ている。
「分布型増幅器（特願昭62−324365号参照）」を提案し
ている。
第５図は先願の分布型増幅器の回路図である。第５図
において、先願の分布型増幅器は、複数の電界効果トラ
ンジスタQ10〜Q14、Q15〜Q19で構成される分布型増幅回
路30、40を複数段カスケード接続した分布型増幅器にお
いて、最終段を除く各段の分布型増幅回路30で、その段
を構成する複数の電界効果トランジスタQ10〜Q14夫々の
ソースを次段の分布型増幅回路のバイアス供給端子41に
共通接続し、かつ、ソースを接地するコンデンサC11〜C
15を有して構成するもので、 その構成から、次の作用効果を得ている。すなわち、
前段の分布型増幅回路30の複数の電界効果トランジスタ
Q10〜Q14の夫々のドレインバイアス電流を次段の分布型
増幅回路にドレインバイアス電流として供給するため、
増幅器全体で必要とするドレインバイアス電流が低減さ
れ、増幅回路の段数が増加しても上記バイアス電流が増
加しないといった効果を得ている。
において、先願の分布型増幅器は、複数の電界効果トラ
ンジスタQ10〜Q14、Q15〜Q19で構成される分布型増幅回
路30、40を複数段カスケード接続した分布型増幅器にお
いて、最終段を除く各段の分布型増幅回路30で、その段
を構成する複数の電界効果トランジスタQ10〜Q14夫々の
ソースを次段の分布型増幅回路のバイアス供給端子41に
共通接続し、かつ、ソースを接地するコンデンサC11〜C
15を有して構成するもので、 その構成から、次の作用効果を得ている。すなわち、
前段の分布型増幅回路30の複数の電界効果トランジスタ
Q10〜Q14の夫々のドレインバイアス電流を次段の分布型
増幅回路にドレインバイアス電流として供給するため、
増幅器全体で必要とするドレインバイアス電流が低減さ
れ、増幅回路の段数が増加しても上記バイアス電流が増
加しないといった効果を得ている。
しかしながら、先願の分布型増幅器にあっては、動作
電流の増加を回避するといった点で優れたものである
が、供給電源の数（種類）を少なくしてシステム構成を
簡素化するといった観点からみると、次のようにすると
好ましいことが判明した。
電流の増加を回避するといった点で優れたものである
が、供給電源の数（種類）を少なくしてシステム構成を
簡素化するといった観点からみると、次のようにすると
好ましいことが判明した。
すなわち、先願の分布型増幅供給は、カスケード接続
された前段の分布型増幅回路30および後段の分布型増幅
回路40にドレインバイアスVDDを供給しているので、各
段毎のドレインバイアス電圧は、２段の場合でVDDの半
分づつとなり、したがって、各段に供給する各々のゲー
トバイアス電圧は、前段の分布型増幅回路30の場合、V
DDよりも低いVGG1，後段の分布型増幅回路40の場合VDD/
2よりも低いVGG2となる。その結果、分布型増幅器全体
で見た場合、電源の数はVDD、VGG1、VGG2の３種類とな
り、しかもこの数はカスケード段数が３段、４段………
と増加する毎にVGG3，VGG4………と増加し、システム構
成が複雑化して使い勝手が悪くなってしまう。
された前段の分布型増幅回路30および後段の分布型増幅
回路40にドレインバイアスVDDを供給しているので、各
段毎のドレインバイアス電圧は、２段の場合でVDDの半
分づつとなり、したがって、各段に供給する各々のゲー
トバイアス電圧は、前段の分布型増幅回路30の場合、V
DDよりも低いVGG1，後段の分布型増幅回路40の場合VDD/
2よりも低いVGG2となる。その結果、分布型増幅器全体
で見た場合、電源の数はVDD、VGG1、VGG2の３種類とな
り、しかもこの数はカスケード段数が３段、４段………
と増加する毎にVGG3，VGG4………と増加し、システム構
成が複雑化して使い勝手が悪くなってしまう。
本発明は、このような問題点に鑑みてなされたもの
で、カスケード接続の段数に拘らず、一電源（VDDの
み）で動作するようにした分布型増幅器を提供すること
を目的としている。
で、カスケード接続の段数に拘らず、一電源（VDDの
み）で動作するようにした分布型増幅器を提供すること
を目的としている。
本発明では、上記目的を達成するために、複数段の電
界効果トランジスタで構成される分布型増幅回路を複数
段カスケード接続してなり、各段の分布型増幅回路で、
その段を構成する複数の電界効果トランジスタ夫々のソ
ースを次段の分布型増幅回路のドレインバイアス供給端
子に共通接続し、若しくはその段が最終段の場合は共通
接地し、かつ、該夫々のソースを容量接地するコンデン
サを有して、各段の分布型増幅回路の複数の電界効果ト
ランジスタ夫々のドレインバイアス電流を次段の分布型
増幅回路にドレインバイアス電流として供給するように
なした分布型増幅器であって、前記各段の分布型増幅回
路のその段を構成する複数の電界効果トランジスタ夫々
のソースを次段の分布型増幅回路のドレインバイアス供
給端子に共通接続する接続経路中、若しくはその段が最
終段の場合には共通接地の接続経路中にバイアス抵抗を
直列挿入し、該バイアス抵抗の次段の分布型増幅回路側
若しくは接地側の一端をその段の複数の電界効果トラン
ジスタ夫々のゲートバイアス供給端子に接続して構成し
ている。
界効果トランジスタで構成される分布型増幅回路を複数
段カスケード接続してなり、各段の分布型増幅回路で、
その段を構成する複数の電界効果トランジスタ夫々のソ
ースを次段の分布型増幅回路のドレインバイアス供給端
子に共通接続し、若しくはその段が最終段の場合は共通
接地し、かつ、該夫々のソースを容量接地するコンデン
サを有して、各段の分布型増幅回路の複数の電界効果ト
ランジスタ夫々のドレインバイアス電流を次段の分布型
増幅回路にドレインバイアス電流として供給するように
なした分布型増幅器であって、前記各段の分布型増幅回
路のその段を構成する複数の電界効果トランジスタ夫々
のソースを次段の分布型増幅回路のドレインバイアス供
給端子に共通接続する接続経路中、若しくはその段が最
終段の場合には共通接地の接続経路中にバイアス抵抗を
直列挿入し、該バイアス抵抗の次段の分布型増幅回路側
若しくは接地側の一端をその段の複数の電界効果トラン
ジスタ夫々のゲートバイアス供給端子に接続して構成し
ている。
本発明では、分布型増幅回路を構成する複数の電界効
果トランジスタを流れるドレイン電流が共通のバイアス
抵抗に流れ込み、このバイアス抵抗に生じた電圧が複数
の電界効果トランジスタのゲートバイアスとして用いら
れる。
果トランジスタを流れるドレイン電流が共通のバイアス
抵抗に流れ込み、このバイアス抵抗に生じた電圧が複数
の電界効果トランジスタのゲートバイアスとして用いら
れる。
したがって、外部からのゲートバイアス電源が不要に
なり、電源の数が削減される。
なり、電源の数が削減される。
以下、本発明を図面に基づいて説明する。
第１〜３図は本発明に係る分布型増幅器の一実施例を
示す図であり、２段カスケード接続の分布型増幅器に適
用したものである。なお、カスケードの段数は２段に限
定されないことは言うまでもない。
示す図であり、２段カスケード接続の分布型増幅器に適
用したものである。なお、カスケードの段数は２段に限
定されないことは言うまでもない。
まず、構成を説明する。第１図において、100は第１
段目の分布型増幅回路、101は第２段目の分布型増幅回
路である。第１段目の分布型増幅回路100を構成するGaA
s・ｎチャネル電界効果トランジスタ（以下、FET）Q100
〜Q104夫々のゲートは直列接続されたマイクロストリッ
プ線路M1〜M6の接続点に夫々接続され、夫々のゲートに
は端子103に入来するマイクロ波の信号がコンデンサC
100を介して供給される。また、夫々のゲートにはマイ
クロストリップ線路M1〜M6に直列接続されたゲート側終
端抵抗R100と直流阻止用のコンデンサC101との接続点Ａ
（ゲートバイアス供給端子）に加えられたゲートバイア
スVGG1（後述する）が供給されるようになっている。ま
た、FETQ100〜Q104の夫々のドレインはマイクロストリ
ップ線路M7〜M11夫々を介し、直列接続されたマイクロ
ストリップ線路M12〜M17の接続点夫々接続されて端子10
4よりドレインバイアスVDDを供給されている。FETQ100
〜Q104夫々のソースはコンデンサC102〜C106夫々を介し
て接地されるとともに、共通にされてバイアス抵抗RSを
介して端子105に接続されている。ここで、バイアス抵
抗RSの端子105側一端は上述のゲートバイアス供給端子
（接続点Ａ）に接続されており、RSに生じた電圧（すな
わちVGG1）がFETQ100〜Q104夫々のゲートバイアスとし
て加えられるようになっている。なお、C107は雑音除去
用のコンデンサ、C108、C109は直流阻止用のコンデン
サ、R101はドレイン側終端抵抗、L100はチョークコイル
である。
段目の分布型増幅回路、101は第２段目の分布型増幅回
路である。第１段目の分布型増幅回路100を構成するGaA
s・ｎチャネル電界効果トランジスタ（以下、FET）Q100
〜Q104夫々のゲートは直列接続されたマイクロストリッ
プ線路M1〜M6の接続点に夫々接続され、夫々のゲートに
は端子103に入来するマイクロ波の信号がコンデンサC
100を介して供給される。また、夫々のゲートにはマイ
クロストリップ線路M1〜M6に直列接続されたゲート側終
端抵抗R100と直流阻止用のコンデンサC101との接続点Ａ
（ゲートバイアス供給端子）に加えられたゲートバイア
スVGG1（後述する）が供給されるようになっている。ま
た、FETQ100〜Q104の夫々のドレインはマイクロストリ
ップ線路M7〜M11夫々を介し、直列接続されたマイクロ
ストリップ線路M12〜M17の接続点夫々接続されて端子10
4よりドレインバイアスVDDを供給されている。FETQ100
〜Q104夫々のソースはコンデンサC102〜C106夫々を介し
て接地されるとともに、共通にされてバイアス抵抗RSを
介して端子105に接続されている。ここで、バイアス抵
抗RSの端子105側一端は上述のゲートバイアス供給端子
（接続点Ａ）に接続されており、RSに生じた電圧（すな
わちVGG1）がFETQ100〜Q104夫々のゲートバイアスとし
て加えられるようになっている。なお、C107は雑音除去
用のコンデンサ、C108、C109は直流阻止用のコンデン
サ、R101はドレイン側終端抵抗、L100はチョークコイル
である。
一方、２段目（本実施例では最終段）の分布型増幅回
路101の構成は、上述の第１段目の分布型増幅回路100と
一部を除いてほぼ同様であり、第１段目の分布型増幅回
路100と同一の符号にダッシュを付して識別する。第２
段目の分布型増幅回路101と第１段目の分布型増幅回路1
00との相違点は次のとおり。すなわち、バイアス抵抗R
S′の一端が接地され、またC101が除かれてR100′が接
地されている。したがって、バイアス抵抗RS′に生じた
電圧（VGG2）は接地を介してR100′からFETQ105〜Q109
夫々のゲートに供給されている。
路101の構成は、上述の第１段目の分布型増幅回路100と
一部を除いてほぼ同様であり、第１段目の分布型増幅回
路100と同一の符号にダッシュを付して識別する。第２
段目の分布型増幅回路101と第１段目の分布型増幅回路1
00との相違点は次のとおり。すなわち、バイアス抵抗R
S′の一端が接地され、またC101が除かれてR100′が接
地されている。したがって、バイアス抵抗RS′に生じた
電圧（VGG2）は接地を介してR100′からFETQ105〜Q109
夫々のゲートに供給されている。
第２図は第１図の回路の半導体チップ内のパターンレ
イアウトであり、この第２図においては第１図と同一の
符号を付す。また、第３図は第２図のパターンレイアウ
ト中のRS部分の拡大図である。RSは複数の抵抗領域Ra〜
Reと金属領域Aa〜Afとを交互に接触状態で平面配列して
なり、所定の金属領域Ab、Ac、Ad、Aeには外部タップTa
〜Tdが設けられている。これによれば、外部タップTa〜
Tdと接合用タップTeとを選択結合することにより、RSの
値を適宜調節することができる。なお、図示はしない
が、第２段目の分布型増幅回路101のRS′についても同
様の構成を採用している。
イアウトであり、この第２図においては第１図と同一の
符号を付す。また、第３図は第２図のパターンレイアウ
ト中のRS部分の拡大図である。RSは複数の抵抗領域Ra〜
Reと金属領域Aa〜Afとを交互に接触状態で平面配列して
なり、所定の金属領域Ab、Ac、Ad、Aeには外部タップTa
〜Tdが設けられている。これによれば、外部タップTa〜
Tdと接合用タップTeとを選択結合することにより、RSの
値を適宜調節することができる。なお、図示はしない
が、第２段目の分布型増幅回路101のRS′についても同
様の構成を採用している。
このような構成において、FETQ100〜Q104を流れる各
ドレインバイアス電流は共通のRSを流れることとなり、
このRSにドレインバイアス電流の大きさに応じた電圧が
発生し、この電圧をVGG1としてFETQ100〜Q104夫々のゲ
ートに供給することができる。
ドレインバイアス電流は共通のRSを流れることとなり、
このRSにドレインバイアス電流の大きさに応じた電圧が
発生し、この電圧をVGG1としてFETQ100〜Q104夫々のゲ
ートに供給することができる。
したがって、第１段目の分布型増幅回路100において
は外部からの供給電源がVDDのみとなり、電源の数が少
なくなるといった効果が得られる。このことが第２段目
の分布型増幅回路101においても同様であり、しかも、
第２段目の分布型増幅回路101のVDDは第１段目の分布型
増幅回路100から供給されるので、実質的にこの第２段
目（最終段）の分布型増幅回路101に供給すべき外部電
源はない。その結果、分布型増幅器全体でみた場合、外
部電源はVDDのみとなり一電源とすることができる。な
お、このことはカスケードの段数が３段以上に増えた場
合でも変わらない。
は外部からの供給電源がVDDのみとなり、電源の数が少
なくなるといった効果が得られる。このことが第２段目
の分布型増幅回路101においても同様であり、しかも、
第２段目の分布型増幅回路101のVDDは第１段目の分布型
増幅回路100から供給されるので、実質的にこの第２段
目（最終段）の分布型増幅回路101に供給すべき外部電
源はない。その結果、分布型増幅器全体でみた場合、外
部電源はVDDのみとなり一電源とすることができる。な
お、このことはカスケードの段数が３段以上に増えた場
合でも変わらない。
本発明によれば、カスケード接続の段数に拘らず、１
つの外部電源（VDD）で動作する分布型増幅器が実現で
き、システム構成を簡素化して使い勝手を向上させるこ
とができる。
つの外部電源（VDD）で動作する分布型増幅器が実現で
き、システム構成を簡素化して使い勝手を向上させるこ
とができる。
第１〜３図は本発明に係る分布型増幅器の一実施例を示
す図であり、 第１図はその回路図、 第２図はそのパターンレイアウト図、 第３図はそのRS部の拡大図、 第４図は従来の分布型増幅器を示すその回路図、 第５図は先願の分布型増幅器を示すその回路図である。 Q100〜Q109……FET（電界効果トランジスタ）、100……
第１段目の分布型増幅回路、101……第２段目の分布型
増幅回路、Ａ……接続点（ゲートバイアス供給端子）、
C102〜C106……（コンデンサ）、C102′〜C106′……
（コンデンサ）、RS、RS′……バイアス抵抗。
す図であり、 第１図はその回路図、 第２図はそのパターンレイアウト図、 第３図はそのRS部の拡大図、 第４図は従来の分布型増幅器を示すその回路図、 第５図は先願の分布型増幅器を示すその回路図である。 Q100〜Q109……FET（電界効果トランジスタ）、100……
第１段目の分布型増幅回路、101……第２段目の分布型
増幅回路、Ａ……接続点（ゲートバイアス供給端子）、
C102〜C106……（コンデンサ）、C102′〜C106′……
（コンデンサ）、RS、RS′……バイアス抵抗。
Claims (1)
- 【請求項１】複数段の電界効果トランジスタで構成され
る分布型増幅回路を複数段カスケード接続してなり、 各段の分布型増幅回路で、その段を構成する複数の電界
効果トランジスタ夫々のソースを次段の分布型増幅器回
路のドレインバイアス供給端子に共通接続し、若しくは
その段が最終段の場合は共通接地し、 かつ、該夫々のソースを容量接地するコンデンサを有し
て、 各段の分布型増幅回路の複数の電界効果トランジスタ夫
々のドレインバイアス電流を次段の分布型増幅回路にド
レインバイアス電流として供給するようになした分布型
増幅器であって、 前記各段の分布型増幅回路のその段を構成する複数の電
界効果トランジスタ夫々のソースを次段の分布型増幅回
路のドレインバイアス供給端子に共通接続する接続経路
中、若しくはその段が最終段の場合には共通接地の接続
経路中にバイアス抵抗を直列挿入し、 該バイアス抵抗の次段の分布型増幅回路側若しくは接地
側の一端をその段の複数の電界効果トランジスタ夫々の
ゲートバイアス供給端子に接続したことを特徴とする分
布型増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24180188A JP2594624B2 (ja) | 1988-09-27 | 1988-09-27 | 分布型増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24180188A JP2594624B2 (ja) | 1988-09-27 | 1988-09-27 | 分布型増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0289409A JPH0289409A (ja) | 1990-03-29 |
| JP2594624B2 true JP2594624B2 (ja) | 1997-03-26 |
Family
ID=17079712
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24180188A Expired - Lifetime JP2594624B2 (ja) | 1988-09-27 | 1988-09-27 | 分布型増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2594624B2 (ja) |
-
1988
- 1988-09-27 JP JP24180188A patent/JP2594624B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0289409A (ja) | 1990-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6778016B2 (en) | Simple self-biased cascode amplifier circuit | |
| KR100305917B1 (ko) | 반도체전력증폭집적회로 | |
| US6472941B2 (en) | Distributed amplifier with terminating circuit capable of improving gain flatness at low frequencies | |
| JP3131931B2 (ja) | 高周波高出力増幅装置 | |
| US6316997B1 (en) | CMOS amplifiers with multiple gain setting control | |
| US7459976B2 (en) | Apparatus and method for biasing cascode devices in a differential pair using the input, output, or other nodes in the circuit | |
| US6545502B1 (en) | High frequency MOS fixed and variable gain amplifiers | |
| EP0161885A2 (en) | Amplifier circuit | |
| US5694069A (en) | Variable resistor and gain control circuit and integrated circuit having the variable resistor | |
| US4583052A (en) | Amplifier having complete isolation of power sources | |
| JP2594624B2 (ja) | 分布型増幅器 | |
| US20210135637A1 (en) | Amplifier | |
| US4853564A (en) | GaAs monolithic true logarithmic amplifier | |
| JP2003152476A (ja) | 分布増幅器 | |
| ATE309639T1 (de) | Mmic-treiberverstärker mit zickzack-hf- signalfluss | |
| EP0176331A2 (en) | Power divider/combiner circuit | |
| US4831337A (en) | Wideband amplifier | |
| JPH09153745A (ja) | 半導体増幅回路 | |
| JPH0878977A (ja) | 高周波増幅回路 | |
| JP3147597B2 (ja) | モノリシック集積回路 | |
| JPS61161812A (ja) | 増幅回路 | |
| JPS611104A (ja) | モノリシツク集積回路多段増幅器 | |
| JP3280788B2 (ja) | 利得制御増幅回路 | |
| JPH06103808B2 (ja) | 分布型増幅器 | |
| JPS63185211A (ja) | モノリシツクマイクロ波増幅器 |