JP2835140B2 - ブランキングアパーチャアレイ、その製造方法、荷電粒子ビーム露光装置及び荷電粒子ビーム露光方法 - Google Patents

Description

【発明の詳細な説明】 〔概要〕 ブランキングアパーチャアレイ、その製造方法、ブラ
ンキングアパーチャアレイを用いた荷電粒子ビーム露光
装置及び方法に関し、 微細さ、位置合わせ精度、クイックターンアラウン
ド、制御及び信頼性の全てにおいて従来のリソグラフィ
ー技術よりすぐれた荷電粒子露光を可能とすることを目
的とし、 ブランキングアパーチャアレイは、ブランキング電極
付きのアパーチャが少なくともｍ行ｎ列に二次元配列さ
れた基板と、ブランキング電極にパターンデータに従っ
た電圧を印加するｍビットのシフトレジスタがｎ個設け
られるように構成する。

〔産業上の利用分野〕

本発明はブランキングアパーチャアレイ、その製造方
法、ブランキングアパーチャアレイを用いた荷電粒子ビ
ーム露光装置及びブランキングアパーチャアレイを用い
た荷電粒子ビーム露光方法に関する。

近年、益々集積回路（IC）の集積度と機能が向上し
て、ICは計算機、通信機器等広く産業全般に亘る技術の
核としての役割が期待されている。

IC製造技術の大きな柱は、微細加工による高集積化で
ある。フォトリソグラフィーは、微細加工の限界が0.3
μｍ程度である。しかし、電子、イオンやＸ線ビームな
どを用いる荷電粒子ビーム露光では、0.1μｍ以下の微
細加工が0.05μｍ以下の位置合わせ精度で出来る。従っ
て、1cm²を１秒程度で露光する荷電粒子ビーム露光装置
が実現すれば、微細さ、位置合わせ精度、クイックター
ンアラウンド、信頼性のどれをとっても他のリソグラフ
ィー技術の追随を許さない。つまり、１〜4Gbitメモリ
や1MゲートLSIの製造も可能となる。

〔従来の技術〕

荷電粒子ビーム露光装置には、ビームをスポット状に
して使用するポイントビーム型、サイズ可変の矩形断面
にして使用する可変矩形ビーム型、ステンシルを使用し
て所望断面形状にするステンシルマスク型、所望断面形
状にするのにブランキングアパーチャアレイを使用する
タイプのもの等種々の装置がある。

ポイントビーム型の荷電粒子ビーム露光装置ではスル
ープットが低いので、研究開発用にしか使用されていな
い。可変矩形ビーム型の荷電粒子ビーム露光装置では、
ポイントビーム型と比べるとスループットが１〜２桁高
いが、0.1μｍ程度の微細なパターンが高集積度で詰ま
ったパターンを露光する場合などではやはりスループッ
トの点で問題が多い。他方、ステンシルマスク型の荷電
粒子ビーム露光装置は、可変矩形アパーチャに相当する
部分に複数の繰り返しパターン透過孔を形成したステン
シルマスクを用いる。従って、ステンシルマスク型の荷
電粒子ビーム露光装置では繰り返しパターンを露光する
場合のメリットが大きく、可変矩形ビーム型に比べてス
ループットが向上される。

第23図に、ステンシルマスクを備えた荷電粒子ビーム
露光装置の概要を示す。集束電磁レンズ212は、光軸214
（ビーム軸を便宜的に光軸と呼称する）に球心を一致さ
せた図示しない一対の凸電磁レンズより構成され、一方
のレンズで入射側球面212aを他方のレンズで出射側球面
212bを形成している。ステンシルマスク213は、光軸214
に一致して開口された可変矩形透過孔213aと複数の繰り
返しパターン透過孔213bとを備えて形成されている。

この様な構成において、入射側球面212aへのビーム入
射位置は、静電偏向器211による偏向量によって決ま
る。例えば、可変矩形透過孔213aを選択する場合、ビー
ムは球面212aの位置Ａに入射し、パターン透過孔213bを
選択する場合は、同様に位置Ｂに入射する。ビーム静電
偏向器211の偏向操作に応じて、ビームの球面212aへの
入射位置が変化し、ステンシルマスク213を通過し、出
射側球面212bから出射し、再び光軸214に戻る経路をと
り、ウエハー上へパターンが転写される。

第23図（ｃ）（ｄ）にステンシルマスク上のパターン
の一例を示し、同図（ｂ）にこれらのパターンのマスク
上での配列状態を示す。パターン213b,213cは配線の連
結部によく現われるパターンであり、この１つで、又は
点線に示すように複数個連続させて、配線またはその連
結部の描画（露光）を行なう。213aは可変矩形アパーチ
ャ用の開口である。矩形断面に成形したビームをこの開
口213aに一部のみ重なるようにして投射することで、ビ
ーム断面がずれ量に応じて変化して（可変矩形の）出て
行く。矩形断面に成形したビームをパターン213b,213c
に投射すると、図示パターン（孔）内のみ通過可能であ
るから、断面が図示パターンに変更されたビームになっ
て出て行く。

このステンシルマスクは、図示パターンを一時に露光
でき、露光速度を上げることができる。しかし、従来型
では、ステンシルマスクは、複数の透過孔を持つもの
の、転写パターンは、露光に合わせて、事前にステンシ
ルマスクとして形成しなければならず、また露光領域が
有限であるため、１枚のステンシルマスクに納まらない
多数の転写パターンが必要な半導体回路に対しては、複
数枚のステンシルマスクを作成しておいてそれを１枚ず
つ取出して使用する必要があり、マスク交替の時間が必
要になるため、著しくスループットを低下させる結果を
招いている。

この問題点を解決する一方法として、２次元方向に配
列されたブランキングアパーチャアレイをステンシルマ
スクのかわりに設けることが提案されている。このよう
な構成であれば、任意の形状の転写パターンを、個々の
ブランキング電極に印加する信号を変化させるだけでつ
くり出すことができる。

２次元ブランキングアパーチャアレイによる方法で
は、シリコン等の半導体結晶に多数の開口を２次元的に
並べて、開口の両側にブランキング電極を形成し、これ
に電圧を印加する、しないをパターンデータにより与え
る、例えば、各孔のうち、一方の電極をグランドに落と
し、他方の電極に電圧を印加すると、そこを通過した電
子ビームは曲げられるので、ブランキングアパーチャア
レイの下部に設置されたレンズを通過した後アパーチャ
でカットされてビームが試料面に出て来ない。又、他方
の電極に電圧を印加しないと、そこを通過した電子ビー
ムは曲げられないので、ブランキングアパーチャアレイ
の下部に設置されたレンズを通過した後アパーチャでカ
ットされずにビームが試料面に照射される。

第24図にこの電子ビーム露光装置の概要を示す。BAA
がブランキングアパーチャアレイであり、電子ビームEB
の断面を所望形状のドットパターンに変形する。電子銃
EGから出た電子ビームEBは集束、偏向等されてアパーチ
ャアレイBAAに垂直に入／出力し、再び集束、偏向等さ
れ、対物レンズOLを通って、可動ステージSTのウエーハ
WFの指定位置に入射する。アパーチャアレイBAAは可変
矩形やステンシルと並設されることもあり、この場合電
子ビームはアパーチャアレイBAAの所望位置を通るよう
点線で示す如くシフトされる。このシフトや、アパーチ
ャアレイBAAの各開口のオン／オフはパターンコントロ
ーラPCTLにより行なわれ、コントローラPTCLはプロセッ
サCPUにより制御される。なおこの図のMDは磁気ディス
ク装置、MTは磁気テープ装置、D/Aはデジタルアナログ
変換及び増幅器、G/Sは２次元オン／オフ情報発生／蓄
積装置である。

２次元ブランキングアパーチャアレイでは例えば200
×200個の開口を備え、これを通った電子ビームは最大2
00×200本の点ビームになる。開口は個々にオン／オフ
可能なので、この200×200個のドットで任意の２次元図
形を表わすことができる。アパーチャアレイを通った電
子ビームはレンズで縮小し、例えば0.01μｍの、最大20
0×200本、縦横４μｍ×４μｍの領域に収まるビームと
してウエーハに投射する。電子ビーム露光装置の最終レ
ンズの球面収支差、色収差は約0.02μｍ程度にしか抑え
る事が出来ないので、ブランキングアパーチャアレイを
通過した個々のビームはウエハ面上では接触または重な
って照射されることになり、露光、現像されたパターン
が個々の点に離れてしまうことはない。

〔発明が解決しようとする課題〕

ところで200×200＝４万個のNO/OFF情報を、４万個の
ブランキングアパーチャアレイの各々の電極に与えるこ
とは容易ではない。例えば厚さ30μｍのSiの結晶に15μ
ｍピッチで10μｍ×10μｍの開口をエッチングで形成
し、その表面に3000Å程度の薄い酸化膜を形成して、開
口の２つの対向する面にタングステン（Ｗ）で電極を形
成すると、Siの結晶に５μｍ幅の格子状の部分が残る。
この５μｍ幅の格子上に金属配線パターンを形成し、金
属配線パターンを通じて各開口の電極に独立な電気的信
号を付与することが必要である。200行200列の格子点に
配線パターンを繋げるためには、各１本の横ラインに最
低でも100本の配線パターンを通すことになる（この場
合には左右から半分ずつ、配線パターンを繋げるとして
いる）。５μｍの幅に100本のラインアンドスペースを
形成するためには、１層で行う場合には、最も配線の混
み合った場所においては0.025μｍのラインアンドスペ
ースパターンを形成することが必要となるが、これは現
時点では困難である。多層配線を用いた場合でも、例え
ば10層でも0.25μｍラインアンドスペースが必要であ
り、0.25μｍのラインアンドスペースは技術的には可能
な状況ではあるが、10層の配線パターンは今日において
も未だ現実的ではない。

また困難は、次の点にもある。通常ブランキングアパ
ーチャアレイは電子ビーム露光装置のコラムといわれる
真空中に設置されるが、ここへ４万本の信号ラインを持
ち込むことは、信号伝送線、信号の送り出しIC,真空の
ハーメチックシール、どれをとっても至難の業と言わざ
るを得ない。従って、２次元ブランキングアパーチャア
レイは各開口の電極へ単純に配線してオン／オフするこ
とを想定する限り、非現実的である。

更に、ビーム補正の問題がある。アパーチャアレイに
入射するビームの断面各部の強度不均一性（クロスオー
バ像の強度分布の不均一性）の補正はオン時間で補正す
るが、これもｎ×ｍ個の２次元アレイになってアパーチ
ャ数が増大すると、補正回路の規模が大になる。

またパターンが微細化すると、隣接パターン間の近接
効果によるパターンの太り／細りが目立ってくるが、こ
の近接効果補正の機能は上記提案装置にはない。

上記の如き２次元ブランキングアパーチャアレイを用
いる露光装置は、例えば実公昭56−19402号公報に開示
されている。この公報によると、複数のゲート板からな
るアパーチャアレイを用いることにより、電極への配線
を複数のゲート板に分散させている。しかし、この方法
をとっても配線数が全体として減少するわけではないの
で電極への配線は依然複雑である。又、ゲート板間で対
応する電極の位置合わせを行うことは非常に難しい。

開口を１列にだけ並べた１次元ブランキングアパーチ
ャアレイは、以上に述べたような問題が全く無いため
に、比較的簡単に製作できるが、このようなアパーチャ
アレイではスループットが小さく、ウエーハの1cm²を１
秒で描画するというようなIC製造上の要求には応じられ
そうにない。

それ故本発明は、微細さ、位置合わせ精度、クイック
ターンアラウンド、信頼性のどれをとっても、他のリソ
グリフィー技術の追随を許さないブランキングアパーチ
ャアレイによる荷電粒子ビーム露光を可能にするため
に、現実的に可能で制御が容易であると共に補正も容易
な２次元パターン化ビームを形成するブランキングアパ
ーチャアレイの構造と製作方法を提供することを目的と
するものである。

アパーチャアレイの各開口の電極へオン／オフ信号を
伝送するにはシフトレジスタが有効である。しかし格子
幅は狭いので、シフトレジスタもこの狭い格子幅内に作
り込める構成のものにする必要がある。それ故、シフト
レジスタ等を極めて簡単な構成のものにして狭い格子幅
内に収容可能にすることが本発明の他の目的である。

又、上記の如く改良されたブランキングアパーチャア
レイを用いた荷電粒子ビーム露光装置及び荷電粒子ビー
ム露光方法を提供することが本発明の更に他の目的であ
る。

〔課題を解決するための手段〕

第１図に示すように本発明では、荷電粒子ビームの断
面形状を所望パターンに成形するのに、２次元配列のブ
ランキングアパーチャアレイ１を用いる。２はそのアパ
ーチャであり、縦、横に、マトリクス状に２次元配列さ
れる。各アパーチャ２は一対のブランキング電極3a,3b
を備え、これらに加える電圧をオン／オフすることで、
アパーチャ２を通るビームを偏向／非偏向し、被露光試
料にビームが照射しまたは照射しないようにする。

各ブランキング電極に加える電圧は、ビーム断面形状
の所望パターンに従って定める。４はその所望パターン
を発生するパターン発生部、５は所望パターンに従うオ
ン／オフ電圧を各ブランキング電極へ供給する駆動機構
であり、駆動機構５は、シフトレジスタとシフトレジス
タによって制御される電極ドライバから構成されてい
る。６はこれらの間にあって駆動機構５の各々へ、パタ
ーン発生部４からのパターンデータを転送する回路であ
る。

〔作用〕

第１図のビーム成形部７は、所望露光パターンをドッ
ト群で表わした可変ステンシルとして機能する。パター
ン発生部４では、２次元配列のアパーチャ２の集団が占
める矩形領域における所望露光パターンを、各アパーチ
ャ２に相当するドットに分解し、そのドットパターンデ
ータを発生する。転送回路部６はそのドットパターンデ
ータの各行の分を各駆動機構５へ送り、各行の各列のデ
ータが各アパーチャ２へ供給されるようにする。これで
各アパーチャ２へ該当データが送られ、オン／オフされ
て、オンアパーチャのパターンは所望露光パターンに一
致する。

駆動機構５は具体的にはシフトレジスタと、その各ビ
ットのデータを受けてアパーチャ２のブランキング電極
を駆動するドライバである。転送回路部６は、具体的に
はCPUであるパターン発生部４から８ビットまたは16ビ
ット並列などで送られてくるドットパターンデータを、
２次元アパーチャアレイ１の各行第の駆動機構５へ分配
するバッファ手段である。

このビーム成形部７は事実上可変ステンシルとして機
能するものであるから、これを用いた露光は露光速度が
向上する。また形状が供給するデータに従って変化し、
固定ステンシルのように多数枚用意しておいて切換えて
使用する。ステンシルマスクそのものを交換する、等の
作業が不要になり、スループットが向上する。さらに、
駆動機構５は、シフトレジスタから構成されており、従
来のように各々のアパーチャ２に対し別々にON/OFF用の
配線を設ける必要がないので、ブランキングアパーチャ
１の製作が容易になる。

〔実施例〕

先ず、本発明になるブランキングアパーチャアレイの
第１実施例及びこれを用いる本発明になる荷電粒子ビー
ム露光方法の実施例を説明する。

第２図（ａ）に示すように、本実施例ではアパーチャ
をｍ行ｎ列に二次元配列したブランキングアパーチャア
レイ19Aを用いる。19cがアパーチャ、19a,19bはアパー
チャ19c間の一対のブランキング電極である。

これらのアパーチャの各行に沿ってｍビットシフトレ
ジスタ19dを設け、またこれらｎ個のシフトレジスタ19d
へパターンデータを入力するバッファ19eを設ける。

バッファ19eへは、露光すべき図形のパターンデータ
を入力するが、これは図形を、行、列で区切ってドット
化し、その列方向ｎビットずつとする。例えば露光すべ
き図形もアパーチャアレイに合わせて分割し、かつその
一アパーチャ分をｍ行ｎ列に区切ったとすると、バッフ
ァ19eへは１列目のｎビット、２列目のｎビット、…ｍ
列目のｎビットの順で入力する。バッファ19eはｎビッ
トパラレル出力可能なFIFO型とすると、１列目ｎビッ
ト、２列目ｎビット、…の順でｎ個のシフトレジスタ19
dへ同時に出力し、これらはクロックによりシフトされ
て行く。

入力データには、図形パターンデータの他に、修正デ
ータを含めることができる。ビーム強度分布の不均一性
の修正データは露光時間の延長という形で該修正を行な
う。露光時間の短縮という形の修正は、図形パターンデ
ータによる露光量を予め少ないものにしておくことで可
能である。近接効果の補正は、図形パターンデータを修
正する（細目、太目にする）方法の他、露光量修正によ
る方法も可能である。

第２図（ａ）のアパーチャアレイ19Aは、その全体よ
り大きい断面のビームを投射し、各ブランキング電極19
a,19bで偏向する／しないでビームパターン化を行な
う。このパターン化は、ビームの発生そのものを制御し
て行なうことも可能である。第２図（ｂ）（ｃ）がその
例で、これらは第２図（ａ）の１つのアパーチャ19cに
相当し、従ってアレイ19Aではｍ行ｎ列に２次元配列さ
れる。

第２図（ｂ）で91は透明電極で、Ｐ型シリコン基板95
の電極になる。92はｎ型層96の電極で、これらにパター
ンデータに従って直流電圧DC.Vを加える。93はこれらの
Ｐ層とｎ層の界面に形成されるpn接合、97は仕事関数を
低下させる薄膜、98は絶縁層、94は加速電圧である。電
圧が加わっている状態でレーザ光を入射すると、アバラ
ンシェによりホットエレクトロンが発生し、これが電子
ビームEBとして出て行く。

また第２図（ｃ）で99は錐体状カソード、104はアノ
ード電極、100は透光性の基板、101は透光性の導体、10
2は光導電層、103は絶縁層である。透光性導体101に電
圧を加え、光を入射すると、カソード99から電子が放出
され、電子ビームEBとして出て行く。いずれも、電極へ
の印加電圧の制御、発光ダイオード等による発光制御で
電子ビームEBの制御、パターン化された二次元電子ビー
ムの発生が可能である。

第２図（ａ）のアパーチャアレイ19Aを用いた露光方
法を、第３図を参照しながら説明する。

第３図（ａ）で、24aはウエハ24に形成される多数の
チップ、41はチップ上の露光すべき図形パターンを示
す。この図形パターン41をｍ行ｎ列に区分し、図形のあ
る所（画素またはドット）を“1",ない所を“0"で表わ
すと、パターンデータは第３図（ｆ）のD₅の如くなる。
バッファ19eへはこのパターンデータの１列分、２列
分、…を逐次送り、バッファ19eはこの１列分、２列
分、…をｎ個のシフトレジスタ19dへ逐次入力し、シフ
トレジスタ19dではこれらをシフトクロックに従ってシ
フトする。従って最初の１列分については、シフトレジ
スタ19dのデータは第３図（ｂ）の如くなり、データ
“1"のアパーチャ19cを通った電子ビームのみウエハ24
の所望位置へ投射される。２列目のパターンデータも入
力した段階では第３図（ｃ）の如くなり、３列目、４列
目も入力した状態では同図（ｄ）（ｅ）…の如くなる。

このようにアパーチャアレイ19A上では、パターンデ
ータがたとえて言えば電光ニュースの如く移動して行
く。従ってこのままではウエハ24上のビーム入射位置も
移動して行く。しかし本発明ではこれは移動させず、所
望露光時間になるまでウエハ24上所望位置に静止させ
る。これはビームの偏向制御で行ない、この偏向制御で
は、ウエハ24も移動しているとすればその分の補正も行
なう。ステージ（ウエハ）移動方向とビーム偏向方向が
同じなら、偏向による修正量は少なくて済み、場合によ
ってはステージ移動だけで済ますこともできる。

１列目は最初に現われ、ｍ列目は最後に現われるか
ら、このままでは露光時間が各列で異なるが、この点は
１列目は最初に消え、ｍ列目は最後に消えるようにすれ
ば、均一化される。

露光時間は、アパーチャアレイにデータ“1"が現われ
ている時間であり、（現われている間のアパーチャアレ
イの数）×（クロック周期）である。この事実は修正に
利用できる。即ち当該部分のビーム強度が低いので露光
時間を延ばしたい所では、延長時間に応じてアパーチャ
19cの有効個数を増加すればよい。露光時間の減少が必
要な場合は、全体を少な目にしておき、通常の露光時間
が必要な部分には有効アパーチャ数を増加する（この場
合は通常にする）。このアパーチャ19cの有効／無効制
御を行なうには、シフトレジスタ19dの後段部分で制御
されるアパーチャ19cについては、そのブランキング電
極とシフトレジスタ19dとの間にゲート回路（図示せ
ず）を挿入し、露光量修正データ、即ち、正規の画像パ
ターン用アパーチャアレイの他に、補正用アパーチャア
レイ部を持たせればよい。固定的な有効／無効制御でよ
いなら電極とシフトレジスタ19dとの間を結線する／し
ないでよく、この制御のための付加回路を必要としな
い。

パターンの近接効果に対する補正をするには、画像パ
ターンデータを細目、太目にする、または同様な露光量
制御を行なう。

このように、２次元パターン化されたビームを移動し
ながら、かつ露光対象上では静止させて露光する方式で
あると、多量のパターンデータを効率よくブランキング
アパーチャアレイ19Aまたはビーム発生素子BG₁,BG₂を含
む荷電粒子ビーム発生手段へ供給でき、微細パターンの
高速露光が可能になる。

なお、異なる図形のパターンデータを順次バッファ19
eへ供給しても良い。１つの図形パターンデータのみを
バッファ19eへ供給する場合、パターン上の各位置にお
ける露光時間が同じになる様にデータ“0"のダミーパタ
ーンデータをバッファ19eへ供給する必要がある。しか
し、異なる図形のパターンデータを順次バッファ19eへ
供給する場合はダミーパターンデータをバッファ19e供
給する必要はない。

又、露光は、１つの図形のパターンデータに対するシ
フトレジスタ19dのシフト動作終了後に行なう構成をと
っても良い。

第４図及び第５図に、本発明になる荷電粒子ビーム露
光装置の実施例を示す。全図を通してそうであるが、他
の同じ部分には同じ符号が付してある。第４図はシステ
ムブロック図であり、描画データは磁気ディスク26また
は磁気テープ27からプロセッサ25によって読み出し、処
理をされ、データ処理コントローラ40へ送られる。デー
タ処理コントローラ40は、描画データの分析及び圧縮デ
ータの復元などを行なわせるデータ分割・拡張回路41へ
データを送り、ここを通ったデータは、ビットマップ発
生回路30へ送られる。ビットマップ発生回路30では、送
られたデータが、図形形状や大きさを規定するパラメー
タならそれから図形を発生し、さらにブランキングアパ
ーチャサイズにメシュ分割を行ない、ビット状のデータ
とした後、ビットマップデータバス43を通り、ビットマ
ップメモリ42に記憶させる。ビットマップ発生回路30で
は、横走査デフレクタ17及び８極デフレクタ20に対して
与える位置データも発生し、同様にビットマップメモリ
42へ記憶させる。

ビットマップメモリ42は、第６図の様に大きく３つに
分割されている。転写位置データは、図形形状ビットデ
ータのウエハ上の開始点や図形形状コードの指定情報を
記述している。補正用データは、クロスオーバー像の不
均一補正と近接効果補正の両方からなるデータである。
本方式による図形描画の場合、ビットライン列の本数
が、露光ドーズ量を決定することになるため、補正用ビ
ットデータのメモリ部には、第７図の様に、重ね合せに
よってドーズ量の調整が成される様に、データの記憶を
して置く。この第７図で補正データC₁とC₂はクロスオー
バー像の不均一補正用と近接効果補正用である。

ビットマップメモリ42に記憶されたデータに基づき、
ブランキング行列制御回路45によって、ブランキングア
パーチャアレイ19Aと偏向制御回路35のコントロールを
行なう。第５図に示すようにアパーチャアレイ19Aは、F
IFOバッファ53とシフトレジスタ56（これらは第２図の1
9e,19dに相当する）、及びアパーチャ電極19aをドライ
ブするドライバ（例えばダーリントン接続のトランジス
タ）58を備える。この第５図ではアパーチャアレイ19A
は図形パターン用19f,補正データC₁用91g,補正データC₂
用19hの３部分からなり、各々にシフトレジスタ56及びF
IFOバッファ53が設けられる。バッファ53はクロックCLK
₂で動作し、シフトレジスタ56はクロックCLK₁で動作す
る。第８図に、図形パターン部19fのバッファ53へ取込
まれて行くデータN₁,N₂,…及びアパーチャ電極E₁,E₂,…
へ加えられるデータの推移を示す。

補正用ビットデータは、各ブロック毎にブランキング
アパーチャアレイ19Aの補正部19g,19hに送られる。この
補正部は、図形データ部のデータ移動が終了するのをク
ロックカウンタ回路57で計測し、順番が来たら、補正部
FIFO53のデータを読み出し、ブランキングのオン、オフ
を行なう。これにより、第７図に示した補正が行なわれ
る。

第４図の偏向制御回路35は、ビットマップ行列制御回
路45からの信号に同期して、ビットマップメモリ42よ
り、転写位置データを読み出す。これにより、ラインビ
ームLBの横走査デフレクタ17を駆動する。また、この場
合、ステージ22は、ステージ制御コントローラ48によ
り、フィードバック制御され、連続速度移動されてい
る。従ってこのステージ22の連続速度移動に伴うライン
ビームLBの位置もフィードバック補正する必要があるた
め、偏向制御回路35は、レーザー干渉測長器38から、ス
テージ22の位置を読み取り、先の転写位置データとの差
分を求め、差分がある範囲を維持するように８極デフレ
クタ20を駆動する。

第９図に偏向制御回路35の詳細を示す。制御部35aは
ブランキング行列制御回路45からクロックを受け、ビッ
トマップメモリ42の読出しを行なう。S₁,S₂はその読出
し指示、アドレスなどの制御信号、Ｄは読出したデータ
である。メモリ42の転写位置データ記憶部から読出した
データＤは補正回路35b,レジスタ35cを経て横走査デフ
レクタ17のドライバ（DCAとAMP）に供給される。レーザ
測長器38からのステージ位置データはレジスタ35dにセ
ットされ、その位置データX₁は上記データＤが示す位置
X₂との差が、CPUによりレジスタ36gにセットされた判定
値ｎより小さいか否か、即ち|X1−X2|ｎか否か、差分
判定回路36eにより判定され、NOなら所定値がレジスタ3
6fにセットされ、これがドライバ37を経て８極デフレク
タ20へ与えられてラインビームLBの偏向を制御する。

以上により、たとえば0.05μｍ角のビームを列方向50
本、行方向1000本並べて、200A/cm²の電流密度、５μc/
cm²の感度のレジストを用い、行列で構成されるエリア
の露光時間25nsであると、2mm幅のスキャンエリアを50m
m/sで連続移動し、1cm²当り20msecの露光スピードが得
られ、従来型に比べ50分の１の速度向上となる。

第２図（ｂ）（ｃ）のビーム発生素子を用いる場合も
その駆動回路などは同様である。

ここで従来の一次元アパーチャアレイと二次元アパー
チャアレイ19Aとの比較を行なう。アパーチャは0.01μ
ｍ角のビームをオン／オフするものとする。1cm²の領域
は上記ビームの10¹²個で表わされ、これを１秒で露光す
るとする。レジスト感度は10μc/cm²とすると、100A/cm
²の電流密度で100MHzで露光できるからビーム数（アパ
ーチャ数）は10⁵,ライン長は1mmとなる。縮小率を1/100
とすると、100mm×１μｍのアパーチャアレイを用意す
る必要がある。これをビームで均一照射することも、ビ
ームの縮小光学系を組むことも、信号を10⁵個迅速に用
意することも至難の技である。

もしアパーチャアレイのアパーチャを10³しか用意で
きなければ1cm²を露光するのに100秒かかることにな
り、所要時間が過大になる。

他方、上記二次元アパーチャアレイ19Aを100列、1000
行とし、各行の信号（ビット）を1nsのクロック周期で
シフトするものとする。10μc/cm²のレジスト感度、100
A/cm²の電流密度では100nsの露光時間でよいから、各信
号は100列通る間にレジストには十分な露光量が与えら
れることになる。縮小率は1/200として、アパーチャア
レイは200μｍ×2mmとなり、この面を均一照射して縮小
すればよく、これなら作成容易である。また信号は1000
個の独立なものを1GHzのクロックレートで転送すればよ
く、実現可能性は高い。

二次元アパーチャアレイの全アパーチャへ同時にパタ
ーン信号を転送することは配線及びドライブ回路の点で
難があり、また１アパーチャ毎に信号を送る方式では時
間がかかり過ぎる。本実施例の如くシフトレジスタを用
いる方式では、これらの問題を回避することができる。

上記実施例によれば、ビーム断面上の強度分布の不均
一補正及び近接効果補正の機能を有し、回路構成をライ
ンビームのビット数により複雑化することがないので、
二次元パターン化ビームによる露光が可能になる。例え
ば0.2μｍルール程度のLSIにおける描画を従来の列ビッ
ト数倍上げることができ、安定、高速、高精度な露光装
置が実現できる。

第１図において、ビーム成形部７は、アパーチャ２の
アレイとその駆動機構５からなる成形単位を複数単位備
え、切換えて使用するようにしてもよい。第10図にその
様な構成の本発明になるブランキングアパーチャアレイ
の第２実施例を示す。64がその成形単位で、１枚のマス
ク75上に複数単位配設され、各々にコントロール回路65
が付属する。パターンデータ転送回路部70はここでは、
各成形単位（２次元のブランキングアパーチャアレイBA
A）64に対するパターンメモリ71とFIFOバッファ72から
なる。またパターン発生器４はプロセッサ（CPU）であ
り、バス８を介してパターンデータをメモリ71へ送る。

第10図では１枚のマスク75上に複数個のBAA64を形成
しておくので、１つのBAA64を使用中に、他のBAA64に次
の露光パターンデータを供給し、１つのBAA64による露
光が終了したら直ちに他のBAA64による露光に移ること
ができ、スループットを一層向上させることが可能であ
る。

パターンメモリ71は各BAA64毎の領域に区分してあ
り、CPU4は各BAA64に対するドットパターンデータをメ
モリ71の該当領域に書込む。転送回路部70ではこれを読
出し、FIFOバッファ72,コントロール回路65を経てBAA64
の各駆動機構へ該当データを供給する。この第10図はス
テンシルマスクの各ステンシルを２次元BAA64で構成し
たものに相当する。

１枚のマスク（基板）75上には１個または複数個のBA
A64の他に、ステンシルなどを設けてもよく、この様な
構成の本発明になるブランキングアパーチャアレイの第
３実施例を第11図に示す。66Aは可変矩形用の開口部、6
6Bはステンシルである。ステンシル66Bは、ICでよく出
てくるパターンを切り取ったものであるから一般には多
数あるが、本実施例ではその２個のみを示す。

第11図では１枚のマスク75にステンシル66Bと２次元B
AA64を共存させる。極めてよく現われる従って使用頻度
の高いパターンはステンシル66Bの方が、構造は簡単で
あり、合理的である。一般にステンシルマスクには可変
矩形ビーム成形用開口部も設けるが、本例でもそのよう
にすると（66Aは可変矩形ビーム成形用開口部、66はス
テンシル）、可変矩形ビーム露光で比較的大きい線幅の
パターンを露光し、その露光中にBAA64へデータ転送し
て、次はBAA64によるビーム成形、露光を行なうことが
できる。ステンシル66Bではパターンデータの転送は不
要であるから、このマスク75ではCPU等の負担が軽減す
る効果もある。

マスク75それ自体も、１枚ではなく、複数枚としても
よい。第12図にこの様な構成の本発明になるブランキン
グアパーチャアレイの第４実施例を示す。本実施例では
２枚のマスク75A,75Bを使用している。第12図中、第23
図と同一部分には同一符号を付し、その説明は省略す
る。これらのマスク75A,75Bを重ねて使用し、上部の成
形部を使用するとき下部は単なる開口として、下部の成
形部を使用するとき上部は単なる開口とする。本実施例
では73,76は使用中の成形部、74,77は単純矩形開口部
で、通過ビームに対する成形は行なわない。

ステンシルマスクとBAAマスクでは構造が著しく異な
る。第12図のようにマスクは２枚とし、一方はステンシ
ルマスク、他方はBAAマスクとすると、製造工程の点で
有利である。またBAAマスクではシフトレジスタやドラ
イバ等の多数の電子回路が付属する。第12図の形式にし
て一部は単なる開口とすると、配線や素子形成領域にゆ
とりがでる利点もある。

ステンシルマスクは、一般にステンシルと、可変矩形
用開口部が形成されるから、第12図ではこれに単純矩形
開口部を設ければよい。また第12図の構成ではBAAマス
クには、２次元アパーチャアレイとブランキング矩形開
口部と単純矩形開口部を設けると両マスクの有効利用が
可能になる。

次に、本発明になるブランキングアパーチャアレイの
第５実施例を第13図と共に説明する。同図中、第11図と
同一部分には同一符号を付す。アパーチャ２のブランキ
ング電極の一方3bはグランドに接続され、他方がドライ
バ5aに接続されて、ビームを偏向する／しないの制御電
圧を受ける。61は出力コントロール信号線、62はシフト
クロック線、63はシリアルデータ線である。２次元アパ
ーチャアレイの１行分のドットパターンデータがシリア
ルデータ線63を通して、シフトレジスタ５へ入力され、
シフトクロックによりその末端へ向けてシフトされる。

第14図にこのシフト状況を示す。FIFO出力データ72D
は１行分のドットパターンデータ従って１行分のクロッ
クCLK数毎に次のパターンデータに変わる。各行のデー
タA,B,…,Nは並列に出力され、先頭のBoから最終のBuま
でがシフトレジスタ５に入った所で出力コントロール信
号61Aが入り、シフトレジスタ５の各ビットがドライバ5
aに取込まれ、ブランキング電極3aを駆動する。

CPU4は複数の２次元BAAに対して１つ設ければよい。
パターンメモリ71からFIFOバッファ72へのデータ読出し
はDMAにより行なうことができる。FIFOバッファ72では
コントロール回路65からの要求信号によりデータを出力
する。FIFOバッファ72は２次元BAAの行数だけ設ける
と、各バッファの出力データを各行のシフトレジスタ５
へ与えるだけでよい。各行に共通に１個設ける場合は、
読出しデータを各行へ振り分けることになり、出力速度
は各行のシフト速度より行数倍だけ高くなる。

第15図にブランキングアパーチャアレイの具体例を示
す。同図（ａ）に示すように、アパーチャ２はシリコン
基板89に、エッチングにより形成される。ブランキング
電極3a,3bは同図（ｂ）に示すように、アパーチャ２の
周壁の対向する２辺に形成される。シフトレジスタとド
ライバ等の電子回路5Aとその配線5Bは同図（ｃ）に示す
ように、シリコン基板89の下面（電子ビーム出射側の
面）に形成される。同図（ｄ）は平面図で同図（ｂ）は
このＸ−Ｘ断面、同図（ｃ）はＹ−Ｙ断面を示す。90a,
90bは重金属層で、電子ビームがシリコン基板89に入射
してその電位変動、電子回路5Aへの悪影響を与えるのを
防止する。ドライバへ接続される電極3aなどは図示しな
いがSiO₂層などにより絶縁する。

シフトレジスタは周知の回路構成のものでよい。行内
の各アパーチャのブランキング電極へパターンデータに
従う信号を与えるのにシフトレジスタを用いると、配線
数を大幅に低減できる。例えば行内アパーチャ数が256
であると、単純には256本の駆動線が必要になるが、シ
フトレジスタならレジスタ１つでよい。

第16図に本発明になるブランキングアパーチャアレイ
の第６実施例を示す。本実施例ではシフトレジスタ５は
４ビット型のシフトレジスタ5Bを多数縦接続して構成す
る。このシフトレジスタ5BはTTLやECLのシフトレジスタ
（195型）として市販されている。これをアパーチャア
レイの内部または外部に付加することでシフトレジスタ
５とる。D₁〜D₄は４ビットシフトレジスタ5Bの出力端で
あり、D_inは入力データ、CLKはクロック入力、CLRはク
リア入力である。第16図（ｂ）に示すようにシフトレジ
スタ5Bは行方向でアパーチャ２の４個毎に、アパーチャ
２間の基板に形成され、ドライバ5aは列方向で各アパー
チャ２間の基板に形成され、シフトレジスタ出力D₁〜D₄
の１つを受ける。

数値例を挙げるとアパーチャ２のサイズは１辺が５〜
10μｍの方形、ピッチ10〜20μm,個数は縦／横方向にそ
れぞれ30〜50個、計900〜2500個である。アパーチャ２
は一辺が８μｍの方形、ピッチは10μｍとすると、アパ
ーチャ２間には２μｍ幅の帯状領域が行、列方向にでき
る。この帯状領域に第16図（ｂ）のようにシフトレジス
タ5B,ドライバ5aを形成することは可能である。

シフトレジスタ5Bには電源線、クロック線、信号線な
どが必要であるが、第16図（ｂ）では説明の便宜上これ
らは図示していない。２μｍ幅の帯状領域にこれらの線
は0.2μｍ幅ラインなら５本、0.25μｍ幅ラインなら４
本置ける。多層配線をすればこれらの整数倍の線を収容
可能である。

上記実施例の如く、シフトレジスタを用いるブランキ
ングアパーチャアレイでは、行ないし列に対してシフト
レジスタが１つとなり、アドレスデコード信号線が不要
となる為、製作・制御上の利点が大きくなる。また可変
ステンシルをマスク上に複数個設け、また固定ステンシ
ルと組合せれば、１つの可変／固定ステンシルで露光中
に他の可変ステンシルにパターンデータを供給して準備
することができ、スループットの向上に寄与することが
できる。例えば0.5μｍのアパーチャを200×200個配置
したアレイで、シフトレジスタとブランキング電極駆動
で１組1nsの処理時間が必要、従って全体では200nsの処
理時間が必要になっても、他のステンシルでの露光中に
これを行なえば処理時間は事実上零にすることができ
る。また固定ステンシルのようにマスク交替の必要がな
くなるから露光所要時間の低減に寄与する所は大きく、
またパターンの汎用度が向上し、設計の自由度が増加す
る。

次に本発明になるブランキングアパーチャアレイの第
７実施例を第17図及び第18図と共に説明する。第17図は
本実施例で用いるシフトレジスタの回路図を示し、第18
図はブランキングアパーチャアレイにおけるシフトレジ
スタの配置を示す。

第17図では、インバータ２個をゲートを通して接続し
たものを単位とし、この複数単位を第２のゲートを介し
て直列に接続したものでシフトレジスタを構成する。ト
ランジスタQ₁とQ₂が第１のインバータを構成し、トラン
ジスタQ₃とQ₄が第２のインバータを構成し、トランジス
タQ₅/Q₆が第1,第２のゲートを構成し、第1,第２のクロ
ックCLK₁,CLK₂でオン／オフする。この第17図の回路が
シフトレジスタの１単位であり、200×200個のアパーチ
ャを持つ２次元ブランキングアパーチャアレイでは、こ
の200単位が直列に接続されて１個のシフトレジスタを
構成し、かかるシフトレジスタが行数だけ本実施例では
200個設けられる。

第18図において、SR₁,SR₂,…は上記シフトレジスタ
で、斜線部Ｕは上記単位である。APはアパーチャアレイ
BAAの開口で、本実施例では200×200個ある。この開口
群の各行方向の配列の間の格子幅領域にシフトレジスタ
SR₁,SR₂,…が形成され、開口群の各列方向の配列の間の
格子幅領域にクロックCLK₁,CLK₂の配線が通される。

各開口APにはそれぞれ一対の電極E₁、E₂が設けられ、
その一方のE₁はグランドまた電源高電位V_DDに接続さ
れ、他方E₂がシフトレジスタの各単位の出力電圧B_brを
加えられる。

第17図の回路がシフトレジスタとして動作することを
説明すると、今入力V_inがＨ（ハイ）とすると、インバ
ータQ₁Q₂の出力はＬである。入力V_inはクロックCLK₂が
Ｈのとき前段より与えられ、このときクロックCLK₁はＬ
で、ゲートQ₅はオフである。従って次段へは前回入力で
定まった第２インバータQ₃,Q₄のH/L出力がゲートQ₆を通
して与えられる。

次にクロックCLK₂がL,クロックCLK₁がＨになると、上
記第１インバータQ₁,Q₂の出力ＬがゲートQ₅を介して第
２インバータQ₃,Q₄へ与えられ、第２インバータの出力
はＨになる。しかしクロックCLK₂がＬなので、この出力
Ｈは次段へは与えられず、与えられるのは次のサイクル
でCLK₂がH,CLK₁がＬになったときである。以下同様で、
クロックCLK₂によりデータ入／出力、クロックCLK₁によ
り当該単位内でのデータシフトが行なわれる。トランジ
スタQ₅,Q₆がオフのときトランジスタQ₂,Q₄のゲート電極
はフローティングになるが、ゲート容量により以前の状
態を保つ。

次に、本発明になるブランキングアパーチャアレイの
製造方法の実施例を第19図及び第20図と共に説明する。

第19図（ａ）に示すように半導体基板110に不純物打
ち込みなどで不純物拡散層112を作り、この上に同図
（ｂ）に示すようにエピタキシャル成長層114を成長さ
せる。次に同図（ｃ）に示すようにエピタキシャル成長
層114に素子130つまりインバータやゲートを構成するMO
Sトランジスタなどを形成する。インバータとゲートを
単位とするシフトレジスタは行方向に、ゲートへ与える
第1,第２のクロック信号線は列方向に延びる。これらの
行、列の間が開口APになるが、この開口の形成は第20図
に示すようにして行なう。

即ち第20図（ａ）に示すように、エピタキシャル成長
層114の、各開口の一対の対向する側辺の位置に、細幅
の溝116をトレンチエッチングにより基板110に達するま
で蝕刻する。次は同図（ｂ）に示すように全面に絶縁膜
118を形成し、次に同図（ｃ）に示すように溝116へ電極
材料120を堆積させる。次に同図（ｄ）に示すように、
こうして作られた電極E₁,E₂間のエピタキシャル成長層1
14及び不純物拡散層112をエッチングにより除去する。

次に第19図（ｄ）に示すように半導体基板110の電極E
₁,E₂間を裏面よりテーパエッチングする。これで開口AP
が完成する。

各開口の電極E₁,E₂の一方へはシフトレジスタの各単
位の出力を、また他方へは電源の停電位側GNDまたは高
電位側V_DDと低電位側GNDを交互に接続するが、この配線
工程は、シフトレジスタの各素子への配線やクロック信
号線と共にまたは別に行なう。

次に、本発明になるブランキングアパーチャアレイの
第８実施例を第21図及び第22図と共に説明する。第21図
は本実施例で用いるシフトレジスタの回路図を示し、第
22図はブランキングアパーチャアレイにおけるシフトレ
ジスタの配置を示す。

第21図に示すうように、本実施例ではインバータ１個
とゲート１個でシフトレジスタの１単位を構成する。こ
の場合、入力電圧V_inに対し出力電圧V_outは反転するの
で、開口の電極側で反転して元に戻す。

即ち第22図に示すように、各開口APの一方の電極E₁は
一斉にグランドへ接続するのではなく、行方向で交互に
電源V_DD,グランドGNDへ接続する。

また各単位のゲートQ₅は、行方向で交互に第1,第２ク
ロックCLK₁,CLK₂を受ける。従って、第21図でも、２単
位を１つと見れば、第17図と同様のシフトレジスタを構
成する。

第21図のシフトレジスタもシフト動作は、第17図のシ
フトレジスタと同様である。

シフトレジスタは例えば200単位のものが200個設けら
れるが、これらへのデータ入力は、例えば同様に200単
位のシフトレジスタを設けてその各単位より行なうこと
ができる。

データシフト中も各開口の電極E₂へ当該単位の出力が
与えられるが、アパーチャアレイBAAへ電子ビームを照
射するのはシフト終了で各単位の出力が所望出力になっ
たときとすれば、露光に供される電子ビームの断面形状
を所望形状にすることができる。

第21図のシフトレジスタでは、各単位の出力が交互に
反転され、非反転になる。この事を考慮して入力データ
を変形してもよいが、他方の電極E₁の電位で再反転し
て、全て非反転とすることができる。即ち第22図のよう
に、シフトレジスタの入側から数えて奇数番の単位に対
応する開口APの電極E₁には電源V_DDを加えると、入力デ
ータ“1"（Ｈ）のとき出力データ“0"（Ｌ）となって電
極E₂はＬレベルを受けるが、電極E₁はＨレベルであるか
ら、結局この開口には電界が作用し、ビームを偏向して
ウエーハには到着しないようにする（データ“1"はビー
ムオフとする）。偶数番の単位に対応する開口の電極E₁
はグランドGNDへ接続し、他方の電極E₂のH,Lに応じてビ
ームオフ、オンとする。偶数番の単位の出力は非反転で
あるから、これでよい。

第22図で電極E₁へ与えるＨレベル、Ｌレベルは、原理
的にはシフトレジスタの単位の出力のＨレベル、Ｌレベ
ルであり、これで反転／非反転が行なわれる。第17図で
は各開口の電極E₁を一斉にグランド（Ｌレベル）に接続
したが、これは一斉に電源V_DD（Ｈレベル）へ接続して
もよく、但しこの場合は一斉に反転されるから入力デー
タも反転しておく必要がある。

第７及び第８実施例によれば、２次元ブランキングア
パーチャアレイの狭い格子幅（開口と開口の間の領域）
内にシフトレジスタ及びクロック信号線を配設すること
が可能である。即ちシフトレジスタの１単位が１開口に
対応するが、１単位は第17図ならトランジスタ６個、第
21図ならトランジスタ３個で構成される。行方向配線は
第17図、第21図共に電源線２本、信号線１本の計３本、
列方向のクロック信号線は第17図なら２本、第21図なら
１本である。従って例えば格子幅３μm,配線幅0.5μｍ
としてもこの格子幅内に十分収まる。

なお、第19図で用いる半導体基板110はシリコン基板
が適当である。不純物拡散層112の形成はエッチングに
対するストッパ形成が目的で、これにより、溝116を表
面からこの部分まで開け、また裏面からのテーパエッチ
ングをこの部分まで行ない、裏面側が拡開した開口APを
作ることができる。溝116内へ電極材料120の堆積は、例
えばCVD法により不純物ドープの多結晶シリコン層を成
長させ、それをパターニングすることにより行なうこと
ができる。

また第17図でゲートQ₅を除いて、第１インバータQ₁,Q
₂の出力を直接第２インバータQ₃,Q₄の入力（Q₄のゲート
電極）へ与えるようにし、これをシフトレジスタの１単
位として、隣接単位ではそのゲートQ₆のクロックを交互
にCLK₁,CLK₂とすると、第21図と同様な、但し各単位の
出力に反転、非反転がないシフトレジスタが得られる。
ゲートQ₅を残し、Q₆の除いて直結とし、ゲートQ₅のクロ
ックは隣接単位で交互にCLK₁,CLK₂としても同様であ
る。

上記第７及び第８実施例によれば、微細さ、位置合わ
せ精度、クイックターンアラウンド、信頼性のどれをと
っても、他のリソグラフィー技術の追随を許さないブラ
ンキングアパーチャアレイによる電子ビーム露光が容易
に実現出来る。また、格子幅内に作り込む素子及び配線
数は少なくてよいので、微細格子幅の２次元ブランキン
グアパーチャアレイを容易に実現することができる。

〔発明の効果〕

本発明によれば、微細さ、位置合わせ精度、クイック
ターンアラウンド、制御及び信頼性の全てにおいて従来
のリソグラフィー技術よりすぐれた荷電粒子ビーム露光
が可能となり、実用的には極めて有用である。

【図面の簡単な説明】

第１図は本発明の原理図、 第２図はブランキングアパーチャアレイの第１実施例を
説明する図、 第３図は荷電粒子ビーム露光方法の実施例を説明する
図、 第４図は荷電粒子ビーム露光装置の実施例を示すブロッ
ク図、 第５図はアパーチャアレイの駆動部のブロック図、 第６図はビットマップメモリの構成の説明図、 第７図は露光補正を説明する図、 第８図はブランキング電極の駆動を説明するタイミング
チャート、 第９図は偏向制御回路の詳細なブロック図、 第10図はブランキングアパーチャアレイの第２実施例を
説明する図、 第11図はブランキングアパーチャアレイの第３実施例を
説明する図、 第12図はブランキングアパーチャアレイの第４実施例を
説明する図、 第13図はブランキングアパーチャアレイの第５実施例を
説明する図、 第14図は第５実施例の動作説明用タイミングチャート、 第15図はアパーチャアレイの具体例の説明図、 第16図はブランキングアパーチャアレイの第６実施例を
説明する図、 第17図はブランキングアパーチャアレイの第７実施例の
要部を示す回路図、 第18図は第17図の配列状態を示す平面図、 第19図及び第20図はブランキングアパーチャアレイの製
造方法の実施例を説明する工程図、 第21図はブランキングアパーチャアレイの第８実施例の
要部を示す回路図、 第22図は第21図の回路の配列状態を示す平面図、 第23図はステンシルマスク型露光装置の説明図、 第24図は電子ビーム露光装置の構造説明図である。 第１図〜第22図において、 1,19Aはブランキングアパーチャアレイ、 2,19c,APはアパーチャ、 3a,3b,19a,19b,E₁,E₂はブランキング電極、 ４はパターン発生部、 ５は駆動機構、 ６は回路部、 ７はビーム成形部、 19dはバッファ、 19eはシフトレジスタ、 24はウエハ、 66Aは開口部、 66Bはステンシル、 75は基板、 110はマスク、 112は不純物拡散層、 114はエピタキシャル成長層、 116は溝、 118は絶縁膜、 120は金属 を示す。

フロントページの続き (72)発明者 安田 洋 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (56)参考文献 特開 平２−54855（ＪＰ，Ａ) 特開 昭61−187234（ＪＰ，Ａ) 特許2523931（ＪＰ，Ｂ２) 実公 昭56−19402（ＪＰ，Ｙ２) (58)調査した分野(Int.Cl.⁶，ＤＢ名) H01L 21/027

Claims (21)

(57)【特許請求の範囲】
1. 【請求項１】荷電粒子ビームが照射され、該ビームを整
   形するブランキングアパーチャアレイにおいて、 ブランキング電極（3a,3b,19a,19b,E₁,E₂）付きのアパ
   ーチャ（2,19c,AP）が少なくともｍ行ｎ列に二次元配列
   された基板（75,110）と、 該第ｉ列（ｉ＝1,2,…,n）におけるアパーチャのｍ組の
   該ブランキング電極にパターンデータに従った電圧を印
   加するｍビットのシフトレジスタ（5,19d）がｎ個設け
   られていることを特徴とするブランキングアパーチャア
   レイ。
2. 【請求項２】前記ｎ個のシフトレジスタ（5,19d）にパ
   ターンデータを入力するバッファ（6,19e）が設けられ
   ていることを特徴とする請求項１記載のブランキングア
   パーチャアレイ。
3. 【請求項３】前記ｎ個のシフトレジスタ（5,19d）は前
   記ｍ行ｎ列に配列されたアパーチャ（2,19c,AP）の各行
   に沿って設けられていることを特徴とする請求項１又は
   ２記載のブランキングアパーチャアレイ。
4. 【請求項４】前記ｎ個のシフトレジスタ（5,19d）は、
   夫々前記ｍ行ｎ列に配列されたアパーチャ（2,19c,AP）
   の行方向の格子幅内にインバータ及び通過制御トランジ
   スタを直列に接続して１単位としたシフトレジスタ部を
   複数直列接続してなり、各シフトレジスタ部の出力は対
   応するブランキング電極（3a,3b,19a,19b,E₁,E₂）へ印
   加され、該ｍ行ｎ列に配列されたアパーチャの列方向の
   格子幅内に隣り合う前記通過制御トランジスタを夫々オ
   ン／オフさせる第１及び第２のクロック（CLK₁,CLK₂）
   の信号線が設けられていることを特徴とする請求項１〜
   ３のうちいずれか一項記載のブランキングアパーチャア
   レイ。
5. 【請求項５】前記ｎ個のシフトレジスタ（5,19d）は、
   夫々前記ｍ行ｎ列に配列されたアパーチャ（2,19c,AP）
   の行方向の格子幅内に２個のインバータ（Q₁〜Q₄）を第
   １のゲート（Q₅）で直列に接続して１単位とした回路部
   を第２のゲート（Q₆）で複数直列接続してなり、各回路
   部の出力は対応するブランキング電極（3a,3b,19a,19b,
   E₁,E₂）へ印加され、該ｍ行ｎ列に配列されたアパーチ
   ャの列方向の格子幅内に該第１及び第２のゲートを夫々
   オン／オフさせる第１及び第２のクロック（CLK₁,CL
   K₂）の信号線が設けられていることを特徴とする請求項
   １〜３のうちいずれか一項記載のブランキングアパーチ
   ャアレイ。
6. 【請求項６】前記ｎ個のシフトレジスタ（5,19d）は、
   夫々前記ｍ行ｎ列に配列されたアパーチャ（2,19c,AP）
   の行方向の格子幅内に１個のインバータ（Q₁,Q₂）及び
   １個のゲート（Q₅）を接続して１単位としたシフトレジ
   スタ部を複数直列接続してなり、各シフトレジスタ部の
   出力は対応するブランキング電極（3a,3b,19a,19b,E₁,E
   ₂）へ印加され、該ｍ行ｎ列に配列されたアパーチャの
   列方向の格子幅内に該ゲートを夫々オン／オフさせる第
   １及び第２のクロック（CLK₁,CLK₂）の信号線が設けら
   れていることを特徴とする請求項１〜３のうちいずれか
   一項記載のブランキングアパーチャアレイ。
7. 【請求項７】前記ｎ個のシフトレジスタ（5,19d）は、
   前記パターンデータに加えて露光時間修正用データに従
   った電圧をも前記アパーチャ（2,19c,AP）の前記ブラン
   キング電極（3a,3b,19a,19b,E₁,E₂）に印加し、該アパ
   ーチャの一部は露光時間修正用に用いられることを特徴
   とする請求項１〜６のうちいずれか一項記載のブランキ
   ングアパーチャアレイ。
8. 【請求項８】前記ｍ行ｎ列に配列されたアパーチャ（2,
   19c,AP）及び前記ｎ個のシフトレジスタ（5,19d）を１
   単位（64,65）とするアレイが前記基板（75,110）に複
   数単位独立して設けられていることを特徴とする請求項
   １〜７のうちいずれか一項記載のブランキングアパーチ
   ャアレイ。
9. 【請求項９】前記単位（64,65）の他に、可変矩形用の
   開口部（66A）及び所望パターンの形状の透過孔を有す
   るステンシル（66B）のうち少なくとも一方が前記基板
   （75,110）に更に設けられていることを特徴とする請求
   項８記載のブランキングアパーチャアレイ。
10. 【請求項１０】半導体基板（110）に不純物拡散層（11
    2）を形成し、その上にエピタキシャル成長層（114）を
    形成する工程と、 該エピタキシャル成長層に、インバータとゲートを単位
    としてその複数単位を直列に接続してなるシフトレジス
    タと該ゲートのクロック信号線を行、列方向に形成し、
    その行、列方向のシフトレジスタと信号線の各間に一対
    の電極付きの開口を形成する工程と、 該開口の一対の電極の一方（E₂）へシフトレジスタの各
    単位の出力端を接続し、他方（E₁）へは全て低電位線を
    または交互に高、低電位線を接続する工程を有すること
    を特徴とするブランキングアパーチャアレイの製造方
    法。
11. 【請求項１１】一対の電極付きの開口を形成する工程
    は、エピタキシャル成長層の、各開口の対向する一対の
    側辺の位置に、細幅の溝（116）を半導体基板に達する
    までトレンチエッチングにより蝕刻する工程と、 溝表面に絶縁膜（118）と形成する工程と、 電極となる金属（120）を各対の溝内に堆積させる工程
    と、 各対の溝内の電極間のエピタキシャル成長層および不純
    物拡散層を表面側からエッチングして除去し、該電極間
    の半導体基板を裏面側からテーパエッチングして除去し
    て開口を作る工程とを有することを特徴とする請求項10
    記載のブランキングアパーチャアレイの製造方法。
12. 【請求項１２】ブランキング電極（3a,3b,19a,19b,E₁,E
    ₂）付きのアパーチャ（2,19c,AP）が少なくともｍ行ｎ
    列に二次元配列された基板（75,110）を有するブランキ
    ングアパーチャアレイ（1,19A）を用いて該ブランキン
    グ電極に印加する電圧で該アパーチャを通る荷電粒子ビ
    ームをオン／オフすることによりパターン化された荷電
    粒子ビームでステージ（22）上の露光対象（24）を露光
    する荷電粒子ビーム露光装置において、 該ブランキングアパーチャアレイは第ｉ列におけるアパ
    ーチャのｍ組のブランキング電極に露光するべき図形の
    パターンデータに従った電圧を印加するｍビットのシフ
    トレジスタ（5,19d）がｎ個設けられていることを特徴
    とする荷電粒子ビーム露光装置。
13. 【請求項１３】前記ブランキングアパーチャアレイ（1,
    19A）は、前記ｍ行ｎ列に配列されたアパーチャ（2,19
    c,AP）及び前記ｎ個のシフトレジスタ（5,19d）を１単
    位（64,65）とするアレイが前記基板（75,110）に複数
    単位独立して設けられており、１つのアレイを使用して
    露光中に他のアレイに次に露光するべき図形のパターン
    データに従った電圧を印加してオンアパーチャの配列を
    次の所望パターンに変更するようにしてなることを特徴
    とする請求項12記載の荷電粒子ビーム露光装置。
14. 【請求項１４】前記シフトレジスタ（5,19d）は、露光
    に先立って前記パターンデータを前記ブランキング電極
    （3a,3b,19a,19b,E₁,E₂）に供給してオンアパーチャの
    配列を所望形状にし、その後ビーム（219）を入射して
    ビーム断面形状を該所望形状に成形して露光を行なうよ
    うにしてなることを特徴とする請求項12又は13記載の荷
    電粒子ビーム露光装置。
15. 【請求項１５】前記ブランキングアパーチャアレイ（1,
    19A）で選択されパターン化された前記荷電粒子ビーム
    を前記露光対象へ投射する偏光収束手段（35,17,20）を
    更に有することを特徴とする請求項12〜14のうちいずれ
    か一項記載の荷電粒子ビーム露光装置。
16. 【請求項１６】前記ｎ個のシフトレジスタ（5,19d）
    は、列方向ｎビットずつ順次入力される前記パターンデ
    ータをクロックに応答して一斉にシフト動作し、前記ス
    テージ（22）の移動及び前記偏向収束手段（35,17,20）
    の偏向は前記ブランキングアパーチャアレイ（1,19A）
    で選択されパターン化されたビームが該ステージ上の前
    記露光対象（24）上の同じ位置に投射するように制御さ
    れることを特徴とする請求項15記載の荷電粒子ビーム露
    光装置。
17. 【請求項１７】前記ｎ個のシフトレジスタ（5,19d）
    は、列方向ｎビットずつ順次入力される前記パターンデ
    ータをクロックに応答して一斉にシフト動作し、該パタ
    ーンデータに対するシフト動作終了後に前記荷電粒子ビ
    ームによる露光を行なうようにしてなることを特徴とす
    る請求項12〜15のうちいずれか一項記載の荷電粒子ビー
    ム露光装置。
18. 【請求項１８】前記ブランキングアパーチャアレイ（1,
    19A）は、単純矩形開口部、可変矩形用開口部、および
    ステンシルが形成された第１のマスク（75A,75B）と、
    単純矩形開口部、ブランキング矩形開口部、及びアパー
    チャアレイとその駆動機構が形成されている第２のマス
    ク（75B,75A）を備え、これらのマスクは、第１のマス
    クのアパーチャアレイ対応部分は単純矩形開口であり、
    第２のマスクの可変矩形用開口部及びステンシル対応部
    は単純矩形開口部またはブランキング矩形開口部である
    ように重ねて配設されることを特徴とする請求項12記載
    の荷電粒子ビーム露光装置。
19. 【請求項１９】ｍ行ｎ列に二次元配列した可制御荷電粒
    子ビーム発生素子（BG₁,BG₂）を備えて、露光すべき図
    形の各ドットに対応する該ビームを発生する荷電粒子ビ
    ーム発生手段（1,19A）と、 該発生素子のアレイの各行に沿って、その各素子にパタ
    ーンデータに従う電圧を印加するｍビットのシフトレジ
    スタ（5,19d）と、 これらｎ個のシフトレジスタへパターンデータを入力す
    るバッファ（6,19e）と、 前記発生手段が発生した荷電粒子ビームをステージ（2
    2）上の露光対象（24）へ投射する偏向収束手段（35,1
    7,20）とを備えることを特徴とする荷電粒子ビーム露光
    装置。
20. 【請求項２０】請求項19に記載の荷電粒子ビーム露光装
    置を用いた露光方法であって、 前記バッファ（6,19e）はｎ個の前記シフトレジスタ
    （5,19d）へ、露光すべき図形のパターンデータを列方
    向ｎビットずつ順次入力し、 ｎ個のシフトレジスタはクロックに従って一斉にシフト
    動作し、 前記ステージ（22）の移動と偏向収束手段（35,17,20）
    の偏向は、前記荷電粒子ビーム発生手段で選択されパタ
    ーン化されたビームが該ステージ上の同じ位置に投射す
    るように制御することを特徴とする露光方法。
21. 【請求項２１】前記バッファ（6,19e）がｎ個のシフト
    レジスタ（5,19d）へ入力するデータには図形パターン
    データの他に修正用データが含まれ、一部の発生素子は
    露光時間修正用に用いられることを特徴とする請求項20
    記載の露光方法。