JP2831664B2

JP2831664B2 - ひずみの多点測定回路

Info

Publication number: JP2831664B2
Application number: JP27444888A
Authority: JP
Inventors: 恵一西田
Original assignee: TOKYO SOTSUKI KENKYUSHO KK
Current assignee: TOKYO SOTSUKI KENKYUSHO KK
Priority date: 1988-11-01
Filing date: 1988-11-01
Publication date: 1998-12-02
Anticipated expiration: 2013-12-02
Also published as: JPH02122204A

Description

【発明の詳細な説明】（産業上の利用分野）本発明はびずみゲージを用いてびずみの多点測定を行
うための回路に関する。

（従来の技術）通常、金属材料等のひずみをひずみゲージを用いて測
定する場合には、例えば第５図示のように抵抗R₁及び抵
抗R₂を直列に接続したものと材料（図示しない）の測定
点に装着したひずみゲージ１及び抵抗R₃を直列に接続し
たものとを並列に接続してホイートストンブリッジ回路
２を構成し、抵抗R₁及び抵抗R₂の間の中点とひずみゲー
ジ１及び抵抗R₃間の中点とを一対の出力端O₊,O_-として
入力端I₊,I_-間に電源３により入力電圧V_inを印加し、出
力端O₊,O_-間の出力電圧V_outを測定する。この時、各抵
抗R₁,R₂,R₃の抵抗値がひずみゲージ１の通常状態のそれ
に等しければブリッジ回路２の平衡条件が満足され、材
料のひずみによるひずみゲージ１の抵抗値の変化分は該
ひずみ量に比較するので出力電圧V_outもひずみ量にほぼ
比例し、この比例関係を利用してひずみが測定される。

上記の測定方法は一般に１ゲージ法と呼ばれるもので
あって、この他のさらに前記抵抗R₃をひずみゲージ１で
置き換えてブリッジ回路２を構成した２ゲージ法や抵抗
R₁,R₂,R₃を全てびずみゲージ１で置き換えてブリッジ回
路２を構成した４ゲージ法が知られており、いずれの方
法において出力電圧V_outが材料のひずみ量に比例するこ
とを利用してひずみの測定が行われる。

かかる方法を用いて材料のひずみの多点測定を行うた
めのびずみ測定器では、ブリッジ回路２を構成する部分
の代表的な回路としては第６図（ａ），（ｂ）示のもの
が知られている。

第６図（ａ）示の回路では、ひずみゲージ１を接続し
てブリッジ回路２を構成するための端子T₁〜T₇からなる
端子群T_a及び端子T₅〜T₇に結線された抵抗R₁〜R₃からな
る抵抗群R_aが、スイッチS₁〜S₄からなるスイッチ群S_aを
介して、電源３に接続された入力端I₊・I_-及び増幅アン
プ４の入力側に接続された出力端O₊,O_-に結線され、こ
れらの端子群T_a及び抵抗群R_a,スイッチ群S_aが並列に複
数設けられている。そして、各端子群T_aにおいて、一つ
又は複数のひずみゲージ１と端子T₁〜T₄との接続及び端
子T₁〜T₇間の結線を適当に選択することによって上記の
いずれの方法でもブリッジ回路２を構成可能としてい
る。

第６図（ａ）で、各端子群T_aにおける接続は上から順
に４ゲージ法、２ゲージ法、１ゲージ法による接続を示
し、これらの接続により材料の測定点毎にブリッジ回路
２が各端子群T_aにおいて構成されている。そして、各ブ
リッジ回路２に対応するスイッチ群S_aをオン状態とする
ことによって該ブリッジ回路２に第５図示のように入力
電圧V_inが付与されると共に出力電圧V_outが増幅アンプ
４により増幅されて測定され、これによってひずみ測定
が行われる。従って、該スイッチ群S_aを順次オン状態と
することによってひずみの多点測定が行われる。

一方、第６図（ｂ）示の回路では、ひずみゲージ１を
接続する端子T₁〜T₄からなる端子群T_bがスイッチS₁〜S₄
からなるスイッチ群S_bを介して電源３及び増幅アンプ４
を備えた主回路部５に結線され、１ゲージ法又は２ゲー
ジ法において各端子群T_bに接続されたひずみゲージ１と
共にブリッジ回路２を構成するために必要な抵抗R₁〜R₃
は主回路部５において電源３に直結されている。そし
て、該主回路部５には適当な位置にスイッチS₅〜S₈が設
けられ、上記のいずれかの方法でひずみゲージ１を接続
した端子群T_bに対応してスイッチS₅〜S₈のそれぞれを適
当にオン、オフさせることによっていずれの方法でもブ
リッジ回路２を構成可能とし、抵抗R₁〜R₃を各端子群T_b
に対して共通化している。

第６図（ｂ）で、各端子群T_bにおける接続は上から順
に４ゲージ法、２ゲージ法、１ゲージ法でのひずみゲー
ジ１の接続を示し、各端子群T_bでのひずみの測定は、ス
イッチ群S_bを順次オン状態とすると共に、これと連動さ
せてスイッチS₅〜S₈のそれぞれを各方法に応じてオン、
オフさせることによって行われる。例えば、４ゲージ法
による測定では、第６図（ｂ）示のようにスイッチS₅,S
₇がオン状態とされ、スイッチS₆,S₈がオフ状態とされ
る。

ひずみ測定器におけるブリッジ回路２の構成は通常、
上記の第６図（ａ）及び（ｂ）のいずれかの結線方法が
用いられるが、第６図（ａ）示の結線方法では、各端子
群T_aごとに抵抗群R_a設けるため多数の抵抗R₁〜R₃を使用
しなければならず、特に高精度の要求されるひずみ測定
器では抵抗値の精度に優れた高価な抵抗R₁〜R₃を多数使
用しなければならず、測定器が高価なものとなる。ま
た、各端子群T_aの端子数が多いため誤結線が起こり易い
と共に接続に手間がかかる。

これに対して、第６図（ｂ）示の結線方法では、各端
子群T_bに対して抵抗R₁〜R₃が共通化されているため、抵
抗R₁〜R₃が少なくて済み、廉価な測定器を製造すること
が可能となる。また、端子数も少ないので誤結線が起こ
り難くなると共にひずみゲージ１の接続を容易に行うこ
とができる。

しかしながら、第６図（ｂ）示の結線方法では、特
に、２ゲージ法及び１ゲージ法による測定において、ス
イッチS₁〜S₈のいくつかがブリッジ回路２内に含まれて
しまうため、ブリッジ回路２の平衡条件を維持するため
にはオン抵抗の小さいスイッチをスイッチS₁〜S₈に使用
しなければならない。

そのため、スイッチS₁〜S₈として、従来はオン抵抗が
数ｍΩと小さいリードリレー等を使用していたが、近
年、測定器の高速測定化及び多機能化に伴ってこれらの
スイッチS₁〜S₈の使用頻度が極端に増加し、リードリレ
ー等の機械式のスイッチではその十分な耐久性を確保す
ることが困難であると共に高速化にも限界があった。

そこで、半導体スイッチ等の使用が望まれていたが、
半導体スイッチはオン抵抗が数十Ω〜数百Ωとリードリ
レーに較べて非常に大きい。従って、第４図（ｂ）示の
結線方法において半導体スイッチを使用するためには、
ブリッジ回路２内に含まれるスイッチにおける電圧降下
分をなんらかの方法で補償してやり、等価的にスイッチ
を含まないブリッジ回路２としてやる必要がある。

このような補償は、２ゲージ法においては従来よく知
られているリモートセンシング等によって容易に行うこ
とが可能であり、その一例を第７図に示す。第７図は第
６図（ｂ）示の結線で２ゲージ法によるブリッジ回路２
において補償を行った回路の等価回路である。

第６図（ｂ）示の回路において２ゲージ法によるブリ
ッジ回路２ではスイッチS₆,S₇がオン状態とされ、スイ
ッチS₅,S₈がオフ状態とされ、端子群T_bで直列に接続さ
れたひずみゲージ1,1を併せた部分の一端がスイッチS₁
を介して、他端がスイッチS₃,S₇を介して電源３に接続
された回路となり、ブリッジ回路２の平衡条件を維持す
るためにはひずみゲージ1,1の両端間の電圧を電源３の
電圧V_inに等しくしなければならない。

そこで、第７図示のようにスイッチS₁のオン抵抗値に
等しい抵抗をr₁、スイッチS₃,S₇のオン抵抗を併せた値
に等しい抵抗をr₃₊₇として、抵抗r₁,r₃₊₇と電源３との
間にそれぞれオペアンプA₁,A₂を設け、その出力側を抵
抗r₁,r₃₊₇に接続し、入力側には抵抗r₁,r₃₊₇のひずみゲ
ージ1,1側の一端と電源３とを接続する。これによって
スイッチS₁のオン抵抗r₁とスイッチS₃,S₇のオン抵抗r
₃₊₇とによる電圧降下分はそれぞれオペアンプA₁,A₃にフ
ィードバックされ、ひずみゲージ1,1の両端間の電圧は
電源３の電圧V_inに等しくすることができる。

しかしながら、第６図（ｂ）示の結線方法において１
ゲージ法によるブリッジ回路２では、ひずみゲージ１が
スイッチS₃を介して抵抗R₃に直列接続されるため、上記
のリモードセンシングではスイッチS₃のオン抵抗による
電圧降下分を補償してやることができなかった。

（解決しようとする課題）本発明は、かかる不都合を解消し、１ゲージ法または
２ゲージ法によるびずみ測定においてブリッジ回路を構
成するために必要な抵抗を備えた主回路部にスイッチを
介してひずみゲージを接続することによって１ゲージ法
及び２ゲージ法、４ゲージ法のいずれの方法でもひずみ
の測定が可能な多点測定用のひずみ測定回路において、
特に、１ゲージ法により構成したブリッジ回路内に含ま
れるスイッチのオン抵抗による電圧降下分を補償するこ
とができ、該ブリッジ回路の平衡条件を維持して精度よ
くひずみ測定を行うことのできる回路を提供することを
目的とする。

（課題を解決する手段）本発明のひずみの多点測定回路は、かかる目的を達成
するために、主回路部にスイッチ群を介して結線された
複数の端子群のそれぞれの所定の端子に一つ又は複数の
ひずみゲージを接続することにより各端子群毎に該主回
路部と併せてひずみを測定するための１ゲージ又は２ゲ
ージ又は４ゲージのホイートストンブリッジ回路を前記
スイッチ群の切り換えにより構成可能であって、少なく
とも一つのひずみゲージのみが接続された端子群に対応
する１ゲージのブリッジ回路は前記主回路部に設けられ
た第１抵抗及び第２抵抗を直列に接続した直列抵抗回路
の一端と該直列抵抗回路の他端に主回路部内で接続した
第３抵抗とにそれぞれ第１及び第２スイッチを介して該
ひずみゲージが接続されて構成され、該１ゲージのブリ
ッジ回路によるひずみの測定の際には該第１及び第２ス
イッチのオン状態において前記直列抵抗回路の両端を一
対の入力端として該入力端間に電源により入力電圧が付
与され、該付与時に該第１抵抗及び第２抵抗間の中点と
ひずみゲージ及び第３抵抗間の中点とを一対の出力端と
して該出力端間に発生する出力電圧によりひずみを測定
するひずみの測定回路において、前記１ゲージのブリッ
ジ回路によるひずみの測定の際に前記第１スイッチ及び
ひずみゲージ間の電位を前記直列抵抗回路のひずみゲー
ジ側の一端の電位と等しくさせる第１補償回路を介して
該第１スイッチと直列抵抗回路とを接続し、該ひずみゲ
ージ及び前記第２スイッチ、第３抵抗を併せた部分の両
端間の電圧を前記入力電圧よりも該第２スイッチのオン
抵抗による電圧降下分だけ増加させる第２補償回路を介
して前記直列抵抗回路と該第３抵抗とを接続し、前記出
力端のうち該ひずみゲージ及び第３抵抗間の中点を該ひ
ずみゲージ及び第２スイッチ間の中点としたことを特徴
とする。

また、前記第１補償回路が、前記第１スイッチ及び前
記ひずみゲージ間と前記直列抵抗回路のひずみゲージ側
の一端とに入力側を接続すると共に該第１スイッチの直
列抵抗回路の一端に出力側を接続した第１アンプから成
ることを特徴とする。

さらに、前記第２補償回路が、前記第３抵抗及び前記
第２スイッチ間に入力側を接続した第１バッファと、該
第１バッファの出力側から前記直列抵抗回路の第３抵抗
側の他端に直列に接続した第４及び第５抵抗と、該第２
スイッチ及び前記ひずみゲージ間に入力側を接続した第
２バッファと、該第２バッファの出力側から前記第３抵
抗の直列抵抗回路側の一端に直列に接続した第６及び第
７抵抗と、前記第４及び第５抵抗間の中点と前記第６及
び第７抵抗間の中点とに入力側を接続すると共に前記第
３抵抗の一端に出力側を接続した第２アンプとから成
り、該第４乃至第７抵抗として、該第４及び第５抵抗間
の中点の電位と該第６及び第７抵抗間の中点の電位とが
等しく、且つ該第２アンプの出力側の電位が前記ひずみ
ゲージ及び前記第２スイッチ、前記第３抵抗を併せた部
分の両端間の電圧を前記入力電圧よりも該第２スイッチ
のオン抵抗による電圧降下分だけ増加させる電位となる
ような抵抗値の抵抗を選択したことを特徴とする。

前記第１アンプ及び第２アンプとしてはオペアンプ等
の高入力インピーダンス且つ低出力インピーダンスのも
のが使用され、また、前記第１バッファ及び第２バッフ
ァも高入力インピーダンス且つ低出力インピーダンスの
ものが使用される。

（作用）かかる手段によれば、前記１ゲージのブリッジ回路に
よるひずみ測定の際には、前記第１補償回路によって、
該ひずみゲージ及び前記第１スイッチ間の電位が、前記
電源により入力電圧を付与された前記直列抵抗回路のひ
ずみゲージ側の一端の電位と等しくされると共に、前記
第２補償回路によって、該ひずみゲージ及び前記第２ス
イッチ、第３抵抗を併せた部分の両端間の電圧が前記入
力電圧よりも該第２スイッチのオン抵抗による電圧降下
分だけ増加されるので、該ひずみゲージ及び第３抵抗の
それぞれに付与される電圧は、該ひずみゲージ及び第３
抵抗をスイッチ等を介さずに直列接続したものに前記入
力電圧を付与したときのそれと等しくなり、且つ前記ひ
ずみゲージ及び第２スイッチ間の中点の電位は、該ひず
みゲージ及び第３抵抗をスイッチ等を介さずに直列接続
したものに前記入力電圧を付与したときの該ひずみゲー
ジ及び第３抵抗間の中点の電位と等しくなる。

従って、前記１ゲージのブリッジ回路によるひずみ測
定では、該ブリッジ回路内に第１及び第２スイッチを含
まないブリッジ回路による測定と同じ結果が得られる。

また、前記第１補償回路が、前記第１スイッチ及び前
記ひずみゲージ間と前記直列抵抗回路のひずみゲージ側
の一端とに入力側を接続すると共に該第１スイッチの直
列抵抗回路側の一端に出力測を接続した第１アンプから
成るときには、該第１スイッチのオン抵抗による電圧降
下分が該第１アンプの入力側にフィードバックされ、そ
の出力電位が該びずみゲージ及び前記第１スイッチ間の
電位を前記直列抵抗回路のひずみゲージ側の一端の電位
と等しくなるように調整される。

さらに、前記第２補償回路が、前記第３抵抗及び前記
第２スイッチ間に入力側を接続した第１バッファと、該
第１バッファの出力側から前記直列抵抗回路の第３抵抗
側の他端に直列に接続した第４及び第５抵抗と、該第２
スイッチ及び前記ひずみゲージ間に入力側を接続した第
２バッファと、該第２バッファの出力側から前記第３抵
抗の直列抵抗回路側の一端に直列に接続した第６及び７
抵抗と、前記第４及び第５抵抗間の中点と前記第６及び
第７抵抗間の中点とに入力側を接続すると共に前記第３
抵抗の一端に出力側を接続した第２アンプとから成ると
きには、該第４乃至第７抵抗として、該第４及び第５抵
抗間の中点の電位と該第６及び第７抵抗間の中点の電位
とが等しく、且つ該第２アンプの出力側の電位が前記ひ
ずみゲージ及び前記第２スイッチ、前記第３抵抗を併せ
た部分の両端間の電圧を前記入力電圧よりも該第２スイ
ッチのオン抵抗による電圧降下分だけ増加させる電位と
なるような抵抗値の抵抗を選択することによって、該第
２スイッチにおける電圧降下分が補償される。

（実施例）本発明のひずみの多点測定回路の一例を第１図に従っ
て説明する。第１図は該測定回路の回路図である。

第１図で、５は主回路部、T_cは該主回路部５にスイッ
チ群S_Cを介して結線されたひずみゲージ１を接続するた
めの端子群、6,7はそれぞれ主回路部５に設けられた第
１補償回路及び第２補償回路である。

各端子群T_cは端子T₁〜T₄から成り、各端子T₁〜T₄はそ
れぞれスイッチ群S_cのスイッチS₁〜S₄を介して主回路部
５に結線され、さらに端子T₁,T₃はそれぞれスイッチS₁,
S₃と並列にスイッチS_1a,S_3aを介して主回路部５に結線
されている。

主回路部５はびずみゲージ１の通常状態の抵抗値に等
しい抵抗R₁,R₂を直列に接続した直列抵抗回路８と、同
様に同抵抗値の抵抗R₃とを備え、該直列抵抗回路８の抵
抗R₁側及び抵抗R₂側はそれぞれ主回路部５に設けられた
電源３の−側及び＋側に接続され、抵抗R₃は前記スイッ
チS₃に接続されている。

前記第１補償回路６は高入力インピーダンス且つ低出
力インピーダンスのオペアンフ９から成り、オペアンプ
９の入力側はスイッチS_1a及び直列抵抗回路８の抵抗R₂
側に接続され、その出力側はスイッチS₁に接続されてい
る。

前記第２補償回路７は高入力インピーダンス且つ低出
力インピーダンスンのバッファアンプ10,11及びオペア
ンプ12を備え、バッファアンプ10の入力側は抵抗R₃及び
スイッチS₃間に接続され、その出力側は列に接続された
同抵抗値の抵抗R₄,R₅を順に介して前記直列抵抗回路８
の抵抗R₁側に接続されている。

バッファアンプ11の入力側は前記スイッチS_3aに接続
され、その出力側は直列に接続された同抵抗値の抵抗
R₆,R₇を順に介して抵抗R₃のスイッチS₃側でない一端に
接続されている。

オペアンプ12の入力側には切り換えスイッチSW₁,SW₂
が結線され、スイッチSW₁は前記抵抗R₄,R₅の中点に結線
された端子a₁と前記直列抵抗回路８の抵抗R₁側に結線さ
れた端子b₁とのいずれか一方に該アンプ12の入力側を接
続可能とし、スイッチSW₂は前記抵抗R₆,R₇間の中点に結
線された端子a₂と前記バッファアンプ11の入力側に結線
された端子b₂とのいずれか一方に該アンプ12の入力側を
接続可能としている。そして、オペアンプ12の出力側は
抵抗R₃の前記抵抗R₇を接続した一端に接続されている。

また、主回路部５は前記端子群T_cに接続されたひづみ
ゲージ１と併せて構成されるホイートストンブリッジ回
路２の出力を増幅するための高入力インピーダンスの増
幅アンプ４を備え、その入力側には切り換えスイッチSW
₃,SW₄,が結線されている。そして、スイッチSW₃は前記
抵抗R₁,R₂間の中点に結線された端子a₃と前記スイッチS
₄に結線された端子b₃とのいずれか一方に該アンプ４の
入力側を接続可能とし、スイッチSW₄は前記バッファア
ンプ11の入力側に結線された端子a₄と前記スイッチS₂に
結線された端子b₄とのいずれか一方にアンプ４の入力側
を接続可能としている。

尚、アンプ４の出力側は、図示しないが例えばひずみ
測定値の表示等の処理を行う処理回路等に接続される。

かかる構成のひずみの多点測定回路ではひずみゲージ
１を各端子群T_cの所定の位置に接続することによって前
記した第６図（ｂ）示の回路と同様に１ゲージ法及び２
ゲージ法、４ゲージ法のいずれの方法でもひずみの多点
測定が可能である。この時、切り換えスイッチSW₁〜SW₄
は各端子群T_Cにおける測定方法に対応して所定の位置に
順次切り換えられ、これによって、該端子群T_cに接続さ
れたひずみゲージ１と主回路部５とを併せてひずみ測定
のためのブリッジ回路２が構成される。

第１図で各端子群T_cへのひずみゲージ１の接続は上か
ら順に１ゲージ法、１ゲージ３線法、２ゲージ法、４ゲ
ージ法における接続を示す。ここで、１ゲージ３線法は
一般に知られているように、１ゲージ法によるひずみ測
定において接続リード線の抵抗値の温度変化を考慮して
より精密な測定を行う際に該温度変化を補償するために
ひずみゲージ１の一端から直接出力ラインを引き出して
ブリッジ回路２の出力を測定する方法であって基本的に
は１ゲージ法と同じである。

これらの各測定方法における切り換えスイッチSW₁〜S
W₄の切り換え位置を第１表に示す。

第１図及び第１表で、例えば１ゲージ法によるひずみ
測定では、第１図示のようにひずみゲージ１が端子T₁,T
₃間に接続され、スイッチSW₁〜SW₄はそれぞれ前記端子a
₁,a₂,a₃,a₄に接続される。

次に、１ゲージ法によるひずみ測定における上記の測
定回路の作動について第２図に従って説明する。第２図
は該測定回路の等価回路である。

１ゲージ法によるひずみ測定では上記したようにひず
みゲージ１が接続されてそれに対応したスイッチ群S_cが
オン状態とされるので、第２図示のようにひずみゲージ
１の一端はスイッチS₁を介して前記オペアンプ９の出力
側に、スイッチS_1aを介してオペアンプ９の入力側に接
続され、ひずみゲージ１の他端はスイッチS₃を介して前
記第３抵抗R₃に、スイッチS_3aを介して前記バッファア
ンプ11の入力側に接続される。そして、第１表示のよう
に前記オペアンプ12の入力側は前記抵抗R₄,R₅の間の中
点及び前記抵抗R₆,R₇間の中点にそれぞれSW₁,SW₂を介し
て接続され、これによってブリッジ回路２が構成され
る。

また、前記直列抵抗回路８の両端が入力端I₊,I₊とさ
れて電源３により入力電圧V_inが付与され、抵抗R₁,R₂間
の中点及びバッファアンプ11の入力側が出力端O₊,O_-と
されてそれぞれスイッチSW₃,SW₄を介して増幅アンプ４
に接続される。この時、増幅アンプ４は高入力インピー
ダンスであるので、スイッチS_3aにおける電圧降下は無
視できるので出力端O_-の電位はひずみゲージ１及びスイ
ッチS₃間の電位と一致する。

ここで、入力端I_-の電位を0Vとして、まず、前記第１
補償回路６の作動について説明する。

この第１補償回路６は前記したリモートセンシングの
回路であって、オペアンプ９の入力側には入力端I₊の電
位V_inが入力され、且つ、ひずみゲージ１及びスイッチS
₁間の電位V₁がスイッチS_1aを介して該アンプ９にフィー
ドバックされる。この時、オペアンプ９は入力インピー
ダンスが高いため、スイッチs_1aにおける電圧降下は無
視できる。そして、オペアンプ９ではその二つの入力が
等しくなるようにその出力が調整されてその出力電位は
スイッチS₁における電圧降下分をe₁とするとV_in＋e₁と
なり、従って、V₁＝V_inとなる。すなわち、スイッチS₁
における電圧降下分e₁がオペアンプ９によって補償され
る。

また、第２補償回路７のバッファアンプ10の入力側の
電位は、ひずみゲージ１及びスイッチS₃間の電位をV₂、
スイッチS₃における電圧降下分をe₂とするとV₂−e₂とな
り、この電位V₂−e₂はそのままバッファアンプ10の出力
電位となる。そして、前記抵抗R₄,R₅の抵抗値は等しい
ので該抵抗R₄,R₅間の中点の電位V₃はV₃＝（V₂−e₂）/2
となる。

一方、バッファアンプ11の入力側の電位は、該バッフ
ァアンプ11の入力インピーダンスが高くてスイッチS_3a
における電圧降下分が無視できるので、ひずみゲージ１
及びスイッチS₃間の電位V₂に等しく、この電位V₂はその
ままバッファアンプ11の出力電位となる。そして、前記
抵抗R₆,R₇抵抗値は等しいので該抵抗R₆,R₇間の中点の電
位V₄はオペアンプ12の出力電位をV₅としてV₄＝（V₂＋
V₅）/2となる。

前記抵抗R₄,R₅間の中点の電位V₃及び前記抵抗R₆,R₇間
の中点の電位V₄はそれぞれ前記スイッチSW₁,SW₂を介し
てオペアンプ12に入力される。この時、オペアンプ12は
入力インピーダンスが高いためスイッチSW₁,SW₂におけ
る電圧降下は無視できる。そして、該オペアンプ12では
これらの入力電位V₃,V₄が等しくなるようにその出力が
調整され、V₅＝−e₂となる。

従って、ひずみゲージ１及びスイッチS₃,抵抗R₃を併
せた部分の両端間の電位差はV₁＋e₂となり、且つ前記し
たようにV₁＝V_inであるので、第２図示のブリッジ回路
２は前記した第５図示のブリッジ回路と等価である。す
なわち、スイッチS₁,S₃における電圧降下分e₁,e₂が補償
されてひずみ測定が行われる。

本実施例では、第２補償回路７において前記抵抗R₄,R
₅の抵抗値及び前記抵抗R₆,R₇の抵抗値をそれぞれ同抵抗
値としたが、これらの抵抗R₄,R₅,R₆,R₇として、オペア
ンプ12の入力電位V₃,V₄が等しく、且つその出力電位V₅
がV₅＝−e₂となるような他の抵抗値のものを選択してス
イッチS₃における電圧降下分e₂補償することも可能であ
る。

尚、１ゲージ３線法ではひずみゲージ１のスイッチS₃
側の電位がスイッチS₂を介して増幅アンプ４に直接入力
されてひずみ測定が行われる。

次に、２ゲージ法によるひずみ測定における上記の測
定回路の作動について第１図及び第３図に従って説明す
る。第３図は該測定回路の等価回路である。

第１図で、２ゲージ法によるひずみ測定では、第１表
に示したようにSW₁〜SW₄が接続されるため、この測定回
路は第３図示の回路となる。第３図で、オペアンプ９は
明らかに前記第１補償回路６と同じ作動をし、ひずみゲ
ージ１及びスイッチS₁間の電位は直列抵抗回路８の抵抗
R₂側の電位と一致する。そして、オペアンプ12の入力側
には直列抵抗回路８の抵抗R₁側の電位とひずみゲージ１
及びスイッチS₃の間の電位が入力されるので、オペアン
プ９と同様の作動をし、ひずみゲージ１及びスイッチS₃
間の電位は直列抵抗回路８の抵抗R₁側の電位と一致す
る。

従って、スイッチS₁,S₃における電圧降下分が補償さ
れ、この回路におけるひずみ測定はひずみゲージ1,1及
び抵抗R₁,R₂のみから構成されたブリッジ回路２による
測定と同じ結果から得られる。

次に、４ゲージ法におけるひずみ測定における等価回
路は第４図示の回路となる。ブリッジ回路２は端子群T_c
で構成されてスイッチを含まず、その入力端I₊はスイッ
チS₁及びオペアンプ９を介して電源３の＋側に接続さ
れ、入力端I_-はスイッチS₃及びオペアンプ12を介して電
源３の−側に接続される。そして、該入力端I₊,I_-の電
位はそれぞれオペアンプ９及びオペアンプ12にフィード
バックされているので、該入力端I₊,I_-間には電源３電
圧V_inが入力され、これによってひずみ測定が行われ
る。

以上説明したように本実施例のひずみの多点測定回路
によれば、１ゲージ法及び２ゲージ法、４ゲージ法のい
ずれの方法でもひずみ測定を行うことができると共にブ
リッジ回路２内に含まれるスイッチにおける電圧降下分
が補償されるので、スイッチS₁〜S₄として半導体スイッ
チ等の比較的オン抵抗の大きいスイッチを使用すること
ができる。

（効果）上記の説明から明らかなように、本発明のひずみの多
点測定回路によれば、主回路部にスイッチ群を介して結
線された端子群にひずみゲージを接触することにより１
ゲージ法及び２ゲージ法、４ゲージ法のいずれの方法で
もひずみの多点測定を行うことができると共に、特に１
ゲージ法によるひずみ測定においてホイートストンブリ
ッジ回路のひずみゲージの両端位置に含まれるスイッチ
における電圧降下分を第１補償回路及び第２補償回路に
より補償することによって、該ブリッジ回路の平衡条件
を維持して精度よくひずみ測定を行うことができる。

そして、ブリッジ回路内に含まれるスイッチにおける
電圧降下分が補償されることによって、前記スイッチ群
の各スイッチとして半導体スイッチ等を使用することが
でき、高速測定化及び多機能化したひずみ測定器を提供
することができる。

【図面の簡単な説明】

第１図は本発明のひずみの多点測定回路の一例の回路
図、第２図乃至第４図はそれぞれ１ゲージ法、２ゲージ
法、４ゲージ法における測定回路の等価回路図、第５図
はひずみ測定のための基本回路の回路図、第６図
（ａ），（ｂ）は従来のひずみの多点測定回路の回路
図、第７図は第６図（ｂ）の回路での２ゲージ法による
測定においてホイートストンブリッジ回路内に含まれる
スイッチでの電圧降下分を補償する回路の一例の回路図
である。１……ひずみゲージ２……ホイートストンブリッジ回路３……電源、５……主回路部６……第１補償回路、７……第２補償回路８……直列抵抗回路、９……第１アンプ 10……第１バッファ、11……第２バッファ 12……第２アンプ I₊,I_-……入力端、O₊,O_-……出力端 R₁……第１抵抗、R₂……第２抵抗 R₃……第３抵抗、R₄……第４抵抗 R₅……第５抵抗、R₆……第６抵抗 R₇……第７抵抗、S_c……スイッチ群 S₁……第１スイッチ、S₃……第２スイッチ T_c……端子群

Claims

(57)【特許請求の範囲】

【請求項１】主回路部にスイッチ群を介して結線された
複数の端子群のそれぞれの所定の端子に一つ又は複数の
ひずみゲージを接続することにより各端子群毎に該主回
路部と併せてひずみを測定するための１ゲージ又は２ゲ
ージ又は４ゲージのホイートストンブリッジ回路を前記
スイッチ群の切り換えにより構成可能であって、少なく
とも一つのひずみゲージのみが接続された端子群に対応
する１ゲージのブリッジ回路は前記主回路部に設けられ
た第１抵抗及び第２抵抗を直列に接続した直列抵抗回路
の一端と該直列抵抗回路の他端に主回路部内で接続した
第３抵抗とにそれぞれ第１及び第２スイッチを介して該
ひずみケージが接続されて構成され、該１ゲージのブリ
ッジ回路によるひずみの測定の際には該第１及び第２ス
イッチのオン状態において前記直列抵抗回路の両端を一
対の入力端として該入力端間に電源により入力電圧が付
与され、該付与時に該第１抵抗及び第２抵抗間の中点と
ひずみゲージ及び第３抵抗間の中点とを一対の出力端と
して該出力端間に発生する出力電圧によりひずみを測定
するひずみの測定回路において、前記１ゲージのブリッ
ジ回路によるひずみの測定の際に前記第１スイッチ及び
ひずみゲージ間の電位を前記直列抵抗回路のひずみゲー
ジ側の一端の電位と等しくさせる第１補償回路を介して
該第１スイッチと直列抵抗回路とを接続し、該ひずみゲ
ージ及び前記第２スイッチ、第３抵抗を併せた部分の両
端間の電圧を前記入力電圧よりも該第２スイッチのオン
抵抗による電圧降下分だけ増加させる第２補償回路を介
して前記直列抵抗回路と該第３抵抗とを接続し、前記出
力端のうち該ひずみゲージ及び第３抵抗間の中点を該ひ
ずみゲージ及び第２スイッチ間の中点としたことを特徴
とするひずみの多点測定回路。
【請求項２】前記第１補償回路が、前記第１スイッチ及
び前記ひずみゲージ間と前記直列抵抗回路のひずみゲー
ジ側の一端とに入力側を接続すると共に該第１スイッチ
の直列抵抗回路側の一端に出力側を接続した第１アンプ
から成ることを特徴とする請求項１記載のひずみの多点
測定回路。
【請求項３】前記第２補償回路が、前記第３抵抗及び前
記第２スイッチ間に入力側を接続した第１バッファと、
該第１バッファの出力側から前記直列抵抗回路の第３抵
抗側の他端に直列に接続した第４及び第５抵抗と、該第
２スイッチ及び前記ひずみゲージ間に入力側を接続した
第２バッファと、該第２バッファの出力側から前記第３
抵抗の直列抵抗回路側の一端に直列に接続した第６及び
第７抵抗と、前記第４及び第５抵抗間の中点と前記第６
及び第７抵抗間の中点とに入力側を接続すると共に前記
第３抵抗の一端に出力側を接続した第２アンプとから成
り、該第４乃至第７抵抗として、該第４及び第５抵抗間
の中点の電位と該第６及び第７抵抗間の中点の電位とが
等しく、且つ該第２アンプの出力側の電位が前記ひずみ
ゲージ及び前記第２スイッチ、前記第３抵抗を併せた部
分の両端間の電圧を前記入力電圧よりも該第２スイッチ
のオン抵抗による電圧降下分だけ増加させる電位となる
ような抵抗値の抵抗を選択したことを特徴とする請求項
１記載のびずみの多点測定回路。