JP2827684B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2827684B2 JP2827684B2 JP4090166A JP9016692A JP2827684B2 JP 2827684 B2 JP2827684 B2 JP 2827684B2 JP 4090166 A JP4090166 A JP 4090166A JP 9016692 A JP9016692 A JP 9016692A JP 2827684 B2 JP2827684 B2 JP 2827684B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- cap
- wiring board
- semiconductor device
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ＩＣチップに気密封止
用キャップが被冠された半導体装置に関するものであ
る。
用キャップが被冠された半導体装置に関するものであ
る。
【０００２】
【従来の技術】従来のこの種の半導体装置としては、図
７に示すように構成されたものがある。図７は従来の半
導体装置を示す断面図で、同図に示す半導体装置はIEIC
E TRANSACTIONS.（VOL.E 74，NO.8 AUGUST 1991）P.233
3に掲載されたものである。
７に示すように構成されたものがある。図７は従来の半
導体装置を示す断面図で、同図に示す半導体装置はIEIC
E TRANSACTIONS.（VOL.E 74，NO.8 AUGUST 1991）P.233
3に掲載されたものである。
【０００３】図７において、１はＴＡＢ（Tape Automat
ed Bonding）ＩＣチップで、このＩＣチップ１はフェイ
スダウンで配線基板２上に実装されている。なお、３は
ＴＡＢリードを示す。４は前記ＩＣチップ１と配線基板
２との間に介装されたシリコンラバーである。
ed Bonding）ＩＣチップで、このＩＣチップ１はフェイ
スダウンで配線基板２上に実装されている。なお、３は
ＴＡＢリードを示す。４は前記ＩＣチップ１と配線基板
２との間に介装されたシリコンラバーである。
【０００４】５は前記ＩＣチップ１を気密封止するため
のキャップで、このキャップ５は開口縁部が前記配線基
板２側にシーム溶接されている。なお、このキャップ５
の内側底部はＩＣチップ１の上面に接着されている。
のキャップで、このキャップ５は開口縁部が前記配線基
板２側にシーム溶接されている。なお、このキャップ５
の内側底部はＩＣチップ１の上面に接着されている。
【０００５】この半導体装置では、配線基板２に実装さ
れた状態での高さ方向寸法のばらつきやＩＣチップの傾
きは、シリコンラバー４をＩＣチップ１と配線基板２と
の間に緩衝材として介在させることで吸収していた。
れた状態での高さ方向寸法のばらつきやＩＣチップの傾
きは、シリコンラバー４をＩＣチップ１と配線基板２と
の間に緩衝材として介在させることで吸収していた。
【０００６】図７に示した半導体装置はＩＣチップ１が
ＴＡＢリード３を介して配線基板２に接続されていた
が、フェイスダウンでＩＣチップを実装する半導体装置
としては図８に示すように構成されたものもある。
ＴＡＢリード３を介して配線基板２に接続されていた
が、フェイスダウンでＩＣチップを実装する半導体装置
としては図８に示すように構成されたものもある。
【０００７】図８はフリップチップ実装方式の従来の半
導体装置の一部を拡大して示す断面図である。図８に示
した半導体装置は、第４１回ＥＣＴＣ論文集１９９１年
P.704 に掲載されたものである。同図において前記図７
で説明したものと同一もしくは同等部材については、同
一符号を付し詳細な説明は省略する。図８に示す半導体
装置では、ＩＣチップ１は、半田バンプ６により配線基
板２上に設けられた薄膜７上のパッド８に接続されてい
る。
導体装置の一部を拡大して示す断面図である。図８に示
した半導体装置は、第４１回ＥＣＴＣ論文集１９９１年
P.704 に掲載されたものである。同図において前記図７
で説明したものと同一もしくは同等部材については、同
一符号を付し詳細な説明は省略する。図８に示す半導体
装置では、ＩＣチップ１は、半田バンプ６により配線基
板２上に設けられた薄膜７上のパッド８に接続されてい
る。
【０００８】そして、ＡｌＮキャップ９を配線基板２に
半田１０を介して半田付けすることによりＩＣチップ１
が気密封止されている。この半導体装置では、ＡＩＮキ
ャップ９のばらつきとＩＣチップ１の実装高さのばらつ
きは、ＩＣチップ１を実装した後にＡＩＮキャップ９を
選別するか、または半田厚によって吸収していた。
半田１０を介して半田付けすることによりＩＣチップ１
が気密封止されている。この半導体装置では、ＡＩＮキ
ャップ９のばらつきとＩＣチップ１の実装高さのばらつ
きは、ＩＣチップ１を実装した後にＡＩＮキャップ９を
選別するか、または半田厚によって吸収していた。
【０００９】
【発明が解決しようとする課題】図７に示した従来の半
導体装置ではシリコンラバー４を使用することによって
キャップ５とＩＣチップ１との間の接着厚を一定にして
いたが、近年のＩＣチップの信号数の増加に伴い、バン
プを介してＩＣチップの面全体から信号を取出すような
フリップチップ実装や、入出力用の微小ピンを介してＩ
Ｃチップの面全体から信号を取出すマイクロピン実装で
は、シリコンラバーのような弾性体でＩＣチップ下面か
ら接続部を保護することが不可能となる。
導体装置ではシリコンラバー４を使用することによって
キャップ５とＩＣチップ１との間の接着厚を一定にして
いたが、近年のＩＣチップの信号数の増加に伴い、バン
プを介してＩＣチップの面全体から信号を取出すような
フリップチップ実装や、入出力用の微小ピンを介してＩ
Ｃチップの面全体から信号を取出すマイクロピン実装で
は、シリコンラバーのような弾性体でＩＣチップ下面か
ら接続部を保護することが不可能となる。
【００１０】そのような不具合は図８に示したようにＩ
Ｃチップ実装後にキャップ９の選別を行なうことによっ
てキャップ９とＩＣチップ１との接着厚を一定にすれば
よい。ところが、図８に示したようなＩＣチップ１取付
け後にキャップ９を選別して高さを合わせる構造では、
キャップ９を複数種類形成しておかなければならず、コ
スト，歩留りの悪化につながるという問題がある。
Ｃチップ実装後にキャップ９の選別を行なうことによっ
てキャップ９とＩＣチップ１との接着厚を一定にすれば
よい。ところが、図８に示したようなＩＣチップ１取付
け後にキャップ９を選別して高さを合わせる構造では、
キャップ９を複数種類形成しておかなければならず、コ
スト，歩留りの悪化につながるという問題がある。
【００１１】キャップ高さとＩＣチップ実装高さの調整
を行なわないと、図９に示す配線基板２からキャップ９
の内側底部（内壁）までの高さＨのばらつきは±０．０
３mm程度あり、前記配線基板２からフェイスダウン実装
されているＩＣチップ１上面までの高さｈのばらつきは
±０．０５mmあるため、ＩＣチップ１とキャップ９とを
接着する接着剤１１の厚みは最低厚を０．０３mmとする
と０．０３〜０．２１mmとばらつくことになる。なお、
図９はキャップの寸法を変えない場合の従来の半導体装
置の一部を拡大して示す断面図である。
を行なわないと、図９に示す配線基板２からキャップ９
の内側底部（内壁）までの高さＨのばらつきは±０．０
３mm程度あり、前記配線基板２からフェイスダウン実装
されているＩＣチップ１上面までの高さｈのばらつきは
±０．０５mmあるため、ＩＣチップ１とキャップ９とを
接着する接着剤１１の厚みは最低厚を０．０３mmとする
と０．０３〜０．２１mmとばらつくことになる。なお、
図９はキャップの寸法を変えない場合の従来の半導体装
置の一部を拡大して示す断面図である。
【００１２】接着剤１１が厚くなると、発熱源であるＩ
Ｃチップ１から放熱面となるキャップ９の上面までの熱
抵抗が増加し、冷却効果が低下するという問題が生じ
る。また、接着剤１１が厚くなると接着剤１１中のボイ
ド除去が困難となり、熱抵抗の増加、熱ストレスによる
クラックの発生等、信頼性，品質も劣るという問題もあ
る。
Ｃチップ１から放熱面となるキャップ９の上面までの熱
抵抗が増加し、冷却効果が低下するという問題が生じ
る。また、接着剤１１が厚くなると接着剤１１中のボイ
ド除去が困難となり、熱抵抗の増加、熱ストレスによる
クラックの発生等、信頼性，品質も劣るという問題もあ
る。
【００１３】さらに、キャップ９とＩＣチップ１の接着
に半田を用いると、接着時に半田が信号リードや配線基
板２上へ飛散したり、リペア時の加熱によって前記半田
が溶融したりしてＩＣチップ１と配線基板２の接続部が
短絡する可能性もある。
に半田を用いると、接着時に半田が信号リードや配線基
板２上へ飛散したり、リペア時の加熱によって前記半田
が溶融したりしてＩＣチップ１と配線基板２の接続部が
短絡する可能性もある。
【００１４】
【課題を解決するための手段】第１の発明に係る半導体
装置は、配線基板とキャップの開口縁部との間に、ＩＣ
チップが臨む開口部を有する枠体を介装してなり、この
枠体に、前記キャップの開口縁部の内側に沿って配線基
板から離間する方向に延在されて前記キャップが嵌合す
るガイドを突設したものである。
装置は、配線基板とキャップの開口縁部との間に、ＩＣ
チップが臨む開口部を有する枠体を介装してなり、この
枠体に、前記キャップの開口縁部の内側に沿って配線基
板から離間する方向に延在されて前記キャップが嵌合す
るガイドを突設したものである。
【００１５】第２の発明に係る半導体装置は、第１の発
明の半導体装置において、ガイドに、枠体の開口部内に
臨みＩＣチップの側面に近接する仕切板を設けたもので
ある。
明の半導体装置において、ガイドに、枠体の開口部内に
臨みＩＣチップの側面に近接する仕切板を設けたもので
ある。
【００１６】
【作用】第１の発明に係る半導体装置では、キャップを
枠体のガイドに沿って上下に移動させることによってＩ
Ｃチップとキャップとの間隔が変わる。また、キャップ
を枠体に固着させるための封止材が配線基板上のＩＣチ
ップ接続用のパッド側に流れることを枠体のガイドが阻
止する。
枠体のガイドに沿って上下に移動させることによってＩ
Ｃチップとキャップとの間隔が変わる。また、キャップ
を枠体に固着させるための封止材が配線基板上のＩＣチ
ップ接続用のパッド側に流れることを枠体のガイドが阻
止する。
【００１７】第２の発明に係る半導体装置では、ＩＣチ
ップとキャップとの接着部分は仕切板によってＩＣチッ
プ実装部に対して隔絶される。
ップとキャップとの接着部分は仕切板によってＩＣチッ
プ実装部に対して隔絶される。
【００１８】
【実施例】以下、本発明の一実施例を図１によって詳細
に説明する。図１は本発明に係る半導体装置の断面図
で、同図において前記図７ないし図９で説明したものと
同一もしくは同等部材については、同一符号を付し詳細
な説明は省略する。
に説明する。図１は本発明に係る半導体装置の断面図
で、同図において前記図７ないし図９で説明したものと
同一もしくは同等部材については、同一符号を付し詳細
な説明は省略する。
【００１９】図１に示す半導体装置は、ＴＡＢリード３
を配線基板２上に形成されたパッド８に金−金熱圧着法
によって接続させることによってＩＣチップ１が配線基
板２上にフェイスダウンで実装されている。そして、前
記ＩＣチップ１はキャップ９および後述する封止高さ調
整枠２１によって封止されている。なお、配線基板２に
は、この半導体装置を不図示の基板等に接続するための
バンプ６が設けられている。
を配線基板２上に形成されたパッド８に金−金熱圧着法
によって接続させることによってＩＣチップ１が配線基
板２上にフェイスダウンで実装されている。そして、前
記ＩＣチップ１はキャップ９および後述する封止高さ調
整枠２１によって封止されている。なお、配線基板２に
は、この半導体装置を不図示の基板等に接続するための
バンプ６が設けられている。
【００２０】２１はキャップ９を支持する枠体としての
封止高さ調整枠である。この封止高さ調整枠２１は、本
実施例ではアルミナセラミックスによって平面視ロ字状
に形成されており、外周側のキャップ接着フランジ２２
と、内周側のキャップガイド２３とによって断面Ｌ字状
に形成されている。また、この封止高さ調整枠２１の開
口幅は、開口部内にＩＣチップ１，ＴＡＢリード３等を
臨ませることができるような寸法に設定されている。
封止高さ調整枠である。この封止高さ調整枠２１は、本
実施例ではアルミナセラミックスによって平面視ロ字状
に形成されており、外周側のキャップ接着フランジ２２
と、内周側のキャップガイド２３とによって断面Ｌ字状
に形成されている。また、この封止高さ調整枠２１の開
口幅は、開口部内にＩＣチップ１，ＴＡＢリード３等を
臨ませることができるような寸法に設定されている。
【００２１】平面視ロ字状を呈する前記キャップガイド
２３は、配線基板２から離間する方向に延設されてお
り、その外側にキャップ９が嵌合できるような外径寸法
をもって形成されている。
２３は、配線基板２から離間する方向に延設されてお
り、その外側にキャップ９が嵌合できるような外径寸法
をもって形成されている。
【００２２】そして、この封止高さ調整枠２１は、開口
部内にＩＣチップ１等を臨ませた状態で封止材２４を介
して配線基板２に接合されている。
部内にＩＣチップ１等を臨ませた状態で封止材２４を介
して配線基板２に接合されている。
【００２３】なお、この封止高さ調整枠２１の材質とし
ては、上述したもの以外に、例えばＡＩＮ，ＳｉＣ，コ
バール，Ｃｕ／Ｗ合金等を用いることもできる。また、
前記封止材２４としては、エポキシ樹脂剤，Ｓｎ／Ｐｂ
半田，Ａｕ／Ｓｎ，Ａｕ／Ｓｉ，Ａｕ／Ｇｅ，Ａｇろう
等の各種ろう材を用いる。
ては、上述したもの以外に、例えばＡＩＮ，ＳｉＣ，コ
バール，Ｃｕ／Ｗ合金等を用いることもできる。また、
前記封止材２４としては、エポキシ樹脂剤，Ｓｎ／Ｐｂ
半田，Ａｕ／Ｓｎ，Ａｕ／Ｓｉ，Ａｕ／Ｇｅ，Ａｇろう
等の各種ろう材を用いる。
【００２４】キャップ９は、その開口縁部が前記封止高
さ調整枠２１のキャップ接着フランジ２２に封止材２５
を介して封止接合されると共に、内側底部が接着剤２６
を介してＩＣチップ１の上面（裏面）に接着されてい
る。キャップ９を封止高さ調整枠２１に接合するときに
は、キャップ９の開口部内に封止高さ調整枠２１のキャ
ップガイド２３を嵌入させるようにして行う。
さ調整枠２１のキャップ接着フランジ２２に封止材２５
を介して封止接合されると共に、内側底部が接着剤２６
を介してＩＣチップ１の上面（裏面）に接着されてい
る。キャップ９を封止高さ調整枠２１に接合するときに
は、キャップ９の開口部内に封止高さ調整枠２１のキャ
ップガイド２３を嵌入させるようにして行う。
【００２５】前記封止材２５としては、前記封止高さ調
整枠２１を配線基板２に接合した封止材２４と同じもの
を使用することができるが、設備等の接合条件により材
料を変更してもかまわない。例えば、８０Ａｕ／２０Ｓ
ｎ半田等を採用することもできる。また、接着剤２６と
しては熱伝導性の高いものが採用される。例えば、エポ
テック社製エポテックB9028 、Ｓｎ／Ｐｂ半田ペースト
等をテンプレートによる印刷等の手法を用いて薄く、一
定量供給して接着する。
整枠２１を配線基板２に接合した封止材２４と同じもの
を使用することができるが、設備等の接合条件により材
料を変更してもかまわない。例えば、８０Ａｕ／２０Ｓ
ｎ半田等を採用することもできる。また、接着剤２６と
しては熱伝導性の高いものが採用される。例えば、エポ
テック社製エポテックB9028 、Ｓｎ／Ｐｂ半田ペースト
等をテンプレートによる印刷等の手法を用いて薄く、一
定量供給して接着する。
【００２６】すなわち、キャップ９を封止高さ調整枠２
１に嵌合装着させた状態では、キャップ９はキャップガ
イド２３に沿って高さ方向へ移動自在となる。このた
め、配線基板２からＩＣチップ１上面までの実装高さや
キャップ９高さがばらついていたとしても、キャップ９
の内側底面が接着剤２６を介してＩＣチップ１上面に密
着する位置でキャップ９を封止高さ調整枠２１に確実に
封止接合することができる。
１に嵌合装着させた状態では、キャップ９はキャップガ
イド２３に沿って高さ方向へ移動自在となる。このた
め、配線基板２からＩＣチップ１上面までの実装高さや
キャップ９高さがばらついていたとしても、キャップ９
の内側底面が接着剤２６を介してＩＣチップ１上面に密
着する位置でキャップ９を封止高さ調整枠２１に確実に
封止接合することができる。
【００２７】例えば、配線基板２からのＩＣチップ１実
装高さを０．８±０．０５mmとし、キャップ９の開口縁
から内側底面までの高さを０．３±０．０５mmとして、
封止高さ調整枠２１を厚み０．２±０．０５mm，高さ
０．４±０．０５mm，封止材２４，２５厚を０．０１〜
０．０５mmとすると、前記キャップ９の内側底面の高さ
は最悪でも０．５５〜１．０mmの範囲で移動が可能とな
り、接着剤２６厚は０〜０．１５mmの範囲で厚みを選択
することができ、接着剤２６の供給方法によっては０．
０１±０．００５mmの精度での接着が可能となる。
装高さを０．８±０．０５mmとし、キャップ９の開口縁
から内側底面までの高さを０．３±０．０５mmとして、
封止高さ調整枠２１を厚み０．２±０．０５mm，高さ
０．４±０．０５mm，封止材２４，２５厚を０．０１〜
０．０５mmとすると、前記キャップ９の内側底面の高さ
は最悪でも０．５５〜１．０mmの範囲で移動が可能とな
り、接着剤２６厚は０〜０．１５mmの範囲で厚みを選択
することができ、接着剤２６の供給方法によっては０．
０１±０．００５mmの精度での接着が可能となる。
【００２８】したがって、キャップ９を封止高さ調整枠
２１のキャップガイド２３に沿って上下に移動させるこ
とによってＩＣチップ１とキャップ９との間隔が変わる
から、キャップ９を一種類だけ形成しても接着剤２６の
厚みを所定厚とすることができる。
２１のキャップガイド２３に沿って上下に移動させるこ
とによってＩＣチップ１とキャップ９との間隔が変わる
から、キャップ９を一種類だけ形成しても接着剤２６の
厚みを所定厚とすることができる。
【００２９】なお、本実施例ではＩＣチップ１をフェイ
スダウンで配線基板２上に実装するためにＴＡＢ接続を
行った例を示したが、図２および図３に示すように、フ
リップチップ接続法やマイクロピン接続法を採用するこ
ともできる。
スダウンで配線基板２上に実装するためにＴＡＢ接続を
行った例を示したが、図２および図３に示すように、フ
リップチップ接続法やマイクロピン接続法を採用するこ
ともできる。
【００３０】図２は第１の発明に係る半導体装置のフリ
ップチップ接続法によりＩＣチップが実装された他の実
施例を示す断面図、図３は第１の発明に係る半導体装置
のマイクロピン接続法によりＩＣチップが実装された他
の実施例を示す断面図である。これらの図において前記
図１で説明したものと同一もしくは同等部材について
は、同一符号を付し詳細な説明は省略する。
ップチップ接続法によりＩＣチップが実装された他の実
施例を示す断面図、図３は第１の発明に係る半導体装置
のマイクロピン接続法によりＩＣチップが実装された他
の実施例を示す断面図である。これらの図において前記
図１で説明したものと同一もしくは同等部材について
は、同一符号を付し詳細な説明は省略する。
【００３１】図２に示した半導体装置は、ＩＣチップ１
に高温半田バンプ３１（例えば、１０Ｓｎ／９０Ｐｂ，
８０Ａｕ／２０Ｓｎ等）が設けられ、この高温半田バン
プ３１を配線基板２上のパッド８に接合させることによ
って、ＩＣチップ１が配線基板上に実装されている。そ
して、キャップ９が封止高さ調整枠２１を介して配線基
板２上に接合されている。また、配線基板２には、図１
に示したバンプ６の代わりにマイクロピン３２が設けら
れている。
に高温半田バンプ３１（例えば、１０Ｓｎ／９０Ｐｂ，
８０Ａｕ／２０Ｓｎ等）が設けられ、この高温半田バン
プ３１を配線基板２上のパッド８に接合させることによ
って、ＩＣチップ１が配線基板上に実装されている。そ
して、キャップ９が封止高さ調整枠２１を介して配線基
板２上に接合されている。また、配線基板２には、図１
に示したバンプ６の代わりにマイクロピン３２が設けら
れている。
【００３２】図３に示した半導体装置は、ＩＣチップ１
に微小リードピン（以下、マイクロピンという）３３が
設けられ、このマイクロピン３３の下端を配線基板２上
のパッド８に接合させることによって、ＩＣチップ１が
配線基板２上に実装されている。なお、マイクロピン３
３の下端は高温半田（例えば、１０Ｓｎ／９０Ｐｂ，８
０Ａｕ／２０Ｓｎ等）を介してパッド８に接合され、マ
イクロピン３３の上端は、より高温の半田（例えば、Ｃ
ｄ／Ａｇ，Ｚｎ／Ａｌ等）を介してＩＣチップ１のパッ
ド１ａに接合されている。そして、キャップ９が封止高
さ調整枠２１を介して配線基板２上に接合されている。
また、配線基板２には、図１に示したバンプ６の代わり
にガルウイング状のリード３４が設けられている。
に微小リードピン（以下、マイクロピンという）３３が
設けられ、このマイクロピン３３の下端を配線基板２上
のパッド８に接合させることによって、ＩＣチップ１が
配線基板２上に実装されている。なお、マイクロピン３
３の下端は高温半田（例えば、１０Ｓｎ／９０Ｐｂ，８
０Ａｕ／２０Ｓｎ等）を介してパッド８に接合され、マ
イクロピン３３の上端は、より高温の半田（例えば、Ｃ
ｄ／Ａｇ，Ｚｎ／Ａｌ等）を介してＩＣチップ１のパッ
ド１ａに接合されている。そして、キャップ９が封止高
さ調整枠２１を介して配線基板２上に接合されている。
また、配線基板２には、図１に示したバンプ６の代わり
にガルウイング状のリード３４が設けられている。
【００３３】図２および図３に示したように構成しても
図１で示した実施例と同等の効果が得られる。なお、配
線基板２に設けられるバンプ６，マイクロピン３２およ
びガルウイング状リード３４はどのように組み合わせて
もよい。
図１で示した実施例と同等の効果が得られる。なお、配
線基板２に設けられるバンプ６，マイクロピン３２およ
びガルウイング状リード３４はどのように組み合わせて
もよい。
【００３４】また、上述したＴＡＢ実装方式，マイクロ
ピン接続方式では、それぞれＴＡＢリード，マイクロピ
ンがＩＣチップ１と配線基板２との熱膨張差による熱ス
トレスを緩和するため、配線基板２として例えばアルミ
ナセラミックスのようなシリコンと熱膨張係数に差のあ
る材料を使用することが可能である。半田バンプによる
フリップチップ実装方式では、ＩＣチップ１のサイズに
よって熱膨張係数による材料の選択が必要となる。
ピン接続方式では、それぞれＴＡＢリード，マイクロピ
ンがＩＣチップ１と配線基板２との熱膨張差による熱ス
トレスを緩和するため、配線基板２として例えばアルミ
ナセラミックスのようなシリコンと熱膨張係数に差のあ
る材料を使用することが可能である。半田バンプによる
フリップチップ実装方式では、ＩＣチップ１のサイズに
よって熱膨張係数による材料の選択が必要となる。
【００３５】次に、第２の発明に係る半導体装置を図４
によって詳細に説明する。図４は第２の発明に係る半導
体装置の断面図で、同図において前記図１で説明したも
のと同一もしくは同等部材については、同一符号を付し
詳細な説明は省略する。
によって詳細に説明する。図４は第２の発明に係る半導
体装置の断面図で、同図において前記図１で説明したも
のと同一もしくは同等部材については、同一符号を付し
詳細な説明は省略する。
【００３６】図４において、４１は封止高さ調整枠２１
に一体に設けられた仕切板で、この仕切板４１は、封止
高さ調整枠２１におけるキャップガイド２３の先端部か
ら開口部内へ延出されている。すなわち、封止高さ調整
枠２１は、キャップ接着フランジ２２と、キャップガイ
ド２３と、仕切板４１とによって断面階段状に形成され
ている。そして、この仕切板４１の突出寸法としては、
開口部内に位置するＩＣチップ１の側面に突出端が近接
するような寸法に設定されている。
に一体に設けられた仕切板で、この仕切板４１は、封止
高さ調整枠２１におけるキャップガイド２３の先端部か
ら開口部内へ延出されている。すなわち、封止高さ調整
枠２１は、キャップ接着フランジ２２と、キャップガイ
ド２３と、仕切板４１とによって断面階段状に形成され
ている。そして、この仕切板４１の突出寸法としては、
開口部内に位置するＩＣチップ１の側面に突出端が近接
するような寸法に設定されている。
【００３７】ＩＣチップ１が実装された配線基板２上に
この封止高さ調整枠２１を接合すると、ＩＣチップ１の
４側面に仕切板４１が近接し、ＩＣチップ１の側方空間
が仕切板４１によって上下に画成されることになる。
この封止高さ調整枠２１を接合すると、ＩＣチップ１の
４側面に仕切板４１が近接し、ＩＣチップ１の側方空間
が仕切板４１によって上下に画成されることになる。
【００３８】そして、その封止高さ調整枠２１にキャッ
プ９を接合させるときに、キャップ９の内側底面とＩＣ
チップ１の上面を接着する接着剤２６として導電性を有
し粘度の低い接着剤（例えば、Ｓｎ／Ｐｂ半田等）を用
いた場合、この接着剤２６が接着時の飛散（例えば、接
着剤２６として半田等を使用した場合）・流動（例え
ば、接着剤２６としてＡｇフィラーを有するエポキシ接
着剤等を使用した場合）によってＩＣチップ１と配線基
板２の接合部に浸入することを防ぐことができる。
プ９を接合させるときに、キャップ９の内側底面とＩＣ
チップ１の上面を接着する接着剤２６として導電性を有
し粘度の低い接着剤（例えば、Ｓｎ／Ｐｂ半田等）を用
いた場合、この接着剤２６が接着時の飛散（例えば、接
着剤２６として半田等を使用した場合）・流動（例え
ば、接着剤２６としてＡｇフィラーを有するエポキシ接
着剤等を使用した場合）によってＩＣチップ１と配線基
板２の接合部に浸入することを防ぐことができる。
【００３９】したがって、ＩＣチップ１とキャップ９と
の接着部分は仕切板４１によってＩＣチップ１実装部に
対して隔絶されるから、接着剤２６がＩＣチップ実装部
に飛散したり流動したりして浸入することを防ぐことが
できる。
の接着部分は仕切板４１によってＩＣチップ１実装部に
対して隔絶されるから、接着剤２６がＩＣチップ実装部
に飛散したり流動したりして浸入することを防ぐことが
できる。
【００４０】なお、図４で示した実施例ではＩＣチップ
１をフェイスダウンで配線基板２上に実装するためにＴ
ＡＢ接続を行った例を示したが、図５および図６に示す
ように、フリップチップ接続法やマイクロピン接続法を
採用することもできる。
１をフェイスダウンで配線基板２上に実装するためにＴ
ＡＢ接続を行った例を示したが、図５および図６に示す
ように、フリップチップ接続法やマイクロピン接続法を
採用することもできる。
【００４１】図５は第２の発明に係る半導体装置のフリ
ップチップ接続法によりＩＣチップが実装された他の実
施例を示す断面図、図６は第２の発明に係る半導体装置
のマイクロピン接続法によりＩＣチップが実装された他
の実施例を示す断面図である。これらの図において前記
図１〜図４で説明したものと同一もしくは同等部材につ
いては、同一符号を付し詳細な説明は省略する。
ップチップ接続法によりＩＣチップが実装された他の実
施例を示す断面図、図６は第２の発明に係る半導体装置
のマイクロピン接続法によりＩＣチップが実装された他
の実施例を示す断面図である。これらの図において前記
図１〜図４で説明したものと同一もしくは同等部材につ
いては、同一符号を付し詳細な説明は省略する。
【００４２】図５に示した半導体装置は、ＩＣチップ１
に高温半田バンプ３１が設けられ、この高温半田バンプ
３１を配線基板２上のパッド８に接合させることによっ
て、ＩＣチップ１が配線基板上に実装されている。そし
て、キャップ９が封止高さ調整枠２１を介して配線基板
２上に接合されている。また、配線基板２には、図４に
示したバンプ６の代わりにマイクロピン３２が設けられ
ている。
に高温半田バンプ３１が設けられ、この高温半田バンプ
３１を配線基板２上のパッド８に接合させることによっ
て、ＩＣチップ１が配線基板上に実装されている。そし
て、キャップ９が封止高さ調整枠２１を介して配線基板
２上に接合されている。また、配線基板２には、図４に
示したバンプ６の代わりにマイクロピン３２が設けられ
ている。
【００４３】図６に示した半導体装置は、ＩＣチップ１
にマイクロピン３３が設けられ、このマイクロピン３３
の下端を配線基板２上のパッド８に接合させることによ
って、ＩＣチップ１が配線基板２上に実装されている。
そして、キャップ９が封止高さ調整枠２１を介して配線
基板２上に接合されている。また、配線基板２には、図
４に示したバンプ６の代わりにガルウイング状のリード
３４が設けられている。
にマイクロピン３３が設けられ、このマイクロピン３３
の下端を配線基板２上のパッド８に接合させることによ
って、ＩＣチップ１が配線基板２上に実装されている。
そして、キャップ９が封止高さ調整枠２１を介して配線
基板２上に接合されている。また、配線基板２には、図
４に示したバンプ６の代わりにガルウイング状のリード
３４が設けられている。
【００４４】図５および図６に示したように構成しても
図４で説明した実施例と同等の効果が得られる。
図４で説明した実施例と同等の効果が得られる。
【００４５】
【発明の効果】以上説明したように第１の発明に係る半
導体装置は、配線基板とキャップの開口縁部との間に、
ＩＣチップが臨む開口部を有する枠体を介装してなり、
この枠体に、前記キャップの開口縁部の内側に沿って配
線基板から離間する方向に延在されて前記キャップが嵌
合するガイドを突設したため、キャップを枠体のガイド
に沿って上下に移動させることによってＩＣチップとキ
ャップとの間隔が変わる。
導体装置は、配線基板とキャップの開口縁部との間に、
ＩＣチップが臨む開口部を有する枠体を介装してなり、
この枠体に、前記キャップの開口縁部の内側に沿って配
線基板から離間する方向に延在されて前記キャップが嵌
合するガイドを突設したため、キャップを枠体のガイド
に沿って上下に移動させることによってＩＣチップとキ
ャップとの間隔が変わる。
【００４６】したがって、ＩＣチップの実装高さやキャ
ップ高さがばらついていても、ＩＣチップとキャップを
薄く一定の厚みの接着剤で接着することが可能となる。
このため、ＩＣチップからキャップ上面までの熱抵抗を
下げられ、冷却効率が向上すると共に、接着剤中のボイ
ド除去が容易となることから、半導体装置の信頼性，品
質も向上するという効果がある。また、キャップを枠体
に固着させるための封止材が配線基板上のＩＣチップ接
続用のパッド側に流れることを枠体のガイドが阻止する
ため、前記封止材が多くてもこの封止材によってＩＣチ
ップのリード間が短絡されてしまうことはない。この短
絡防止は、配線基板上に設けた枠体によって実現してい
るので、配線基板は何ら加工を施さなくてよい。すなわ
ち、配線基板を加工してこれに段差を設ける必要はな
い。
ップ高さがばらついていても、ＩＣチップとキャップを
薄く一定の厚みの接着剤で接着することが可能となる。
このため、ＩＣチップからキャップ上面までの熱抵抗を
下げられ、冷却効率が向上すると共に、接着剤中のボイ
ド除去が容易となることから、半導体装置の信頼性，品
質も向上するという効果がある。また、キャップを枠体
に固着させるための封止材が配線基板上のＩＣチップ接
続用のパッド側に流れることを枠体のガイドが阻止する
ため、前記封止材が多くてもこの封止材によってＩＣチ
ップのリード間が短絡されてしまうことはない。この短
絡防止は、配線基板上に設けた枠体によって実現してい
るので、配線基板は何ら加工を施さなくてよい。すなわ
ち、配線基板を加工してこれに段差を設ける必要はな
い。
【００４７】第２の発明に係る半導体装置は、第１の発
明の半導体装置において、ガイドに、枠体の開口部内に
臨みＩＣチップの側面に近接する仕切板を設けたため、
ＩＣチップとキャップとの接着部分は仕切板によってＩ
Ｃチップ実装部に対して隔絶される。
明の半導体装置において、ガイドに、枠体の開口部内に
臨みＩＣチップの側面に近接する仕切板を設けたため、
ＩＣチップとキャップとの接着部分は仕切板によってＩ
Ｃチップ実装部に対して隔絶される。
【００４８】したがって、ＩＣチップとキャップとを接
着する接着剤がＩＣチップ実装部に浸入することを防ぐ
ことができるから、信頼性，品質が向上されると共に、
製品の歩留りを向上させることができる。
着する接着剤がＩＣチップ実装部に浸入することを防ぐ
ことができるから、信頼性，品質が向上されると共に、
製品の歩留りを向上させることができる。
【図１】本発明に係る半導体装置の断面図である。
【図２】第１の発明に係る半導体装置のフリップチップ
接続法によりＩＣチップが実装された他の実施例を示す
断面図である。
接続法によりＩＣチップが実装された他の実施例を示す
断面図である。
【図３】第１の発明に係る半導体装置のマイクロピン接
続法によりＩＣチップが実装された他の実施例を示す断
面図である。
続法によりＩＣチップが実装された他の実施例を示す断
面図である。
【図４】第２の発明に係る半導体装置の断面図である。
【図５】第２の発明に係る半導体装置のフリップチップ
接続法によりＩＣチップが実装された他の実施例を示す
断面図である。
接続法によりＩＣチップが実装された他の実施例を示す
断面図である。
【図６】第２の発明に係る半導体装置のマイクロピン接
続法によりＩＣチップが実装された他の実施例を示す断
面図である。
続法によりＩＣチップが実装された他の実施例を示す断
面図である。
【図７】従来の半導体装置を示す断面図である。
【図８】フリップチップ実装方式の従来の半導体装置の
一部を拡大して示す断面図である。
一部を拡大して示す断面図である。
【図９】キャップの寸法を変えない場合の従来の半導体
装置の一部を拡大して示す断面図である。
装置の一部を拡大して示す断面図である。
１ ＩＣチップ ２ 配線基板 ９ キャップ ２１ 封止高さ調整枠 ２３ キャップガイド ２６ 接着剤 ４１ 仕切板
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 23/02 H01L 23/04
Claims (2)
- 【請求項１】 ＩＣチップがフェイスダウンで配線基板
に実装され、このＩＣチップに、開口縁部が配線基板側
に接合されかつ内側底部がＩＣチップに接合される気密
封止用キャップを被冠させた半導体装置において、前記
配線基板と前記キャップの開口縁部との間に、ＩＣチッ
プが臨む開口部を有する枠体を介装してなり、この枠体
に、前記キャップの開口縁部の内側に沿って配線基板か
ら離間する方向に延在されて前記キャップが嵌合するガ
イドを突設したことを特徴とする半導体装置。 - 【請求項２】 請求項１記載の半導体装置において、ガ
イドに、枠体の開口部内に臨みＩＣチップの側面に近接
する仕切板を設けたことを特徴とする半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4090166A JP2827684B2 (ja) | 1992-03-17 | 1992-03-17 | 半導体装置 |
| CA002089435A CA2089435C (en) | 1992-02-14 | 1993-02-12 | Semiconductor device |
| US08/016,938 US5311402A (en) | 1992-02-14 | 1993-02-12 | Semiconductor device package having locating mechanism for properly positioning semiconductor device within package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4090166A JP2827684B2 (ja) | 1992-03-17 | 1992-03-17 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05267486A JPH05267486A (ja) | 1993-10-15 |
| JP2827684B2 true JP2827684B2 (ja) | 1998-11-25 |
Family
ID=13990904
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4090166A Expired - Lifetime JP2827684B2 (ja) | 1992-02-14 | 1992-03-17 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2827684B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09511617A (ja) * | 1994-04-05 | 1997-11-18 | オリン コーポレイション | キャビティの充填がなされた金属製電子パッケージ |
| US5789809A (en) * | 1995-08-22 | 1998-08-04 | National Semiconductor Corporation | Thermally enhanced micro-ball grid array package |
| US5956576A (en) * | 1996-09-13 | 1999-09-21 | International Business Machines Corporation | Enhanced protection of semiconductors with dual surface seal |
| JP3579740B2 (ja) * | 1998-04-18 | 2004-10-20 | Ｔｄｋ株式会社 | 電子部品の製造方法 |
| JP5540711B2 (ja) * | 2010-01-13 | 2014-07-02 | 富士通株式会社 | 電子装置及びその製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60213047A (ja) * | 1984-04-06 | 1985-10-25 | Nec Corp | チツプキヤリア |
| JPH0638458B2 (ja) * | 1985-09-12 | 1994-05-18 | 日本電気株式会社 | チツプキヤリアとその製造方法 |
-
1992
- 1992-03-17 JP JP4090166A patent/JP2827684B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05267486A (ja) | 1993-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2089435C (en) | Semiconductor device | |
| US6707149B2 (en) | Low cost and compliant microelectronic packages for high i/o and fine pitch | |
| US5789820A (en) | Method for manufacturing heat radiating resin-molded semiconductor device | |
| JPH05226487A (ja) | 半導体装置 | |
| JP2827684B2 (ja) | 半導体装置 | |
| EP0500074A1 (en) | Structure of semiconductor IC chip | |
| US20040070080A1 (en) | Low cost, high performance flip chip package structure | |
| US11211262B2 (en) | Electronic apparatus having inter-chip stiffener | |
| JP2845022B2 (ja) | 半導体装置 | |
| JPH07106334A (ja) | 光学半導体装置を光学基板に付着する方法 | |
| JP2936819B2 (ja) | Ｉｃチップの実装構造 | |
| JP2646989B2 (ja) | チップキャリア | |
| JP2845218B2 (ja) | 電子部品の実装構造およびその製造方法 | |
| JPH06120296A (ja) | 半導体集積回路装置 | |
| JP2806362B2 (ja) | 半導体装置の製造方法 | |
| JPH06232282A (ja) | チップキャリア | |
| JPH0661368A (ja) | フリップチップ型半導体装置 | |
| JPH09260441A (ja) | 半導体装置 | |
| JPH05326625A (ja) | Ｌｓｉ実装構造 | |
| JP2748776B2 (ja) | Ｌｓｉ実装体 | |
| JP3267671B2 (ja) | 半導体装置 | |
| JPH0661306A (ja) | チップキャリアとその実装構造体 | |
| JPH05129368A (ja) | 半導体装置 | |
| JPH06204396A (ja) | 半導体装置 | |
| JPH05275578A (ja) | 半導体装置 |