JP2826049B2 - Semiconductor device and manufacturing method thereof - Google Patents
Semiconductor device and manufacturing method thereofInfo
- Publication number
- JP2826049B2 JP2826049B2 JP5268718A JP26871893A JP2826049B2 JP 2826049 B2 JP2826049 B2 JP 2826049B2 JP 5268718 A JP5268718 A JP 5268718A JP 26871893 A JP26871893 A JP 26871893A JP 2826049 B2 JP2826049 B2 JP 2826049B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- semiconductor element
- carrier
- resin
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00013—Fully indexed content
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/0665—Epoxy resin
Landscapes
- Wire Bonding (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は半導体素子の集積回路部
を保護し、かつ外部装置と半導体素子の電気的接続を安
定に確保し、さらにもっとも高密度な実装を可能とした
半導体装置に関するものである。本発明の半導体装置に
より、情報通信機器、事務用電子機器、家庭用電子機
器、測定装置、組み立てロボット等の産業用電子機器、
医療用電子機器、電子玩具等の小型化を容易にするもの
である。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device which protects an integrated circuit portion of a semiconductor device, stably secures an electrical connection between an external device and the semiconductor device, and which enables the highest density mounting. It is. By the semiconductor device of the present invention, information communication equipment, office electronic equipment, home electronic equipment, measuring equipment, industrial electronic equipment such as an assembly robot,
This facilitates downsizing of medical electronic devices and electronic toys.
【0002】[0002]
【従来の技術】以下、従来の半導体装置について図面を
参照しながら説明する。図11はクワッドフラットパッ
ク(QFP)と呼ばれる従来の半導体装置を示す断面図
である。図11を参照しながら従来の半導体装置の構成
について説明する。従来の半導体装置としては、外部電
極端子が半導体パッケージの側面に設けられている半導
体装置を例として説明する。2. Description of the Related Art A conventional semiconductor device will be described below with reference to the drawings. FIG. 11 is a cross-sectional view showing a conventional semiconductor device called a quad flat pack (QFP). The configuration of a conventional semiconductor device will be described with reference to FIG. As a conventional semiconductor device, a semiconductor device in which external electrode terminals are provided on side surfaces of a semiconductor package will be described as an example.
【0003】表面に電極(図示せず)を有した半導体素
子1が、セラミックなどを絶縁基体とした半導体パッケ
ージ2のくぼみ部3に搭載されている。半導体パッケー
ジ2の半導体素子1が搭載されているくぼみ部3の周辺
には、ワイヤボンドエリア4が形成されており、ワイヤ
ボンドエリア4には電極5が半導体素子1に形成されて
いる電極と対応して形成されている。そして、ワイヤボ
ンドエリア4の電極5と半導体素子1上に形成された電
極とがAuなどの細線6で接合されている。また、ワイ
ヤボンドエリア4の電極5と外部との導通のために、半
導体パッケージ2の側面には外部電極端子7が形成され
ている。そして、蓋体8が半導体素子1、ワイヤボンド
エリア4の電極5と半導体素子1上に形成された電極と
接合しているAuなどの細線6を保護する目的で取り付
けられている。A semiconductor element 1 having an electrode (not shown) on its surface is mounted in a recess 3 of a semiconductor package 2 using ceramic or the like as an insulating base. A wire bond area 4 is formed around the recess 3 where the semiconductor element 1 of the semiconductor package 2 is mounted, and an electrode 5 corresponding to the electrode formed on the semiconductor element 1 is formed in the wire bond area 4. It is formed. Then, the electrode 5 in the wire bond area 4 and the electrode formed on the semiconductor element 1 are joined by a thin wire 6 such as Au. Further, an external electrode terminal 7 is formed on a side surface of the semiconductor package 2 for conduction between the electrode 5 in the wire bond area 4 and the outside. A cover 8 is attached for the purpose of protecting the semiconductor element 1, the electrode 5 of the wire bond area 4, and the thin wire 6 such as Au bonded to the electrode formed on the semiconductor element 1.
【0004】次に従来の半導体装置の製造方法について
図面を参照しながら説明する。図12〜図14は従来の
半導体装置の製造方法を示す断面図である。Next, a conventional method for manufacturing a semiconductor device will be described with reference to the drawings. 12 to 14 are cross-sectional views illustrating a conventional method for manufacturing a semiconductor device.
【0005】従来の半導体装置の製造方法は、ダイスボ
ンド工程と、ワイヤボンド工程と、封止工程とよりなる
ものである。[0005] A conventional method of manufacturing a semiconductor device comprises a die bonding step, a wire bonding step, and a sealing step.
【0006】まず図12を参照して、ダイスボンド工程
について説明する。半導体素子1を、セラミックなどを
絶縁基体とした半導体パッケージ2のくぼみ部3に、導
電性接着剤により接着し搭載する。この工程はダイスボ
ンダーと呼ばれる装置で行なわれる。First, a die bonding step will be described with reference to FIG. The semiconductor element 1 is mounted on a concave portion 3 of a semiconductor package 2 using a ceramic or the like as an insulating base by using a conductive adhesive. This step is performed by an apparatus called a die bonder.
【0007】次に図13を参照して、ワイヤボンド工程
について説明する。半導体パッケージ2に搭載した半導
体素子1の電極と、半導体パッケージ2に設けられてい
るワイヤボンドエリア4の電極5とを電気的接続を行な
うために、AuまたはAlの細線6で接続する。この工
程はワイヤボンダーと呼ばれる装置で行なわれる。Next, a wire bonding step will be described with reference to FIG. The electrodes of the semiconductor element 1 mounted on the semiconductor package 2 and the electrodes 5 of the wire bond areas 4 provided on the semiconductor package 2 are electrically connected to each other by thin wires 6 of Au or Al. This step is performed by an apparatus called a wire bonder.
【0008】最後に図14を参照して、封止工程につい
て説明する。AuまたはAlの細線6で電極同士を接続
した後、細線6や半導体素子1の保護のために、蓋体8
により半導体パッケージ2のくぼみ部3を覆う形で封止
する。蓋体8は半導体パッケージ2に対して接着剤で取
り付け、封止する。Finally, the sealing step will be described with reference to FIG. After the electrodes are connected to each other with a thin wire 6 of Au or Al, a cover 8
To seal the recess 3 of the semiconductor package 2. The lid 8 is attached to the semiconductor package 2 with an adhesive and sealed.
【0009】また従来、半導体装置の半導体パッケージ
の種類は大きく二つに分けることができる。第1にセラ
ミックパッケージがある。セラミックパッケージはさら
に積層タイプのセラミックパッケージとガラス封止セラ
ミックパッケージとに大別される。積層タイプのセラミ
ックパッケージは、グリーンシートに、配線上必要な位
置に対して機械的な加工により微細な孔を設け、その孔
に導電性ペーストを充填し、さらに回路を印刷形成した
後積層を行ない、還元性雰囲気中において焼成すること
によりパッケージ本体を作る。ガラス封止タイプセラミ
ックパッケージはパッケージ本体の上面に低融点ガラス
を塗布し、リードフレームを取り付けた後、加熱炉内で
低融点ガラスを融解させることにより、パッケージ本体
とリードフレームとを接合し、さらに半導体素子が搭載
される中心部にはAuペースト等を塗布する。もっとも
一般的に用いられているのはプラスチックパッケージで
ある。このタイプのパッケージは、リードフレーム上に
半導体素子が搭載され、ワイヤーボンディング法にて電
気的接続がなされた後、金型の中空部分に保持し、エポ
キシ樹脂等の熱硬化性樹脂を主体とした樹脂を流入させ
た後に硬化させるものである。セラミックパッケージ、
プラスチックパッケージともに、半導体素子とパッケー
ジとの電気的接続にAuもしくはAlの微細線を用いる
ワイヤーボンディング法が主流である。このワイヤーボ
ンディング方法を用いた実装工法の場合、半導体素子が
取り付けられた周辺部にワイヤーを結線するための配線
領域を設ける必要があり、パッケージの小型化の阻害要
因となっていた。Conventionally, the types of semiconductor packages of a semiconductor device can be roughly divided into two types. First, there is a ceramic package. Ceramic packages are further classified into laminated ceramic packages and glass-sealed ceramic packages. Laminated ceramic packages are made by forming fine holes in the green sheet by mechanical processing at necessary positions on the wiring, filling the holes with conductive paste, printing and forming circuits, and then laminating. Then, the package body is manufactured by firing in a reducing atmosphere. The glass-sealed ceramic package applies low-melting glass to the top surface of the package body, attaches the lead frame, and then melts the low-melting glass in a heating furnace to join the package body and the lead frame. An Au paste or the like is applied to the center where the semiconductor element is mounted. The most commonly used is a plastic package. In this type of package, a semiconductor element is mounted on a lead frame, and after electrical connection is made by a wire bonding method, the package is held in a hollow portion of a mold and mainly made of a thermosetting resin such as an epoxy resin. After the resin has flowed in, it is cured. Ceramic package,
For the plastic package, a wire bonding method using a fine Au or Al wire for electrical connection between the semiconductor element and the package is mainly used. In the case of the mounting method using this wire bonding method, it is necessary to provide a wiring region for connecting a wire to a peripheral portion where the semiconductor element is attached, which has been an obstacle to miniaturization of a package.
【0010】また、半導体素子を直接回路基板に実装す
るフリップチップ実装工法を用いたパッケージの検討が
なされている。フリップチップ実装工法を用いたパッケ
ージは、特開昭62−118549号公報にも示された
ように、セラミックをそのパッケージの基板材料とした
場合、および特開昭63−65656号公報に示された
ように樹脂基材を基板材料とした場合とが検討されてい
る。従来検討されているフリップチップ実装タイプパッ
ケージの形状的特徴として、従来のワイヤーボンディン
グ方式のセラミックパッケージと同様、半導体素子が取
り付けられる部分が空洞になっているために、半導体素
子が取り付けられた後に半導体素子を保護する目的で、
金属もしくはセラミック等で作られた蓋体が、はんだ、
低融点ガラス、またはAu−Sn合金を接合材料として
用いるか、もしくは抵抗圧接等の方法を用いるかして取
り付けられる。前記半導体パッケージは電子機器の小型
化高性能化に伴い、外部電極の増大、半導体パッケージ
本体の小型化、薄型化が要求されている。また、半導体
素子より発生する熱のため、ヒートシンクを取り付けて
実装している。Further, a package using a flip-chip mounting method for mounting a semiconductor element directly on a circuit board has been studied. A package using the flip chip mounting method is disclosed in Japanese Patent Application Laid-Open No. Sho 62-118549, when ceramic is used as a substrate material of the package and in Japanese Patent Application Laid-Open No. 63-65656. Thus, the case where the resin base material is used as the substrate material is being studied. One of the features of the flip-chip package that has been studied in the past is that, like the conventional wire-bonding type ceramic package, the part where the semiconductor element is mounted is hollow, and the semiconductor is mounted after the semiconductor element is mounted. In order to protect the element,
The lid made of metal or ceramic etc.
The low-melting glass or Au-Sn alloy is used as a joining material, or is attached by using a method such as resistance pressure welding. With the miniaturization and high performance of electronic devices, the semiconductor package is required to increase the number of external electrodes and reduce the size and thickness of the semiconductor package body. Further, a heat sink is attached and mounted due to heat generated from the semiconductor element.
【0011】[0011]
【発明が解決しようとする課題】しかしながら前記従来
の半導体装置では、半導体パッケージ1本体の配線層の
微細化、多層化ならびに外部電極端子7の取り付け部分
の多方向化、外部電極端子7の間隔の微細化に対応した
構造であるが、半導体素子1と半導体パッケージ2との
電気的接続方法として、一般的にワイヤーボンディング
法が用いられている。そのため、半導体素子1の周辺部
に細線6を配線するための電極5である内部電極端子を
形成する領域として、半導体素子1の周囲2.0mm以
上が、さらに蓋体8を取り付ける領域として、ワイヤボ
ンドエリア4の周囲2.0mm以上がそれぞれ必要とさ
れる。このため、半導体パッケージ2の面積を半導体素
子1の寸法と同等程度にすることは不可能であり、半導
体パッケージ本体の小型化、薄型化の要求を満たすこと
ができない。また、高密度に装置の回路基板に半導体素
子を搭載する目的で、半導体素子を半導体パッケージに
収納することなく直接回路基板に実装する方法において
は、半導体素子より発生する熱のためヒートシンクを取
り付けて実装しなければならないので、薄型化は実現で
きない。However, in the above-mentioned conventional semiconductor device, the wiring layer of the semiconductor package 1 is made finer and multi-layered, the mounting direction of the external electrode terminals 7 is made multi-directional, and the distance between the external electrode terminals 7 is reduced. Although it has a structure corresponding to miniaturization, a wire bonding method is generally used as an electrical connection method between the semiconductor element 1 and the semiconductor package 2. Therefore, as a region for forming an internal electrode terminal which is an electrode 5 for wiring the thin wire 6 around the semiconductor element 1, 2.0 mm or more around the semiconductor element 1 is further used as a region for attaching the lid 8, and 2.0 mm or more around the bond area 4 is required. For this reason, it is impossible to make the area of the semiconductor package 2 approximately equal to the dimension of the semiconductor element 1, and it is not possible to satisfy the demands for downsizing and thinning of the semiconductor package body. In a method of mounting semiconductor elements directly on a circuit board without housing them in a semiconductor package in order to mount the semiconductor elements on the circuit board of the device at a high density, a heat sink is attached due to heat generated from the semiconductor elements. Since it must be mounted, thinning cannot be realized.
【0012】本発明は前記課題を解決するもので、半導
体素子の実装に必要な面積の小型化、薄型化ならびに半
導体パッケージの外部電極端子間隔の微細化を抑え、機
械的強度に問題のない外部電極形態を有し、ヒートシン
クなしでも正常動作を確保できる半導体装置を提供する
ことを目的としている。The present invention has been made to solve the above-mentioned problems, and it is possible to reduce the area required for mounting a semiconductor element, to reduce the thickness, and to suppress the fineness of the interval between external electrode terminals of a semiconductor package. It is an object of the present invention to provide a semiconductor device having an electrode configuration and capable of ensuring normal operation without a heat sink.
【0013】[0013]
【課題を解決するための手段】前記課題を解決するため
本発明における半導体装置は、以下のような構成を有し
ている。すなわち、上面に複数の電極と底面に格子状に
配列された外部電極端子とを有した絶縁性基体からなる
半導体キャリアと、前記半導体キャリア上面の複数の電
極と導電性接着剤により周辺電極が接合された半導体素
子と、前記半導体素子と前記半導体キャリアとの間隔と
前記半導体素子周辺端部を充填被覆している樹脂とより
なることを特徴とする。To solve the above problems, a semiconductor device according to the present invention has the following configuration. That is, a semiconductor carrier composed of an insulating substrate having a plurality of electrodes on an upper surface and external electrode terminals arranged in a lattice on a bottom surface, and a plurality of electrodes on the upper surface of the semiconductor carrier and a peripheral electrode joined by a conductive adhesive. And a resin which fills and covers a gap between the semiconductor element and the semiconductor carrier and a peripheral end of the semiconductor element.
【0014】また上面に複数の電極と底面に格子状に配
列された外部電極端子とを有した絶縁性基体からなる半
導体キャリアと、前記半導体キャリア上面の複数の電極
と導電性接着剤により周辺電極が接合された半導体素子
と、前記半導体素子裏面に形成された導電性被膜と、前
記半導体素子と前記半導体キャリアとの間隔と前記半導
体素子の周辺端部を充填被覆している樹脂と、前記半導
体素子の周辺端部を充填している前記樹脂表面に部分的
に形成され、前記半導体素子裏面に形成された導電性被
覆膜と、前記半導体キャリア上面に形成された電極とを
接続している導電性膜とよりなることを特徴とする。そ
して半導体素子と半導体キャリアとの間隔と前記半導体
素子の周辺端部を充填被覆している樹脂が、フィラーと
して高熱伝導性セラミックを含有しているエポキシ系樹
脂であることを特徴とする。また半導体素子と半導体キ
ャリアとの間隔と前記半導体素子の周辺端部を充填被覆
している封止樹脂構造において、前記封止樹脂が前記半
導体キャリア上面と接する角度が60度以下の傾斜面で
形成されていることを特徴とする。A semiconductor carrier comprising an insulating substrate having a plurality of electrodes on an upper surface and external electrode terminals arranged in a lattice on a bottom surface; and a plurality of electrodes on the upper surface of the semiconductor carrier and a peripheral electrode formed of a conductive adhesive. A semiconductor element, a conductive film formed on the back surface of the semiconductor element, a resin filling and covering a gap between the semiconductor element and the semiconductor carrier and a peripheral end of the semiconductor element, A conductive coating film formed partially on the resin surface filling the peripheral end of the device and formed on the back surface of the semiconductor device is connected to an electrode formed on the upper surface of the semiconductor carrier. It is characterized by comprising a conductive film. The resin filling and covering the gap between the semiconductor element and the semiconductor carrier and the peripheral edge of the semiconductor element is an epoxy resin containing a high thermal conductive ceramic as a filler. Further, in a sealing resin structure that fills and covers a gap between the semiconductor element and the semiconductor carrier and a peripheral end of the semiconductor element, an angle at which the sealing resin contacts an upper surface of the semiconductor carrier is formed with an inclined surface of 60 degrees or less. It is characterized by having been done.
【0015】製造方法においては、半導体素子の周辺電
極上にAuバンプを形成し、前記Auバンプに導電性接
着剤を供給する工程と、前記半導体素子上の前記導電性
接着剤が供給された前記Auバンプと、底面に外部電極
端子が一定の間隔で格子状に形成されている半導体キャ
リア上面の対応する電極とを接合した後、前記導電性接
着剤を熱硬化する工程と、エポキシ系の封止樹脂を前記
半導体素子と前記半導体キャリアとの間に形成された隙
間と周辺部とに注入し、硬化させ樹脂封止を行なう工程
とを有することを特徴とする。In the manufacturing method, a step of forming an Au bump on a peripheral electrode of the semiconductor element and supplying a conductive adhesive to the Au bump; and a step of supplying the conductive adhesive on the semiconductor element to the Au bump. After bonding the Au bumps and the corresponding electrodes on the upper surface of the semiconductor carrier in which external electrode terminals are formed at regular intervals in a lattice pattern on the bottom surface, a step of thermally curing the conductive adhesive; A step of injecting a sealing resin into a gap formed between the semiconductor element and the semiconductor carrier and a peripheral portion, and curing and sealing the resin.
【0016】また、裏面に導電性被膜の形成された半導
体素子の周辺電極上にAuバンプを形成し、前記Auバ
ンプに導電性接着剤を供給する工程と、前記半導体素子
上の前記導電性接着剤が供給された前記Auバンプと、
底面に外部電極端子が一定の間隔で格子状に形成されて
いる半導体キャリア上面の対応する電極とを接合した
後、前記導電性接着剤を熱硬化させる工程と、エポキシ
系の封止樹脂を前記半導体素子と前記半導体キャリアと
の間に形成された隙間と周辺部とに注入し、硬化させ樹
脂封止を行なう工程と、前記半導体素子の裏面と前記半
導体素子と前記半導体キャリアとの周辺部に形成された
封止樹脂の表面上に導電性インクを供給し、導電性膜を
形成する工程とを有することを特徴とする。A step of forming an Au bump on a peripheral electrode of the semiconductor element having a conductive film formed on the back surface and supplying a conductive adhesive to the Au bump; The Au bump supplied with an agent;
After bonding the corresponding electrodes on the upper surface of the semiconductor carrier, the external electrode terminals of which are formed in a grid at regular intervals on the bottom surface, a step of thermally curing the conductive adhesive; and A step of injecting into a gap formed between the semiconductor element and the semiconductor carrier and a peripheral part, and curing and sealing with a resin; and a step of filling the back surface of the semiconductor element and the peripheral part between the semiconductor element and the semiconductor carrier. Supplying a conductive ink onto the surface of the formed sealing resin to form a conductive film.
【0017】[0017]
【作用】前記構成により、本発明にかかる半導体装置
は、半導体素子を接続するためにこれまで必要不可欠で
あったワイヤーボンディングエリアが不必要となり、か
つ半導体キャリアと半導体素子との間に熱硬化性樹脂を
浸透させ、熱硬化させることにより半導体素子の保護が
でき、蓋体を取り付ける必要性がないことより、蓋体取
り付け領域が削除できる。そして前記熱硬化性樹脂にエ
ポキシ系の樹脂に高熱伝導セラミックを添加した樹脂を
用いているので、熱膨張率が低減し、熱伝導率の向上に
より、ヒートシンクなしで半導体装置の正常動作を確保
することができる。With the above arrangement, the semiconductor device according to the present invention does not require a wire bonding area which has been indispensable for connecting a semiconductor element, and has a thermosetting material between the semiconductor carrier and the semiconductor element. The semiconductor element can be protected by infiltrating the resin and heat-curing, and since there is no need to attach the lid, the lid attachment region can be eliminated. Since the thermosetting resin is a resin obtained by adding a high thermal conductive ceramic to an epoxy-based resin, the coefficient of thermal expansion is reduced, and the improved thermal conductivity ensures the normal operation of the semiconductor device without a heat sink. be able to.
【0018】さらに、外部電極端子を取り付ける領域が
キャリア底面全体を利用し、かつ格子状電極の狭ピッチ
形成を可能とするはんだバンプ構造を用いることによ
り、半導体装置をきわめて小さくすることが容易とな
る。また、回路基板の取り付け電極をパッケージ本体領
域下に設ける構造であるため、有効的な面積の利用が可
能となる。Further, by using a solder bump structure that allows the area for attaching the external electrode terminals to use the entire bottom surface of the carrier and enables the formation of a narrow pitch of the grid-like electrodes, it is easy to make the semiconductor device extremely small. . Further, since the mounting electrode of the circuit board is provided below the package body region, an effective area can be used.
【0019】また、半導体素子の裏面より半導体キャリ
アの電極に電気的接続が行なえることより、パワーIC
トランジスタ等のように裏面を電極として用いる場合
や、ランダムアクセスメモリーやマイクロコンピュータ
ーのように半導体素子内で負電圧を作り基板電極等に接
続する、いわゆるバックバイアスを取ることが可能とな
り、半導体素子をフェースダウン実装する場合におい
て、半導体素子の種類を考慮する必要がなくなる。Further, since an electric connection can be made to the electrode of the semiconductor carrier from the back surface of the semiconductor element, the power IC
When the back surface is used as an electrode such as a transistor, or when a negative voltage is generated in a semiconductor device and connected to a substrate electrode or the like as in a random access memory or a microcomputer, a so-called back bias can be taken. In the case of face-down mounting, it is not necessary to consider the type of the semiconductor element.
【0020】[0020]
【実施例】以下、本発明の一実施例について図面を参照
しながら説明する。An embodiment of the present invention will be described below with reference to the drawings.
【0021】まず第1の実施例について説明する。図1
は本実施例にかかる半導体装置の平面図である。図2は
本実施例にかかる半導体装置の底面図である。図3は本
実施例にかかる半導体装置の断面図であり、図1のA−
A1線部分の断面を示している。First, a first embodiment will be described. FIG.
FIG. 2 is a plan view of the semiconductor device according to the embodiment. FIG. 2 is a bottom view of the semiconductor device according to the present embodiment. FIG. 3 is a cross-sectional view of the semiconductor device according to the present embodiment.
The cross section taken along the line A1 is shown.
【0022】図1、図2および図3において、本実施例
にかかる半導体装置の構成について説明する。1, 2 and 3, the configuration of the semiconductor device according to this embodiment will be described.
【0023】表面の電極(図示せず)に、Auバンプ9
の形成された半導体素子10が、その表面側を下にして
セラミックを絶縁基体とした多層回路基板である半導体
キャリア11に接合されている。半導体キャリア11の
上面には半導体素子10との導通のための複数の電極1
2が形成されており、この電極12と半導体素子10上
に形成されたAuバンプ9とが導電性接着剤13で接合
されている。導電性接着剤13はAuバンプ9にあらか
じめ供給されている。そして、接合された半導体素子1
0と半導体キャリア11との間の隙間と、半導体素子1
0の端部とはエポキシ系の封止樹脂14により充填被覆
されている。封止樹脂14はエポキシ系樹脂にフィラー
として高熱伝導セラミックである窒化アルミニウム(A
lN)、もしくは窒化珪素(SiC)を添加した樹脂を
用いる。多層回路基板である半導体キャリア11の底面
には、メタライズ金属層としてAg−Pdよりなる外部
電極端子15が一定の間隔で格子状に形成されている。
Ag−Pd以外にもCu,Auをメタライズ金属層とし
て用いてもよい。さらに電極材料の表面酸化防止を目的
としてAuめっき、半導体素子10のAuバンプ9と半
導体キャリア11との接合に用いる導電性接着剤13に
はんだを用いる場合には、メタライズのはんだ食われを
防止する目的でNiめっきを行なう。メタライズ金属層
よりなる格子状に形成された外部電極端子15の間隔は
0.8mm程度である。それを1.0mmよりも大きくす
ると小型化が実現できず、また0.6mm下であれば、
配線基板にキャリアを搭載する際に高い精度が必要にな
る。さらにバンプ高さを十分確保することが困難になる
ことより、配線基板表面反り等の問題より安定した接続
を得ることが困難になる。Au bumps 9 are formed on the surface electrodes (not shown).
Is bonded to a semiconductor carrier 11 which is a multilayer circuit board using ceramic as an insulating base with its surface side down. A plurality of electrodes 1 for conduction with the semiconductor element 10 are provided on the upper surface of the semiconductor carrier 11.
2 are formed, and the electrode 12 and the Au bump 9 formed on the semiconductor element 10 are joined by a conductive adhesive 13. The conductive adhesive 13 is supplied to the Au bump 9 in advance. Then, the bonded semiconductor element 1
0 and the semiconductor element 1
The zero end is filled and covered with an epoxy-based sealing resin 14. The sealing resin 14 is a high thermal conductive ceramic such as aluminum nitride (A
1N) or a resin to which silicon nitride (SiC) is added. External electrode terminals 15 made of Ag-Pd are formed as a metallized metal layer in a lattice pattern at regular intervals on the bottom surface of the semiconductor carrier 11 which is a multilayer circuit board.
Other than Ag-Pd, Cu and Au may be used as the metallized metal layer. Furthermore, in the case where solder is used for the conductive adhesive 13 used for bonding the Au bump 9 of the semiconductor element 10 and the semiconductor carrier 11 for Au plating for the purpose of preventing surface oxidation of the electrode material, the metallized solder is prevented from being eroded. Ni plating is performed for the purpose. The interval between the external electrode terminals 15 formed in a lattice shape made of a metallized metal layer is about 0.8 mm. If it is larger than 1.0 mm, miniaturization cannot be realized, and if it is below 0.6 mm,
When mounting a carrier on a wiring board, high precision is required. Furthermore, since it becomes difficult to secure a sufficient bump height, it becomes difficult to obtain a stable connection due to a problem such as warpage of the wiring board surface.
【0024】封止樹脂14にエポキシ系の樹脂を使用す
る目的の第1は、半導体素子10と半導体キャリア11
との熱応力差に起因する熱応力が、Auバンプ9および
導電性接着剤13に集中させないようにするためであ
る。硬化後、弾性係数の大きいエポキシ系樹脂にて半導
体素子10と半導体キャリア11とを強固に固定するこ
とにより、温度変化による半導体キャリア11および半
導体素子10の変形量の違いにもとづく応力を、バイメ
タルの原理による曲げ変形に変換することにより、バン
プに印加されるせん断応力を解消するためである。第2
には、エポキシ系の樹脂はノボラック系などの他の樹脂
よりも水分の透過が少ないためである。第3には、エポ
キシ系の樹脂に対してフィラーとし一般的に用いられて
いるシリカ(SiO2 )ではなく、窒化アルミニウム
(AlN)、高熱伝導性セラミックとして、炭化珪素
(SiC)を添加することにより、熱膨張率、熱伝導率
のコントロールが可能となり、半導体装置の動作にとも
なう熱発生による温度上昇の防止と半導体装置に発生す
る応力を緩和することができるためである。The first purpose of using an epoxy resin for the sealing resin 14 is that the semiconductor element 10 and the semiconductor carrier 11
This is to prevent the thermal stress caused by the difference in thermal stress from being concentrated on the Au bump 9 and the conductive adhesive 13. After the curing, the semiconductor element 10 and the semiconductor carrier 11 are firmly fixed with an epoxy resin having a large elastic coefficient, so that the stress based on the difference in the deformation amount of the semiconductor carrier 11 and the semiconductor element 10 due to the temperature change is reduced. This is because the conversion into bending deformation based on the principle eliminates the shear stress applied to the bump. Second
This is because the epoxy resin has a lower moisture permeation than other resins such as novolak resin. Third, instead of silica (SiO 2 ), which is generally used as a filler, for an epoxy resin, aluminum nitride (AlN), and silicon carbide (SiC) as a highly thermally conductive ceramic are added. This makes it possible to control the coefficient of thermal expansion and the thermal conductivity, thereby preventing a rise in temperature due to the generation of heat accompanying the operation of the semiconductor device and reducing the stress generated in the semiconductor device.
【0025】続いて第2の実施例について図面を参照し
ながら説明する。図4は第2の実施例に係る半導体装置
を示す断面図である。Next, a second embodiment will be described with reference to the drawings. FIG. 4 is a sectional view showing a semiconductor device according to the second embodiment.
【0026】図4に示すように、基本構成は前記第1の
実施例と同様であるが、半導体素子10裏面にAuのよ
うな導電性被膜16が形成されている点と、封止樹脂1
4上に部分的に導電性膜17が形成されている点が異な
る。この構成により、半導体素子10の裏面に形成され
た導電性被膜16と半導体キャリア11上の電極18と
が導電性膜17により接続され、半導体素子10内で負
電圧を作り、基板電極等に接続するいわゆるバックバイ
アスを取ることができる。As shown in FIG. 4, the basic structure is the same as that of the first embodiment, except that a conductive film 16 such as Au is formed on the back surface of the semiconductor element 10,
4 in that the conductive film 17 is partially formed on the conductive film 4. With this configuration, the conductive film 16 formed on the back surface of the semiconductor element 10 and the electrode 18 on the semiconductor carrier 11 are connected by the conductive film 17 to generate a negative voltage in the semiconductor element 10 and connect to the substrate electrode and the like. A so-called back bias can be taken.
【0027】次に第3の実施例としての半導体装置の製
造方法について図面を参照しながら説明する。図5は、
Auバンプ形成工程を示す図である。図6〜図9は本実
施例にかかる半導体装置の製造方法を工程別に示した部
分断面図である。Next, a method of manufacturing a semiconductor device according to a third embodiment will be described with reference to the drawings. FIG.
It is a figure which shows an Au bump formation process. 6 to 9 are partial cross-sectional views illustrating a method of manufacturing the semiconductor device according to the present embodiment for each process.
【0028】まず、図5に示すように、ワイヤーボンデ
ィング法(ボールボンディング法)を用いて、半導体素
子10の電極19上にAuバンプ9(Au二段突起)を
形成する。この方法は、Auワイヤー先端に形成したボ
ールをアルミニウム電極に熱圧接することにより、二段
突起の下段部を形成し、さらにキャピラリ20を移動さ
せることにより形成したAuワイヤーループをもって、
二段突起の上段部を形成する。前記状態においては、A
u二段突起の高さは均一でなく、また頭頂部の平坦性に
も欠けているために、Au二段突起を加圧することによ
り高さの均一化ならびに頭頂部の平坦化、いわゆるレベ
リングを行なう。First, as shown in FIG. 5, Au bumps 9 (Au two-step projections) are formed on the electrodes 19 of the semiconductor element 10 using a wire bonding method (ball bonding method). In this method, a ball formed at the tip of the Au wire is heat-pressed to an aluminum electrode to form a lower step portion of the two-step projection, and further, by moving the capillary 20, an Au wire loop is formed.
The upper part of the two-step projection is formed. In the above state, A
Since the height of the u two-step projections is not uniform and the flatness of the top of the head is also lacking, uniformization of the height and flattening of the top of the head, so-called leveling, are performed by pressing the Au two-step projections. Do.
【0029】次に回転する円盤上にドクターブレード法
を用いて適当な厚みにAg−Pdを導電物質として含有
する導電性接着剤13を塗布する。この際、導電性接着
剤13はつねに新鮮な表面を維持するためにスキージに
て円盤上で攪拌される。導電性接着剤13にAuバンプ
9を設けた半導体素子10を押し当てた後に引き上げる
方法、いわゆる転写法によって、図6に示すように、A
uバンプ9に導電性接着剤13を供給する。導電性接着
剤13としては、信頼性、熱応力などを考慮してたとえ
ばバインダーとしてエポキシレジン、導体フィラーとし
てAg−Pd合金によりなる接着剤を用いている。Next, a conductive adhesive 13 containing Ag-Pd as a conductive material is applied on the rotating disk by a doctor blade method to an appropriate thickness. At this time, the conductive adhesive 13 is agitated on a disk with a squeegee in order to always maintain a fresh surface. As shown in FIG. 6, the semiconductor device 10 provided with the Au bumps 9 is pressed against the conductive adhesive 13 and then pulled up.
The conductive adhesive 13 is supplied to the u bump 9. As the conductive adhesive 13, for example, an epoxy resin is used as a binder and an adhesive made of an Ag-Pd alloy is used as a conductive filler in consideration of reliability, thermal stress, and the like.
【0030】次に図7に示すように、半導体素子10の
表面を下にして実装する方法であるフリップチップ方式
によって、半導体素子10上の導電性接着剤13が供給
されたAuバンプ9と、底面に外部電極端子15が一定
の間隔で格子状に形成されている半導体キャリア11上
の電極12とを位置精度よく合わせて接合した後、一定
の温度にて熱硬化させる。導電性接着剤13として、た
とえばバインダーとしてエポキシレジン、導体フィラー
としてAg−Pd合金よりなる導電性接着剤を用いた場
合、100℃の温度で1時間、さらに120℃の温度で
2時間加熱することにより接合を完了する。Next, as shown in FIG. 7, an Au bump 9 supplied with a conductive adhesive 13 on the semiconductor element 10 by a flip-chip method which is a method of mounting with the surface of the semiconductor element 10 facing down, After bonding the electrodes 12 on the semiconductor carrier 11 whose external electrode terminals 15 are formed at regular intervals in a grid pattern on the bottom surface with good positional accuracy, the thermosetting is performed at a constant temperature. For example, when an epoxy resin is used as the binder and a conductive adhesive made of an Ag-Pd alloy is used as the conductive filler as the conductive adhesive 13, the heating is performed at a temperature of 100 ° C. for 1 hour and further at a temperature of 120 ° C. for 2 hours. Completes the joining.
【0031】そして、最後に図8に示すように、エポキ
シ系の封止樹脂14を半導体素子10の周辺端部と、半
導体素子10と半導体キャリア11との間に形成された
隙間に注入し、一定の温度にて硬化させて樹脂モールド
する。この樹脂モールドの方法としては、封止樹脂14
を注入ノズルを用いて一方向から半導体素子10と半導
体キャリア11との間に形成された隙間に注入し、隙間
を埋めてから半導体素子10の周辺端部を封止する。封
止樹脂14としてエポキシ系樹脂に高熱伝導セラミック
である窒化アルミニウム(AlN)もしくは窒化珪素
(SiC)等をフィラーとして添加したものを用いる。
半導体素子10の周辺端部に供給する際に樹脂が十分半
導体素子10の背面に到達し、さらに半導体キャリア1
1と樹脂14との接触角度が60゜以下の小さな角度と
なるようにする。封止樹脂14の供給後、オーブン中で
加熱をすることにより封止樹脂14を硬化させる。Finally, as shown in FIG. 8, an epoxy-based sealing resin 14 is injected into the peripheral edge of the semiconductor element 10 and a gap formed between the semiconductor element 10 and the semiconductor carrier 11, It is cured at a certain temperature and resin molded. As a method of this resin molding, a sealing resin 14 is used.
Is injected into the gap formed between the semiconductor element 10 and the semiconductor carrier 11 from one direction using an injection nozzle, and the peripheral end of the semiconductor element 10 is sealed after filling the gap. As the sealing resin 14, a resin obtained by adding a high thermal conductive ceramic such as aluminum nitride (AlN) or silicon nitride (SiC) as a filler to an epoxy resin is used.
When the resin is supplied to the peripheral end portion of the semiconductor element 10, the resin sufficiently reaches the rear surface of the semiconductor element 10, and
The contact angle between the resin 1 and the resin 14 is set to a small angle of 60 ° or less. After the supply of the sealing resin 14, the sealing resin 14 is cured by heating in an oven.
【0032】なお、樹脂封止する工程において、従来知
られた工法の問題点であった、狭隙間に樹脂を注入する
際に発生するボイド、ならびに注入時間の長時間化を改
善する目的で、樹脂注入時に半導体キャリア11を固定
するテーブルに超音波振動子を取り付け、樹脂注入中は
超音波を印加するという封止樹脂注入方法を用いてい
る。超音波印加により、樹脂硬化したときにボイドとな
る樹脂中の気泡を除去することができる。In the resin sealing step, in order to improve the voids generated when the resin is injected into the narrow gap and the prolonged injection time, which are problems of the conventionally known method, An ultrasonic oscillator is attached to a table for fixing the semiconductor carrier 11 at the time of resin injection, and an ultrasonic wave is applied during the resin injection to use a sealing resin injection method. By applying ultrasonic waves, bubbles in the resin that become voids when the resin is cured can be removed.
【0033】次に第4の実施例について図面を参照しな
がら説明する。図9は本実施例に係る半導体装置の製造
方法の工程を示す断面図である。Next, a fourth embodiment will be described with reference to the drawings. FIG. 9 is a cross-sectional view showing the steps of the method for manufacturing a semiconductor device according to the present embodiment.
【0034】前記第3の実施例に示すように、樹脂封止
するまでの工程は、図5〜図8に示すものと同様である
が、本実施例では、あらかじめ半導体素子10の裏面に
導電性被膜16を形成し、そして樹脂封止の工程の次
に、導電性膜17の形成工程を有している。図9に示す
ように、ディスペンサーもしくはオフセット印刷法を用
いて、導電性紫外線硬化インクを半導体素子10の背面
から封止樹脂14表面を経て半導体キャリア11上の封
止樹脂14で被覆されていない電極18に至るまで塗布
し、硬化させて、導電性膜17を形成する。導電性紫外
線硬化インクをオフセット印刷法により塗布して、導電
性膜17を形成するには、半導体キャリア11と封止樹
脂14との接触角度を60゜以下の角度に保持して、樹
脂封止する必要がある。接触角度を60゜以下と設定し
ているのは、60゜よりも大きな角度では、導電性紫外
線硬化インクを塗布し、導電性膜17を形成できないた
めである。As shown in the third embodiment, the steps up to resin sealing are the same as those shown in FIGS. 5 to 8, but in this embodiment, the conductive The conductive film 17 is formed after the step of forming the conductive film 16 and sealing the resin. As shown in FIG. 9, using a dispenser or an offset printing method, an electrode that is not covered with the sealing resin 14 on the semiconductor carrier 11 from the back surface of the semiconductor element 10 through the surface of the sealing resin 14 using the conductive ultraviolet curable ink. Then, the conductive film 17 is formed by applying and curing until the conductive film 17 reaches. In order to form the conductive film 17 by applying the conductive ultraviolet curable ink by offset printing, the contact angle between the semiconductor carrier 11 and the sealing resin 14 is maintained at an angle of 60 ° or less, and the resin sealing is performed. There is a need to. The reason why the contact angle is set to 60 ° or less is that if the angle is larger than 60 °, the conductive ultraviolet curable ink cannot be applied to form the conductive film 17.
【0035】また、半導体キャリア11の作製は、まず
セラミック粉末をガラス粉末と溶剤とともに混合ミルに
投入して、回転混合粉砕を行なう。さらに有機をバイン
ダーを添加し、さらに混合する。このセラミック粉末
は、通常、アルミナを主体とするが、特に熱伝導性を向
上させるために窒化アルミニウム(AlN)、炭化珪素
(SiC)等の粉末も添加する。十分混合を行なった
後、得られる泥しょう、いわゆるスラリーは、グリーン
シート成型のために搬送シート上に任意の厚みで塗布さ
れる。厚みの調整にはドクターブレード法等を用いる。
搬送シート上のスラリーは赤外線および熱風を用いて溶
剤を乾燥することにより、弾力性に富み、導電ペースト
印刷時のペースト溶剤の浸透性に優れたグリーンシート
が得られる。このグリーンシートに対して、位置合わせ
手法として配線ルール200μm以上の場合には、直接
にガイド穴を設け、200μm未満の場合には、ガイド
穴を有した保持枠に張り付ける。次に、グリーンシート
の表裏の電気的導通が必要な部分に機械的加工法にて穴
を設ける。この穴に印刷法にてCu粉末を主成分とした
導電性ペーストを充填する。次に、グリーンシート表面
に必要な回路を印刷した後乾燥させ、印刷された回路を
適当な荷重にてグリーンシート中に埋没させる。この目
的は回路が印刷されたグリーンシート表面を平坦にする
ことにより、次の工程である積層工程における積層不
良、いわゆるデラミネーションを防止するためである。
積層工程においては、グリーンシートに設けられたガイ
ド穴もしくは保持枠のガイド穴によって精度よく積層さ
れたグリーンシートを加圧することで強固に接着する。Further, for the production of the semiconductor carrier 11, first, a ceramic powder is put into a mixing mill together with a glass powder and a solvent, and is subjected to rotational mixing and grinding. Further, a binder is added to the organic material, followed by further mixing. Usually, the ceramic powder is mainly composed of alumina, but a powder of aluminum nitride (AlN), silicon carbide (SiC) or the like is particularly added in order to improve thermal conductivity. After thorough mixing, the resulting slurry, a so-called slurry, is applied to the carrier sheet at any thickness for green sheet molding. The doctor blade method or the like is used for adjusting the thickness.
The slurry on the conveying sheet is dried by using infrared rays and hot air to obtain a green sheet which is rich in elasticity and excellent in permeability of the paste solvent when printing the conductive paste. When the wiring rule is 200 μm or more, a guide hole is provided directly on the green sheet, and when the green sheet is less than 200 μm, the green sheet is attached to a holding frame having the guide hole. Next, holes are formed by mechanical processing in portions of the green sheet that require electrical conduction on the front and back. These holes are filled with a conductive paste mainly containing Cu powder by a printing method. Next, a necessary circuit is printed on the surface of the green sheet and then dried, and the printed circuit is buried in the green sheet with an appropriate load. The purpose of this is to flatten the surface of the green sheet on which the circuit is printed, thereby preventing lamination failure in the next lamination step, so-called delamination.
In the laminating step, the green sheets stacked with high precision are pressed by the guide holes provided in the green sheets or the guide holes of the holding frame, thereby firmly bonding the green sheets.
【0036】こうして完成したセラミックキャリアの背
面に形成された格子状電極に、Sn−Pbの共晶はんだ
クリームを塗布する。そして、整列治具を用いて高融点
はんだボールが、塗布されたはんだクリームに供給した
後、リフロー炉等を用いて加熱溶融させることによりは
んだ突起バンプを形成し、半導体キャリア11を形成す
る。The Sn-Pb eutectic solder cream is applied to the grid-like electrodes formed on the back surface of the ceramic carrier thus completed. Then, after the high melting point solder balls are supplied to the applied solder cream using an alignment jig, the solder bumps are formed by heating and melting using a reflow furnace or the like, and the semiconductor carrier 11 is formed.
【0037】図10は封止樹脂14としてエポキシ系樹
脂にフィラーとしてシリカ(SiO 2)を添加した場合
と、高熱伝導性セラミックである窒化アルミニウム(A
lN)を添加した場合と炭化珪素(SiC)を添加した
場合の封止樹脂を用いて封止した半導体装置に対して、
1W(5V×0.2A)の電力を印加して駆動させ、発
熱させた場合の半導体素子の温度上昇の比較を示した図
である。フィラーとして添加したシリカ、窒化アルミニ
ウムまたは炭化珪素は、それぞれ粒径5μm、添加量4
0wt%である。温度測定は半導体装置を駆動させ、温
度上昇が起こり、温度が一定になった時点で行ない、室
温は25℃、無風状態である。FIG. 10 shows an epoxy resin as the sealing resin 14.
Silica (SiO Two) Is added
And aluminum nitride (A
1N) and silicon carbide (SiC)
For the semiconductor device sealed using the sealing resin in the case,
1 W (5 V × 0.2 A) power is applied to drive and
Diagram showing comparison of temperature rise of semiconductor element when heated
It is. Silica and aluminum nitride added as filler
And silicon carbide each have a particle size of 5 μm and an added amount of 4 μm.
0 wt%. Temperature measurement drives the semiconductor device,
When the temperature rises and the temperature becomes constant,
The temperature is 25 ° C., no wind.
【0038】図10より、窒化アルミニウムおよび炭化
珪素をフィラーとして添加すると、80℃程度までは上
昇するが、半導体装置が誤動作、故障および周辺装置へ
の熱による悪影響を及ぼす可能性のある100℃以上に
は達しないことがわかる。もし、フィラーとして窒化ア
ルミニウムを添加しなければ、シリカを添加した場合の
ように約130℃まで温度が上昇してしまい、ヒートシ
ンクなしでは誤動作、故障を起こしてしまう。添加する
フィラーとしては、窒化アルミニウム以外にも、他の高
熱伝導セラミックである炭化珪素などを用いても同様の
効果がある。From FIG. 10, it can be seen that when aluminum nitride and silicon carbide are added as fillers, the temperature rises to about 80 ° C., but 100 ° C. or more where the semiconductor device may malfunction, break down, or adversely affect peripheral devices due to heat. Is not reached. If aluminum nitride is not added as a filler, the temperature rises to about 130 ° C. as in the case where silica is added, and a malfunction or failure occurs without a heat sink. The same effect can be obtained by using other high thermal conductive ceramics such as silicon carbide as the filler to be added, in addition to aluminum nitride.
【0039】また、添加するフィラーの粒径を10μ
m、量を70wt%とした場合には、熱伝導率がさらに
向上するが、封止の際に流動性が悪くなってしまうの
で、粒径5μm、量40wt%程度が望ましい。The particle size of the filler to be added is 10 μm.
When m and the amount are set to 70 wt%, the thermal conductivity is further improved, but the fluidity is deteriorated at the time of sealing. Therefore, the particle size is preferably 5 μm and the amount is about 40 wt%.
【0040】[0040]
【発明の効果】本発明は、従来必要であったワイヤーボ
ンディングに必要な半導体素子周辺の電極面積ならびに
パッケージの蓋体の取り付けに必要な領域が不必要とな
り、さらに狭い面積のパッケージの底面全体を有効に利
用することが可能となることより、半導体パッケージ本
体の小型化、薄型化を実現して高密度実装ができる。ま
た、エポキシ系の樹脂にフィラーとして高熱伝導セラミ
ックである窒化アルミニウムを添加した封止樹脂で封止
したので、熱膨張率も低減できるので、半導体装置に発
生する応力を緩和でき、熱伝導率の向上により半導体装
置を駆動させ、熱が発生してもヒートシンクなしで正常
動作を確保することができる。また、半導体素子裏面と
半導体キャリア上の電極とを接続する導電性膜を設けて
いるので、バックバイアスを取ることができる。The present invention eliminates the need for the electrode area around the semiconductor element required for wire bonding and the area required for mounting the package lid, which are conventionally required. Since the semiconductor package body can be effectively used, the size and thickness of the semiconductor package body can be reduced, and high-density mounting can be achieved. In addition, since the resin is sealed with a sealing resin obtained by adding aluminum nitride, which is a high thermal conductive ceramic, as a filler to an epoxy resin, the coefficient of thermal expansion can be reduced, so that stress generated in the semiconductor device can be reduced, and the thermal conductivity can be reduced. With the improvement, the semiconductor device can be driven, and normal operation can be ensured without a heat sink even when heat is generated. Further, since a conductive film for connecting the back surface of the semiconductor element and the electrode on the semiconductor carrier is provided, a back bias can be obtained.
【図1】本発明の一実施例にかかる半導体装置の平面図FIG. 1 is a plan view of a semiconductor device according to one embodiment of the present invention.
【図2】本発明の一実施例にかかる半導体装置の底面図FIG. 2 is a bottom view of the semiconductor device according to one embodiment of the present invention;
【図3】本発明の一実施例にかかる半導体装置の断面図FIG. 3 is a sectional view of a semiconductor device according to one embodiment of the present invention;
【図4】本発明の一実施例にかかる半導体装置の断面図FIG. 4 is a sectional view of a semiconductor device according to one embodiment of the present invention;
【図5】本発明の一実施例にかかる半導体装置の製造方
法を示す断面図FIG. 5 is a sectional view showing the method of manufacturing the semiconductor device according to one embodiment of the present invention;
【図6】本発明の一実施例にかかる半導体装置の製造方
法を示す断面図FIG. 6 is a sectional view showing the method of manufacturing the semiconductor device according to one embodiment of the present invention;
【図7】本発明の一実施例にかかる半導体装置の製造方
法を示す断面図FIG. 7 is a sectional view showing the method of manufacturing the semiconductor device according to one embodiment of the present invention;
【図8】本発明の一実施例にかかる半導体装置の製造方
法を示す断面図FIG. 8 is a sectional view showing the method of manufacturing the semiconductor device according to one embodiment of the present invention;
【図9】本発明の一実施例にかかる半導体装置の製造方
法を示す断面図FIG. 9 is a sectional view showing the method of manufacturing the semiconductor device according to one embodiment of the present invention;
【図10】本発明の一実施例にかかる半導体装置の動作
時の温度上昇を示す図FIG. 10 is a diagram showing a temperature rise during operation of the semiconductor device according to one embodiment of the present invention;
【図11】従来の半導体装置を示す断面図FIG. 11 is a sectional view showing a conventional semiconductor device.
【図12】従来の半導体装置の製造方法を示す断面図FIG. 12 is a sectional view showing a conventional method for manufacturing a semiconductor device.
【図13】従来の半導体装置の製造方法を示す断面図FIG. 13 is a sectional view showing a conventional method for manufacturing a semiconductor device.
【図14】従来の半導体装置の製造方法を示す断面図FIG. 14 is a sectional view showing a conventional method for manufacturing a semiconductor device.
1 半導体素子 2 半導体パッケージ 3 くぼみ部 4 ワイヤボンドエリア 5 電極 6 細線 7 外部電極端子 8 蓋体 9 Auバンプ 10 半導体素子 11 半導体キャリア 12 電極 13 導電性接着剤 14 封止樹脂 15 外部電極端子 16 導電性被膜 17 導電性膜 18 電極 19 電極 20 キャピラリ DESCRIPTION OF SYMBOLS 1 Semiconductor element 2 Semiconductor package 3 Depressed part 4 Wire bond area 5 Electrode 6 Fine wire 7 External electrode terminal 8 Lid 9 Au bump 10 Semiconductor element 11 Semiconductor carrier 12 Electrode 13 Conductive adhesive 14 Sealing resin 15 External electrode terminal 16 Conductivity Capable film 17 Conductive film 18 Electrode 19 Electrode 20 Capillary
───────────────────────────────────────────────────── フロントページの続き (72)発明者 塚本 勝秀 大阪府高槻市幸町1番1号 松下電子工 業株式会社内 (72)発明者 中谷 誠一 大阪府高槻市幸町1番1号 松下電子工 業株式会社内 (72)発明者 佐伯 啓二 大阪府高槻市幸町1番1号 松下電子工 業株式会社内 (72)発明者 北山 喜文 大阪府高槻市幸町1番1号 松下電子工 業株式会社内 (56)参考文献 特開 昭63−95638(JP,A) 特開 平7−111278(JP,A) 特開 平6−61306(JP,A) 実開 平4−99537(JP,U) (58)調査した分野(Int.Cl.6,DB名) H01L 21/60 311 H01L 23/12──────────────────────────────────────────────────続 き Continuing on the front page (72) Katsuhide Tsukamoto, Inventor 1-1, Sakaicho, Takatsuki-shi, Osaka Inside Matsushita Electronics Corporation (72) Inventor Seiichi Nakatani 1-1, Sayukicho, Takatsuki-shi, Osaka Matsushita Electronics (72) Inventor Keiji Saeki 1-1, Sachimachi, Takatsuki-shi, Osaka Matsushita Electronics Corporation (72) Inventor Yoshifumi Kitayama 1-1, Sachimachi, Takatsuki-shi, Osaka Matsushita Electronics (56) References JP-A-63-95638 (JP, A) JP-A-7-111278 (JP, A) JP-A-6-61306 (JP, A) JP-A-4-99537 (JP, A) U) (58) Fields surveyed (Int.Cl. 6 , DB name) H01L 21/60 311 H01L 23/12
Claims (7)
された外部電極端子とを有した絶縁性基板からなる半導
体キャリアと、前記半導体キャリア上面の複数の電極に
対して導電性接着剤により複数の突起電極(Auバン
プ)が接合された半導体素子と、前記半導体素子と前記
半導体キャリアとの間隔と前記半導体素子の周辺端部を
充填被覆している熱硬化性樹脂とよりなる半導体装置に
おいて、前記半導体素子より前記半導体キャリアが大き
い条件で前記半導体素子と前記半導体キャリアとが概ね
同じ大きさを有し、前記半導体素子と前記半導体キャリ
アとがバイメタル効果を得る薄さであり、かつ、前記半
導体素子と前記半導体キャリアとの熱膨脹率が異なり、
前記熱硬化性樹脂がエポキシ樹脂からなることを特徴と
する半導体装置。1. A plurality of electrodes arranged on a top surface and a grid arranged on a bottom surface.
Composed of an insulating substrate having external electrode terminals
Body carrier and a plurality of electrodes on the upper surface of the semiconductor carrier.
On the other hand, a plurality of protruding electrodes (Au
A semiconductor element to which the semiconductor element is bonded,
The distance from the semiconductor carrier and the peripheral edge of the semiconductor element
In a semiconductor device comprising a thermosetting resin that is filled and covered, the semiconductor carrier is larger than the semiconductor element.
The semiconductor element and the semiconductor carrier generally
The semiconductor element and the semiconductor carrier having the same size;
Is thin enough to obtain a bimetal effect, and the semiconductor element and the semiconductor carrier have different coefficients of thermal expansion,
A semiconductor device, wherein the thermosetting resin is made of an epoxy resin.
ンプ)を形成し、前記突起電極に導電性接着剤を供給す
る工程と、前記半導体素子上の前記導電性接着剤が供給
された前記突起電極と、底面に外部電極端子が一定の間
隔で格子状に形成された絶縁性基板からなる半導体キャ
リア上面の対応する電極とを接合した後、前記導電性接
着剤を熱硬化させる工程と、熱硬化性樹脂としてエポキ
シ樹脂を前記半導体素子と前記半導体キャリアとの間に
形成された隙間と周辺部とに注入し、硬化させ樹脂封止
を行う工程とを有する半導体装置の製造方法であって、
前記半導体素子上の導電性接着剤が形成された突起電極
と半導体キャリア上面の電極とを接合する場合の半導体
素子と半導体キャリアとは、前記半導体素子より前記半
導体キャリアが大きい条件で前記半導体素子と前記半導
体キャリアとが概ね同じ大きさを有し、前記半導体素子
と前記半導体キャリアとがバイメタル効果を得る薄さで
あることを特徴とする半導体装置の製造方法。2. A step of forming a protruding electrode (Au bump) on an electrode of a semiconductor element and supplying a conductive adhesive to the protruding electrode, and supplying the conductive adhesive on the semiconductor element.
Between the projected electrode and the external electrode terminal on the bottom
Semiconductor cap consisting of an insulating substrate formed in a grid
After bonding with the corresponding electrode on the rear upper surface, the conductive
Thermosetting the adhesive, and using epoxy resin as the thermosetting resin.
Resin between the semiconductor element and the semiconductor carrier
Injected into the formed gap and surrounding area, cured and sealed with resin
Performing a step of performing a semiconductor device,
Protruding electrode on which conductive adhesive is formed on the semiconductor element
For bonding semiconductor and electrode on top of semiconductor carrier
The element and the semiconductor carrier are half as large as the semiconductor element.
The semiconductor element and the semiconductor under a condition where the conductor carrier is large.
The semiconductor element has substantially the same size as the body carrier;
And the semiconductor carrier is thin enough to obtain a bimetal effect.
A method for manufacturing a semiconductor device, comprising:
された外部電極端子とを有した絶縁性基体からなる半導
体キャリアと、前記半導体キャリア上面の複数の電極と
導電性接着剤により周辺電極が接合された半導体素子
と、前記半導体素子裏面に形成された導電性被膜と、前
記半導体素子と前記半導体キャリアとの間隔と前記半導
体素子の周辺端部を充填被覆している樹脂と、前記半導
体素子の周辺端部を充填している前記樹脂表面に部分的
に形成され、前記半導体素子裏面に形成された導電性被
膜と、前記半導体キャリア上面に形成された電極とを接
続している導電性膜とよりなることを特徴とする半導体
装置。3. A semiconductor carrier comprising an insulating base having a plurality of electrodes on an upper surface and external electrode terminals arranged in a lattice on a bottom surface, and a plurality of electrodes on the upper surface of the semiconductor carrier and a peripheral portion formed by a conductive adhesive. A semiconductor element to which electrodes are bonded, a conductive coating formed on the back surface of the semiconductor element, a resin filling and covering a space between the semiconductor element and the semiconductor carrier and a peripheral end of the semiconductor element; A conductive film formed partially on the surface of the resin filling the peripheral end of the semiconductor element and connecting the conductive film formed on the back surface of the semiconductor element and the electrode formed on the upper surface of the semiconductor carrier; A semiconductor device comprising a conductive film.
前記半導体素子の周辺端部を充填被覆している樹脂が、
フィラーとして高熱伝導性セラミックを含有しているエ
ポキシ系樹脂であることを特徴とする請求項3に記載の
半導体装置。4. A resin filling and covering a gap between a semiconductor element and a semiconductor carrier and a peripheral end of the semiconductor element.
4. The semiconductor device according to claim 3, wherein the filler is an epoxy resin containing a high thermal conductive ceramic.
前記半導体素子の周辺端部を充填被覆している封止樹脂
構造において、前記封止樹脂が前記半導体キャリア上面
と接する角度が60度以下の傾斜面で形成されているこ
とを特徴とする請求項3に記載の半導体装置。5. In a sealing resin structure filling and covering a gap between a semiconductor element and a semiconductor carrier and a peripheral end of the semiconductor element, an angle at which the sealing resin contacts an upper surface of the semiconductor carrier is 60 degrees or less. 4. The semiconductor device according to claim 3, wherein the semiconductor device is formed by an inclined surface.
子の周辺電極上にAuバンプを形成し、前記Auバンプ
に導電性接着剤を供給する工程と、前記半導体素子上の
前記導電性接着剤が供給された前記Auバンプと、底面
に外部電極端子が一定の間隔で格子状に形成されている
半導体キャリア上面の対応する電極とを接合した後、前
記導電性接着剤を熱硬化させる工程と、エポキシ系の封
止樹脂を前記半導体素子と前記半導体キャリアとの間に
形成された隙間と周辺部とに注入し、硬化させ樹脂封止
を行う工程と、前記半導体素子の裏面と前記半導体素子
と前記半導体キャリアとの周辺部に形成された封止樹脂
の表面上に導電性インクを供給し、導電性膜を形成する
工程とを有することを特徴とする半導体装置の製造方
法。6. A step of forming an Au bump on a peripheral electrode of a semiconductor device having a conductive film formed on a back surface and supplying a conductive adhesive to the Au bump, Bonding the Au bump to which the agent has been supplied and the corresponding electrode on the upper surface of the semiconductor carrier in which external electrode terminals are formed in a grid at regular intervals on the bottom surface, and then thermally curing the conductive adhesive. A step of injecting an epoxy-based sealing resin into a gap formed between the semiconductor element and the semiconductor carrier and a peripheral portion, and curing and sealing the resin; Supplying a conductive ink onto the surface of a sealing resin formed around the element and the semiconductor carrier to form a conductive film.
中は半導体キャリアに超音波を印加することを特徴とす
る請求項6に記載の半導体装置の製造方法。7. The method of manufacturing a semiconductor device according to claim 6, wherein in the step of performing resin sealing, ultrasonic waves are applied to the semiconductor carrier during resin injection.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5268718A JP2826049B2 (en) | 1992-11-18 | 1993-10-27 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4-308589 | 1992-11-18 | ||
JP30858992 | 1992-11-18 | ||
JP5268718A JP2826049B2 (en) | 1992-11-18 | 1993-10-27 | Semiconductor device and manufacturing method thereof |
Related Child Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13797398A Division JP3130287B2 (en) | 1998-05-20 | 1998-05-20 | Semiconductor device |
JP13797498A Division JP3184491B2 (en) | 1998-05-20 | 1998-05-20 | Semiconductor device and method of manufacturing the same |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06224259A JPH06224259A (en) | 1994-08-12 |
JP2826049B2 true JP2826049B2 (en) | 1998-11-18 |
Family
ID=26548447
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5268718A Expired - Fee Related JP2826049B2 (en) | 1992-11-18 | 1993-10-27 | Semiconductor device and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2826049B2 (en) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR0181615B1 (en) * | 1995-01-30 | 1999-04-15 | 모리시다 요이치 | Semiconductor unit package, semiconductor unit packaging method, and encapsulant for use in semiconductor unit packaging |
ID19377A (en) * | 1995-06-12 | 1998-07-09 | Matsushita Electric Ind Co Ltd | SEMICONDUCTOR UNIT PACKAGE, SEMICONDUCTOR UNIT PACKAGING METHOD, AND COMPACTING MATERIALS FOR USE IN PACKAGING SEMICONDUCTOR UNITS (FROM P-961658) |
JPH09260533A (en) * | 1996-03-19 | 1997-10-03 | Hitachi Ltd | Semiconductor device and its mounting structure |
JP3612155B2 (en) | 1996-11-20 | 2005-01-19 | 株式会社日立製作所 | Semiconductor device and lead frame for semiconductor device |
JP3848723B2 (en) * | 1997-03-31 | 2006-11-22 | 株式会社日立製作所 | Mounting structure of semiconductor device and inspection method thereof |
JP3640876B2 (en) | 2000-09-19 | 2005-04-20 | 株式会社ルネサステクノロジ | Semiconductor device and mounting structure of semiconductor device |
CN1383197A (en) | 2001-04-25 | 2002-12-04 | 松下电器产业株式会社 | Mfg. method of semiconductor device and semiconductor device |
US7141874B2 (en) | 2003-05-14 | 2006-11-28 | Matsushita Electric Industrial Co., Ltd. | Electronic component packaging structure and method for producing the same |
JP2006278906A (en) | 2005-03-30 | 2006-10-12 | Oki Electric Ind Co Ltd | Semiconductor device and its manufacturing method |
JP4992908B2 (en) | 2006-11-13 | 2012-08-08 | 株式会社村田製作所 | Boundary acoustic wave element, boundary acoustic wave device, and method of manufacturing boundary acoustic wave device |
JP5214550B2 (en) * | 2009-07-06 | 2013-06-19 | 株式会社テラミクロス | Method for manufacturing power semiconductor device |
CN107636812B (en) * | 2015-06-17 | 2021-07-27 | 英特尔公司 | Dual material high-K heat sealant system |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57204154A (en) * | 1981-06-09 | 1982-12-14 | Nec Corp | Structure of chip carrier |
JPS60244512A (en) * | 1984-05-21 | 1985-12-04 | Hitachi Ltd | Molding method |
JPS6135542A (en) * | 1984-07-27 | 1986-02-20 | Nec Corp | Regin sealed semiconductor device |
JPH0447739Y2 (en) * | 1986-01-21 | 1992-11-11 | ||
JPH0738401B2 (en) * | 1986-10-13 | 1995-04-26 | 株式会社日立製作所 | LSI chip mounting structure |
JP3162068B2 (en) * | 1990-09-19 | 2001-04-25 | 富士通株式会社 | Semiconductor chip mounting method |
-
1993
- 1993-10-27 JP JP5268718A patent/JP2826049B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH06224259A (en) | 1994-08-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5550408A (en) | Semiconductor device | |
US5436503A (en) | Semiconductor device and method of manufacturing the same | |
US7208826B2 (en) | Semiconductor device and method of manufacturing the same | |
JP2003068931A (en) | Semiconductor package and its manufacturing method | |
TW200414471A (en) | Semiconductor device and manufacturing method for the same | |
JPH07245360A (en) | Semiconductor package and its manufacture | |
JP2826049B2 (en) | Semiconductor device and manufacturing method thereof | |
WO2001059839A1 (en) | Mounting structure for semiconductor chip, semiconductor device, and method of manufacturing semiconductor device | |
US8179686B2 (en) | Mounted structural body and method of manufacturing the same | |
JP4581301B2 (en) | Semiconductor package | |
JP3307207B2 (en) | Semiconductor device and manufacturing method thereof | |
JP3130287B2 (en) | Semiconductor device | |
JP3184491B2 (en) | Semiconductor device and method of manufacturing the same | |
JP3332555B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2001176908A (en) | Manufacturing method of semiconductor device | |
JP2001102409A (en) | Semiconductor device and manufacturing method of the same | |
JP2967080B1 (en) | Method of manufacturing semiconductor device package | |
JPH09181120A (en) | Manufacture of semiconductor device | |
JP3045940B2 (en) | Semiconductor device and manufacturing method thereof | |
JPH11340352A (en) | Mounting structure | |
JP2000156386A (en) | Connection structure and connection method of semiconductor device and semiconductor device package using the same | |
JP2005150179A (en) | Semiconductor device and its manufacturing method | |
WO2022162875A1 (en) | Semiconductor power module | |
JPH09199631A (en) | Structure and fabrication method of semiconductor device | |
JPH04144162A (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080911 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080911 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090911 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090911 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100911 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110911 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120911 Year of fee payment: 14 |
|
LAPS | Cancellation because of no payment of annual fees |