JPH06224259A - Semiconductor device and manufacture thereof - Google Patents

Semiconductor device and manufacture thereof

Info

Publication number
JPH06224259A
JPH06224259A JP26871893A JP26871893A JPH06224259A JP H06224259 A JPH06224259 A JP H06224259A JP 26871893 A JP26871893 A JP 26871893A JP 26871893 A JP26871893 A JP 26871893A JP H06224259 A JPH06224259 A JP H06224259A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
semiconductor
semiconductor element
resin
formed
carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP26871893A
Other languages
Japanese (ja)
Other versions
JP2826049B2 (en )
Inventor
Yoshifumi Kitayama
Minobu Kunitomo
Seiichi Nakatani
Makoto Nozu
Keiji Saeki
Yasuyuki Sakashita
Katsuhide Tsukamoto
誠一 中谷
啓二 佐伯
喜文 北山
美信 國友
勝秀 塚本
誠 野津
靖之 阪下
Original Assignee
Matsushita Electron Corp
松下電子工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/2919Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298Fillers
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00013Fully indexed content
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06Polymers
    • H01L2924/0665Epoxy resin

Abstract

PURPOSE:To provide a semiconductor device which is miniaturized by very densely mounting a semiconductor element and in which the electrical connection of the semiconductor element to external devices is stably secured. CONSTITUTION:A semiconductor element 10 with Au bumps 9 formed is connected upside-down to a semiconductor carrier 11 provided with grid-like external electrode terminals 15 made up of a metallized layer on the bottom surface. Electrodes 12 are formed on the upper surface of the semiconductor carrier 11, and the electrodes 12 and the Au bumps 9 formed on the semiconductor element 10 are interconnected with a conductive bonding agent 13. The gap between the connected semiconductor element 10 and the semiconductor carrier 11 and also the peripheral ends of the semiconductor 10 are sealed with an epoxy series sealing resin 14. With this arrangement, a wire bonding area for connecting a semiconductor element is made unnecessary.

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【産業上の利用分野】本発明は半導体素子の集積回路部を保護し、かつ外部装置と半導体素子の電気的接続を安定に確保し、さらにもっとも高密度な実装を可能とした半導体装置に関するものである。 The present invention relates to protecting the integrated circuit portion of the semiconductor element and the external device and the electrical connection stable securing of the semiconductor element, to a semiconductor device capable of further most high-density mounting it is. 本発明の半導体装置により、情報通信機器、事務用電子機器、家庭用電子機器、測定装置、組み立てロボット等の産業用電子機器、 The semiconductor device of the present invention, information communication devices, office electronics, consumer electronics, measuring devices, industrial electronics, such as assembly robots,
医療用電子機器、電子玩具等の小型化を容易にするものである。 Medical Electronics, is intended to facilitate the miniaturization of such electronic toys.

【0002】 [0002]

【従来の技術】以下、従来の半導体装置について図面を参照しながら説明する。 BACKGROUND ART Hereinafter, will be described with reference to the drawings a conventional semiconductor device. 図11はクワッドフラットパック(QFP)と呼ばれる従来の半導体装置を示す断面図である。 Figure 11 is a sectional view showing a conventional semiconductor device called a quad flat pack (QFP). 図11を参照しながら従来の半導体装置の構成について説明する。 With reference to FIG. 11 illustrating the configuration of a conventional semiconductor device. 従来の半導体装置としては、外部電極端子が半導体パッケージの側面に設けられている半導体装置を例として説明する。 As a conventional semiconductor device, a semiconductor device which external electrode terminal is provided on a side surface of the semiconductor package as an example.

【0003】表面に電極(図示せず)を有した半導体素子1が、セラミックなどを絶縁基体とした半導体パッケージ2のくぼみ部3に搭載されている。 [0003] The semiconductor device 1 having an electrode (not shown) on the surface, are mounted like to the recessed portion 3 of the semiconductor package 2 which is an insulating substrate ceramic. 半導体パッケージ2の半導体素子1が搭載されているくぼみ部3の周辺には、ワイヤボンドエリア4が形成されており、ワイヤボンドエリア4には電極5が半導体素子1に形成されている電極と対応して形成されている。 The periphery of the recess portion 3 of the semiconductor element 1 of the semiconductor package 2 is mounted, is formed wire bond area 4, the wire bonding areas 4 and electrode electrode 5 is formed on the semiconductor device 1 corresponding It is formed to be. そして、ワイヤボンドエリア4の電極5と半導体素子1上に形成された電極とがAuなどの細線6で接合されている。 Then, an electrode formed on the electrode 5 and the semiconductor device 1 of the wire bond area 4 are joined by a thin line 6 such as Au. また、ワイヤボンドエリア4の電極5と外部との導通のために、半導体パッケージ2の側面には外部電極端子7が形成されている。 Moreover, because of conduction between the electrode 5 and the external wire bond areas 4, external electrode terminals 7 are formed on the side surface of the semiconductor package 2. そして、蓋体8が半導体素子1、ワイヤボンドエリア4の電極5と半導体素子1上に形成された電極と接合しているAuなどの細線6を保護する目的で取り付けられている。 Then, it mounted for the purpose of protecting the wire 6 such as Au which the lid 8 is the semiconductor device 1 is joined with an electrode formed on the electrode 5 and the semiconductor device 1 of the wire bond area 4.

【0004】次に従来の半導体装置の製造方法について図面を参照しながら説明する。 [0004] Next will be described with reference to the drawings a method for manufacturing the conventional semiconductor device. 図12〜図14は従来の半導体装置の製造方法を示す断面図である。 12 to 14 are sectional views showing a conventional method of manufacturing a semiconductor device.

【0005】従来の半導体装置の製造方法は、ダイスボンド工程と、ワイヤボンド工程と、封止工程とよりなるものである。 [0005] conventional method of manufacturing a semiconductor device, and a die bonding step, and a wire bonding step is made more and sealing step.

【0006】まず図12を参照して、ダイスボンド工程について説明する。 [0006] First, referring to FIG. 12, described die bonding step. 半導体素子1を、セラミックなどを絶縁基体とした半導体パッケージ2のくぼみ部3に、導電性接着剤により接着し搭載する。 The semiconductor element 1, etc., in the recess portion 3 of the semiconductor package 2 which is an insulating substrate ceramic, adhered mounted by a conductive adhesive. この工程はダイスボンダーと呼ばれる装置で行なわれる。 This step is carried out in a device called a die bonder.

【0007】次に図13を参照して、ワイヤボンド工程について説明する。 [0007] Referring now to FIG. 13, described wire bonding process. 半導体パッケージ2に搭載した半導体素子1の電極と、半導体パッケージ2に設けられているワイヤボンドエリア4の電極5とを電気的接続を行なうために、AuまたはAlの細線6で接続する。 And electrode semiconductor device 1 mounted on the semiconductor package 2, the electrode 5 of the wire bonding area 4 provided on the semiconductor package 2 to perform the electrical connection, connected by wire 6 of Au or Al. この工程はワイヤボンダーと呼ばれる装置で行なわれる。 This step is carried out in apparatus called a wire bonder.

【0008】最後に図14を参照して、封止工程について説明する。 [0008] Finally, with reference to FIG. 14, described sealing process. AuまたはAlの細線6で電極同士を接続した後、細線6や半導体素子1の保護のために、蓋体8 After connecting the electrodes to each other by a thin line 6 of Au or Al, for the protection of wire 6 and the semiconductor device 1, the lid 8
により半導体パッケージ2のくぼみ部3を覆う形で封止する。 The sealed so as to cover the recess portion 3 of the semiconductor package 2. 蓋体8は半導体パッケージ2に対して接着剤で取り付け、封止する。 Adhesively attached against the lid 8 is the semiconductor package 2 is sealed.

【0009】また従来、半導体装置の半導体パッケージの種類は大きく二つに分けることができる。 [0009] Conventionally, the type of semiconductor package of the semiconductor device can be divided into two. 第1にセラミックパッケージがある。 In the first there is a ceramic package. セラミックパッケージはさらに積層タイプのセラミックパッケージとガラス封止セラミックパッケージとに大別される。 Ceramic packages are further classified into a ceramic package and the glass sealing ceramic package of the layered type. 積層タイプのセラミックパッケージは、グリーンシートに、配線上必要な位置に対して機械的な加工により微細な孔を設け、その孔に導電性ペーストを充填し、さらに回路を印刷形成した後積層を行ない、還元性雰囲気中において焼成することによりパッケージ本体を作る。 Ceramic packages stacked type, the green sheet is provided with fine pores by mechanical processing with respect to the wiring on the required position, filled with a conductive paste to the holes, further performs a laminated after printing a circuit , making the package body by firing in a reducing atmosphere. ガラス封止タイプセラミックパッケージはパッケージ本体の上面に低融点ガラスを塗布し、リードフレームを取り付けた後、加熱炉内で低融点ガラスを融解させることにより、パッケージ本体とリードフレームとを接合し、さらに半導体素子が搭載される中心部にはAuペースト等を塗布する。 Glass sealed type ceramic package by applying a low melting point glass on the upper surface of the package body, after attaching a lead frame, by melting the low melting point glass in a heating furnace, and joining the package body and the lead frame, further the central semiconductor element is mounted for applying a Au paste or the like. もっとも一般的に用いられているのはプラスチックパッケージである。 However the commonly used is a plastic package. このタイプのパッケージは、リードフレーム上に半導体素子が搭載され、ワイヤーボンディング法にて電気的接続がなされた後、金型の中空部分に保持し、エポキシ樹脂等の熱硬化性樹脂を主体とした樹脂を流入させた後に硬化させるものである。 This type of package, the semiconductor element is mounted on a lead frame, after the electrical connection is made by wire bonding method, and held in the hollow part of the mold, consisting mainly of thermosetting resin such as epoxy resin it is intended to cure after allowed to flow into the resin. セラミックパッケージ、 Ceramic package,
プラスチックパッケージともに、半導体素子とパッケージとの電気的接続にAuもしくはAlの微細線を用いるワイヤーボンディング法が主流である。 Both plastic package, a wire bonding method using a fine line of Au or Al in electrical connection between the semiconductor device and the package is the mainstream. このワイヤーボンディング方法を用いた実装工法の場合、半導体素子が取り付けられた周辺部にワイヤーを結線するための配線領域を設ける必要があり、パッケージの小型化の阻害要因となっていた。 For mounting method using the wire bonding method, it is necessary to provide a wiring region for connecting a wire to a peripheral portion in which a semiconductor element is mounted, it has become an impediment to miniaturization of the package.

【0010】また、半導体素子を直接回路基板に実装するフリップチップ実装工法を用いたパッケージの検討がなされている。 Further, the package considered for using the flip-chip mounting technique of mounting directly a circuit board a semiconductor device have been made. フリップチップ実装工法を用いたパッケージは、特開昭62−118549号公報にも示されたように、セラミックをそのパッケージの基板材料とした場合、および特開昭63−65656号公報に示されたように樹脂基材を基板材料とした場合とが検討されている。 Package using a flip-chip mounting technique, as also shown in JP-A-62-118549 was shown a ceramic case of the substrate material of the package, and JP 63-65656 JP the resin substrate and the case of the substrate material has been studied as. 従来検討されているフリップチップ実装タイプパッケージの形状的特徴として、従来のワイヤーボンディング方式のセラミックパッケージと同様、半導体素子が取り付けられる部分が空洞になっているために、半導体素子が取り付けられた後に半導体素子を保護する目的で、 As the shape characteristics of flip chip mounting type package which is conventionally considered, similar to the ceramic package of the conventional wire bonding method, in order to part the semiconductor element is mounted is in the cavity, the semiconductor after the semiconductor element is mounted for the purpose of protecting the element,
金属もしくはセラミック等で作られた蓋体が、はんだ、 Lid made of metal or ceramic or the like, solder,
低融点ガラス、またはAu−Sn合金を接合材料として用いるか、もしくは抵抗圧接等の方法を用いるかして取り付けられる。 Low-melting glass or using Au-Sn alloy as the bonding material, or attached by either using a method such as resistance welding. 前記半導体パッケージは電子機器の小型化高性能化に伴い、外部電極の増大、半導体パッケージ本体の小型化、薄型化が要求されている。 The semiconductor package with the miniaturization performance of electronic equipment, increase of the external electrodes, miniaturization of the semiconductor package body, thinning is required. また、半導体素子より発生する熱のため、ヒートシンクを取り付けて実装している。 Further, since the heat generated from the semiconductor element, it is mounted by attaching a heat sink.

【0011】 [0011]

【発明が解決しようとする課題】しかしながら前記従来の半導体装置では、半導体パッケージ1本体の配線層の微細化、多層化ならびに外部電極端子7の取り付け部分の多方向化、外部電極端子7の間隔の微細化に対応した構造であるが、半導体素子1と半導体パッケージ2との電気的接続方法として、一般的にワイヤーボンディング法が用いられている。 In [0006] However the conventional semiconductor device, the miniaturization of the semiconductor package 1 body interconnection layer, multidirectional of multilayer and mounting portion of the external electrode terminals 7, the distance between the external electrode terminals 7 a structure corresponding to the fine, but as an electrical connection method between the semiconductor element 1 and the semiconductor package 2, typically a wire bonding method is used. そのため、半導体素子1の周辺部に細線6を配線するための電極5である内部電極端子を形成する領域として、半導体素子1の周囲2.0mm以上が、さらに蓋体8を取り付ける領域として、ワイヤボンドエリア4の周囲2.0mm以上がそれぞれ必要とされる。 Therefore, as a region for forming the internal electrode terminal is an electrode 5 for wiring wire 6 on the periphery of the semiconductor element 1, above ambient 2.0mm of the semiconductor element 1, as a region further attaching a lid member 8, the wire above ambient 2.0mm bond areas 4 are respectively required. このため、半導体パッケージ2の面積を半導体素子1の寸法と同等程度にすることは不可能であり、半導体パッケージ本体の小型化、薄型化の要求を満たすことができない。 Therefore, it is not possible to the area of ​​the semiconductor package 2 to the same extent as the size of the semiconductor element 1, the miniaturization of the semiconductor package body can not meet the demand for thinning. また、高密度に装置の回路基板に半導体素子を搭載する目的で、半導体素子を半導体パッケージに収納することなく直接回路基板に実装する方法においては、半導体素子より発生する熱のためヒートシンクを取り付けて実装しなければならないので、薄型化は実現できない。 Further, for the purpose of mounting a semiconductor element on a circuit board of the high density device, a method of mounting a direct circuit board without housing the semiconductor element in a semiconductor package, heat sinking for heat generated from the semiconductor element since they must be implemented, thinning can not be realized.

【0012】本発明は前記課題を解決するもので、半導体素子の実装に必要な面積の小型化、薄型化ならびに半導体パッケージの外部電極端子間隔の微細化を抑え、機械的強度に問題のない外部電極形態を有し、ヒートシンクなしでも正常動作を確保できる半導体装置を提供することを目的としている。 [0012] The present invention is intended to solve the above problems, the miniaturization of the area required for mounting of semiconductor elements, reducing the miniaturization of the external electrode terminal spacing thinner and a semiconductor package, an external no problem in mechanical strength an electrode configuration, and its object is to provide a semiconductor device which can ensure normal operation without a heat sink.

【0013】 [0013]

【課題を解決するための手段】前記課題を解決するため本発明における半導体装置は、以下のような構成を有している。 The semiconductor device of [SUMMARY OF THE The present invention for solving the problems has the following configuration. すなわち、上面に複数の電極と底面に格子状に配列された外部電極端子とを有した絶縁性基体からなる半導体キャリアと、前記半導体キャリア上面の複数の電極と導電性接着剤により周辺電極が接合された半導体素子と、前記半導体素子と前記半導体キャリアとの間隔と前記半導体素子周辺端部を充填被覆している樹脂とよりなることを特徴とする。 That is, a semiconductor carrier made of an insulating substrate having an external electrode terminal that is arranged in a matrix of a plurality of electrodes and the bottom to the top surface, bonding the peripheral electrode by the plurality of electrodes and the conductive adhesive of the semiconductor carrier top a semiconductor element, characterized in that the more the resin is filled covers the gap between the semiconductor element peripheral edge of said semiconductor element and the semiconductor carrier.

【0014】また上面に複数の電極と底面に格子状に配列された外部電極端子とを有した絶縁性基体からなる半導体キャリアと、前記半導体キャリア上面の複数の電極と導電性接着剤により周辺電極が接合された半導体素子と、前記半導体素子裏面に形成された導電性被膜と、前記半導体素子と前記半導体キャリアとの間隔と前記半導体素子の周辺端部を充填被覆している樹脂と、前記半導体素子の周辺端部を充填している前記樹脂表面に部分的に形成され、前記半導体素子裏面に形成された導電性被覆膜と、前記半導体キャリア上面に形成された電極とを接続している導電性膜とよりなることを特徴とする。 [0014] a semiconductor carrier made of an insulating substrate having an external electrode terminal that is arranged in a matrix of a plurality of electrodes and the bottom to the top surface, the peripheral electrode by the plurality of electrodes and the conductive adhesive of the semiconductor carrier top a semiconductor element but joined, the semiconductor device rear surface formed conductive film, and a resin is filled covers the peripheral edge portion of the interval between the semiconductor element and the semiconductor element and the semiconductor carrier, the semiconductor partially formed on the resin surface filling the peripheral edge of the elements, are connected to the semiconductor element rear surface formed conductive coating film, and the formed semiconductor carrier top electrode wherein the more becomes possible conductive film. そして半導体素子と半導体キャリアとの間隔と前記半導体素子の周辺端部を充填被覆している樹脂が、フィラーとして高熱伝導性セラミックを含有しているエポキシ系樹脂であることを特徴とする。 The resin is filled covers the peripheral edge portion of the interval between the semiconductor element of the semiconductor device and the semiconductor carrier, characterized in that an epoxy resin containing a highly thermally conductive ceramic as fillers. また半導体素子と半導体キャリアとの間隔と前記半導体素子の周辺端部を充填被覆している封止樹脂構造において、前記封止樹脂が前記半導体キャリア上面と接する角度が60度以下の傾斜面で形成されていることを特徴とする。 Formed also in the sealing resin structure the spacing between the semiconductor element and the semiconductor carrier is filled covers the peripheral edge portion of the semiconductor element, the angle which the sealing resin is in contact with said semiconductor carrier upper surface 60 degrees or less inclined surface characterized in that it is.

【0015】製造方法においては、半導体素子の周辺電極上にAuバンプを形成し、前記Auバンプに導電性接着剤を供給する工程と、前記半導体素子上の前記導電性接着剤が供給された前記Auバンプと、底面に外部電極端子が一定の間隔で格子状に形成されている半導体キャリア上面の対応する電極とを接合した後、前記導電性接着剤を熱硬化する工程と、エポキシ系の封止樹脂を前記半導体素子と前記半導体キャリアとの間に形成された隙間と周辺部とに注入し、硬化させ樹脂封止を行なう工程とを有することを特徴とする。 [0015] In the production method, the the Au bumps formed on the peripheral electrode of the semiconductor element, and supplying an electrically conductive adhesive to said Au bump, the conductive adhesive on said semiconductor element is supplied and Au bumps, after the external electrode terminals are joined with the corresponding electrodes of the semiconductor carrier upper surface are formed in a lattice shape at regular intervals on the bottom surface, a step of thermally curing the conductive adhesive, sealing epoxy injecting a sealing resin into the gap and a peripheral portion formed between the semiconductor carrier and the semiconductor element, characterized in that a step of performing resin sealing is cured.

【0016】また、裏面に導電性被膜の形成された半導体素子の周辺電極上にAuバンプを形成し、前記Auバンプに導電性接着剤を供給する工程と、前記半導体素子上の前記導電性接着剤が供給された前記Auバンプと、 Further, the Au bumps formed on the peripheral electrodes of the semiconductor element formed of a conductive film on the back surface, and providing a conductive adhesive to the Au bump, the conductive adhesive on said semiconductor element It said Au bumps agent is supplied,
底面に外部電極端子が一定の間隔で格子状に形成されている半導体キャリア上面の対応する電極とを接合した後、前記導電性接着剤を熱硬化させる工程と、エポキシ系の封止樹脂を前記半導体素子と前記半導体キャリアとの間に形成された隙間と周辺部とに注入し、硬化させ樹脂封止を行なう工程と、前記半導体素子の裏面と前記半導体素子と前記半導体キャリアとの周辺部に形成された封止樹脂の表面上に導電性インクを供給し、導電性膜を形成する工程とを有することを特徴とする。 After the external electrode terminals are joined with the corresponding electrodes of the semiconductor carrier upper surface are formed in a lattice shape at regular intervals on the bottom surface, a step of thermally curing the conductive adhesive, an epoxy sealing resin of the was injected into the gap and a peripheral portion formed between the semiconductor element and the semiconductor carrier, and performing resin sealing is cured, the peripheral portion of the back surface of the semiconductor element and said semiconductor element and said semiconductor carrier conductive ink on the surface of the formed sealing resin supplying, characterized in that a step of forming a conductive film.

【0017】 [0017]

【作用】前記構成により、本発明にかかる半導体装置は、半導体素子を接続するためにこれまで必要不可欠であったワイヤーボンディングエリアが不必要となり、かつ半導体キャリアと半導体素子との間に熱硬化性樹脂を浸透させ、熱硬化させることにより半導体素子の保護ができ、蓋体を取り付ける必要性がないことより、蓋体取り付け領域が削除できる。 SUMMARY OF] by the arrangement, the semiconductor device according to the present invention, this wire-bonding area was essential to become unnecessary to connect the semiconductor element, and a thermosetting between the semiconductor carrier and the semiconductor element impregnated with resin, the protection of the semiconductor element by thermally curing can, than there is no need to attach the lid, the lid mounting region can be deleted. そして前記熱硬化性樹脂にエポキシ系の樹脂に高熱伝導セラミックを添加した樹脂を用いているので、熱膨張率が低減し、熱伝導率の向上により、ヒートシンクなしで半導体装置の正常動作を確保することができる。 And because of the use of resin added with high thermal conductivity ceramic epoxy resin to the thermosetting resin, the thermal expansion coefficient is reduced, the improvement of thermal conductivity, to ensure the normal operation of the semiconductor device without the heat sink be able to.

【0018】さらに、外部電極端子を取り付ける領域がキャリア底面全体を利用し、かつ格子状電極の狭ピッチ形成を可能とするはんだバンプ構造を用いることにより、半導体装置をきわめて小さくすることが容易となる。 Furthermore, using the entire carrier bottom region of attaching an external electrode terminal, and by using a solder bump structure that enables pitch formation of the grid-shaped electrode, it becomes easy to extremely small semiconductor device . また、回路基板の取り付け電極をパッケージ本体領域下に設ける構造であるため、有効的な面積の利用が可能となる。 Further, since a structure in which the mounting electrodes of the circuit board under the package body area, it is possible to use the effective specific surface area.

【0019】また、半導体素子の裏面より半導体キャリアの電極に電気的接続が行なえることより、パワーIC Further, from the electrical connection to be performed on the electrodes of the semiconductor carrier from the back of the semiconductor element, a power IC
トランジスタ等のように裏面を電極として用いる場合や、ランダムアクセスメモリーやマイクロコンピューターのように半導体素子内で負電圧を作り基板電極等に接続する、いわゆるバックバイアスを取ることが可能となり、半導体素子をフェースダウン実装する場合において、半導体素子の種類を考慮する必要がなくなる。 And the case of using as an electrode the backside as transistors or the like, is connected to the substrate electrode or the like to make a negative voltage in a semiconductor device as a random access memory or microcomputer, it is possible to take a so-called back bias, the semiconductor element in the case of face-down mounting, there is no need to consider the types of semiconductor devices.

【0020】 [0020]

【実施例】以下、本発明の一実施例について図面を参照しながら説明する。 EXAMPLES Hereinafter, with reference to the accompanying drawings, an embodiment of the present invention.

【0021】まず第1の実施例について説明する。 [0021] First, the first embodiment will be described. 図1 Figure 1
は本実施例にかかる半導体装置の平面図である。 Is a plan view of a semiconductor device according to the present embodiment. 図2は本実施例にかかる半導体装置の底面図である。 Figure 2 is a bottom view of a semiconductor device according to the present embodiment. 図3は本実施例にかかる半導体装置の断面図であり、図1のA− Figure 3 is a cross-sectional view of a semiconductor device according to the present embodiment, in FIG. 1 A-
A1線部分の断面を示している。 It shows a cross section of the A1 line portion.

【0022】図1、図2および図3において、本実施例にかかる半導体装置の構成について説明する。 [0022] In FIG. 1, 2 and 3, the configuration of a semiconductor device according to the present embodiment.

【0023】表面の電極(図示せず)に、Auバンプ9 [0023] surface of the electrode (not shown), Au bumps 9
の形成された半導体素子10が、その表面側を下にしてセラミックを絶縁基体とした多層回路基板である半導体キャリア11に接合されている。 Semiconductor device 10 formed of, are joined to the surface side of the semiconductor carrier 11 is a multilayer circuit board of ceramic facing down and the insulating substrate. 半導体キャリア11の上面には半導体素子10との導通のための複数の電極1 A plurality of electrodes for conduction between the semiconductor element 10 on the upper surface of the semiconductor carrier 11 1
2が形成されており、この電極12と半導体素子10上に形成されたAuバンプ9とが導電性接着剤13で接合されている。 2 is formed, are bonded by Au bumps 9 are conductively adhesive 13 formed on the electrode 12 and the semiconductor device 10. 導電性接着剤13はAuバンプ9にあらかじめ供給されている。 Conductive adhesive 13 is previously supplied to the Au bumps 9. そして、接合された半導体素子1 Then, the semiconductor element 1 is bonded
0と半導体キャリア11との間の隙間と、半導体素子1 0 and the gap between the semiconductor carrier 11, the semiconductor element 1
0の端部とはエポキシ系の封止樹脂14により充填被覆されている。 0 and the end is filled covered with the sealing resin 14 of epoxy. 封止樹脂14はエポキシ系樹脂にフィラーとして高熱伝導セラミックである窒化アルミニウム(A Aluminum nitride sealing resin 14 is highly heat conductive ceramic as a filler in an epoxy resin (A
lN)、もしくは窒化珪素(SiC)を添加した樹脂を用いる。 l N), or use of additive resin the silicon nitride (SiC). 多層回路基板である半導体キャリア11の底面には、メタライズ金属層としてAg−Pdよりなる外部電極端子15が一定の間隔で格子状に形成されている。 The bottom surface of the semiconductor carrier 11 is a multilayer circuit board, the external electrode terminal 15 made of Ag-Pd as the metallized metal layer is formed in a lattice shape at regular intervals.
Ag−Pd以外にもCu,Auをメタライズ金属層として用いてもよい。 Besides Ag-Pd Cu, it may be used as Au metallized metal layer. さらに電極材料の表面酸化防止を目的としてAuめっき、半導体素子10のAuバンプ9と半導体キャリア11との接合に用いる導電性接着剤13にはんだを用いる場合には、メタライズのはんだ食われを防止する目的でNiめっきを行なう。 Further Au plating for the purpose of surface oxidation prevention of the electrode material, when using solder to the conductive adhesive 13 used for bonding the Au bumps 9 and the semiconductor carrier 11 of the semiconductor device 10 prevents the solder leaching of metallization perform Ni plating for the purpose. メタライズ金属層よりなる格子状に形成された外部電極端子15の間隔は0.8mm程度である。 Spacing of the external electrode terminal 15 formed in a lattice shape made of a metallized metal layer is about 0.8 mm. それを1.0mmよりも大きくすると小型化が実現できず、また0.6mm下であれば、 It can not be realized miniaturization Increasing than 1.0 mm, also if under 0.6 mm,
配線基板にキャリアを搭載する際に高い精度が必要になる。 High precision when mounting the carrier on a wiring board is required. さらにバンプ高さを十分確保することが困難になることより、配線基板表面反り等の問題より安定した接続を得ることが困難になる。 Even more it becomes difficult to secure a sufficient bump height, it is difficult to obtain from a stable connection problems such as wiring substrate surface warping.

【0024】封止樹脂14にエポキシ系の樹脂を使用する目的の第1は、半導体素子10と半導体キャリア11 The first purpose of using epoxy resin for the sealing resin 14, the semiconductor element 10 and the semiconductor carrier 11
との熱応力差に起因する熱応力が、Auバンプ9および導電性接着剤13に集中させないようにするためである。 Thermal stresses due to thermal stress difference between the is order not to concentrate on Au bump 9 and the conductive adhesive 13. 硬化後、弾性係数の大きいエポキシ系樹脂にて半導体素子10と半導体キャリア11とを強固に固定することにより、温度変化による半導体キャリア11および半導体素子10の変形量の違いにもとづく応力を、バイメタルの原理による曲げ変形に変換することにより、バンプに印加されるせん断応力を解消するためである。 After curing, by firmly fixing the semiconductor element 10 and the semiconductor carrier 11 at greater epoxy resin elastic modulus, the stress based on the difference in the deformation amount of the semiconductor carrier 11 and the semiconductor device 10 due to temperature changes, the bimetallic by conversion to bending deformation by the principle, in order to eliminate the shear stress applied to the bumps. 第2 The second
には、エポキシ系の樹脂はノボラック系などの他の樹脂よりも水分の透過が少ないためである。 , The epoxy resin is due less moisture permeation than other resins such as novolac. 第3には、エポキシ系の樹脂に対してフィラーとし一般的に用いられているシリカ(SiO 2 )ではなく、窒化アルミニウム(AlN)、高熱伝導性セラミックとして、炭化珪素(SiC)を添加することにより、熱膨張率、熱伝導率のコントロールが可能となり、半導体装置の動作にともなう熱発生による温度上昇の防止と半導体装置に発生する応力を緩和することができるためである。 Third, instead of silica (SiO 2) which is generally used as a filler with respect to epoxy resin, aluminum nitride (AlN), as high thermal conductivity ceramic, the addition of silicon carbide (SiC) the coefficient of thermal expansion, control of the thermal conductivity is possible, because the it is possible to relieve the stress generated in preventing the semiconductor device of the temperature rise due to heat generation caused by the operation of the semiconductor device.

【0025】続いて第2の実施例について図面を参照しながら説明する。 [0025] Then the second embodiment will be described with reference to the drawings. 図4は第2の実施例に係る半導体装置を示す断面図である。 Figure 4 is a sectional view showing a semiconductor device according to a second embodiment.

【0026】図4に示すように、基本構成は前記第1の実施例と同様であるが、半導体素子10裏面にAuのような導電性被膜16が形成されている点と、封止樹脂1 As shown in FIG. 4, although the basic configuration is the same as the first embodiment, and that a conductive coating 16, such as Au on the semiconductor element 10 back surface is formed, the sealing resin 1
4上に部分的に導電性膜17が形成されている点が異なる。 4 on partially that conductive film 17 is formed it is different. この構成により、半導体素子10の裏面に形成された導電性被膜16と半導体キャリア11上の電極18とが導電性膜17により接続され、半導体素子10内で負電圧を作り、基板電極等に接続するいわゆるバックバイアスを取ることができる。 This configuration is connected by the electrode 18 are conductively film 17 on the conductive film 16 and the semiconductor carrier 11 formed on the back surface of the semiconductor element 10, it creates a negative voltage in the semiconductor device 10, connected to the substrate electrode and the like the so-called back-bias can take.

【0027】次に第3の実施例としての半導体装置の製造方法について図面を参照しながら説明する。 Next the method of manufacturing a semiconductor device as a third embodiment will be described with reference to the drawings. 図5は、 Fig. 5,
Auバンプ形成工程を示す図である。 Is a diagram showing an Au bump forming step. 図6〜図9は本実施例にかかる半導体装置の製造方法を工程別に示した部分断面図である。 6 to 9 are partial sectional views showing the specific process of the method for manufacturing a semiconductor device according to this embodiment.

【0028】まず、図5に示すように、ワイヤーボンディング法(ボールボンディング法)を用いて、半導体素子10の電極19上にAuバンプ9(Au二段突起)を形成する。 First, as shown in FIG. 5, using wire bonding method (ball bonding method), to form the Au bump 9 (Au bunk protrusions) on the electrode 19 of the semiconductor device 10. この方法は、Auワイヤー先端に形成したボールをアルミニウム電極に熱圧接することにより、二段突起の下段部を形成し、さらにキャピラリ20を移動させることにより形成したAuワイヤーループをもって、 This method, by thermal compression balls formed on the Au wire tip in an aluminum electrode, with the Au wire loops formed by forming a lower portion of the two-stage projection, further movement of the capillary 20,
二段突起の上段部を形成する。 Forming the upper portion of the two-stage projection. 前記状態においては、A In the state, A
u二段突起の高さは均一でなく、また頭頂部の平坦性にも欠けているために、Au二段突起を加圧することにより高さの均一化ならびに頭頂部の平坦化、いわゆるレベリングを行なう。 The height of the u bunk projection is not uniform, and to also lack the flatness of the top portion, flattening the uniform and the top portion of the height by pressurizing Au two-stage projection, the so-called leveling carried out.

【0029】次に回転する円盤上にドクターブレード法を用いて適当な厚みにAg−Pdを導電物質として含有する導電性接着剤13を塗布する。 [0029] Next, applying a conductive adhesive 13 containing on a rotating disc as the conductive material Ag-Pd in ​​a suitable thickness using a doctor blade method. この際、導電性接着剤13はつねに新鮮な表面を維持するためにスキージにて円盤上で攪拌される。 At this time, the conductive adhesive 13 is agitated on a disc at a squeegee in order to maintain a constantly fresh surface. 導電性接着剤13にAuバンプ9を設けた半導体素子10を押し当てた後に引き上げる方法、いわゆる転写法によって、図6に示すように、A How to increase the electrically conductive adhesive 13 after pressing the semiconductor element 10 provided with the Au bumps 9, by a so-called transfer method, as shown in FIG. 6, A
uバンプ9に導電性接着剤13を供給する。 Supplying a conductive adhesive 13 to the u bumps 9. 導電性接着剤13としては、信頼性、熱応力などを考慮してたとえばバインダーとしてエポキシレジン、導体フィラーとしてAg−Pd合金によりなる接着剤を用いている。 The conductive adhesive 13 is used reliability, epoxy resin as in consideration such as binders and thermal stress, the adhesive made by Ag-Pd alloy as the conductors filler.

【0030】次に図7に示すように、半導体素子10の表面を下にして実装する方法であるフリップチップ方式によって、半導体素子10上の導電性接着剤13が供給されたAuバンプ9と、底面に外部電極端子15が一定の間隔で格子状に形成されている半導体キャリア11上の電極12とを位置精度よく合わせて接合した後、一定の温度にて熱硬化させる。 [0030] Next, as shown in FIG. 7, the flip chip method is a method of mounting a surface of the semiconductor element 10 facing down, and Au bumps 9 the conductive adhesive 13 on the semiconductor device 10 is supplied, after the external electrode terminal 15 is bonded to the electrode 12 on the semiconductor carrier 11 which is formed in a lattice position accurately together at regular intervals on the bottom, it is thermally cured at a constant temperature. 導電性接着剤13として、たとえばバインダーとしてエポキシレジン、導体フィラーとしてAg−Pd合金よりなる導電性接着剤を用いた場合、100℃の温度で1時間、さらに120℃の温度で2時間加熱することにより接合を完了する。 As conductive adhesive 13, such as an epoxy resin as a binder, in the case of using a conductive adhesive consisting of a Ag-Pd alloy as a conductor filler, 1 hour at a temperature of 100 ° C., further heated for 2 hours at a temperature of 120 ° C. completing the joining by.

【0031】そして、最後に図8に示すように、エポキシ系の封止樹脂14を半導体素子10の周辺端部と、半導体素子10と半導体キャリア11との間に形成された隙間に注入し、一定の温度にて硬化させて樹脂モールドする。 [0031] Finally, as shown in FIG. 8, by injecting sealing resin 14 of epoxy and peripheral edge portion of the semiconductor device 10, the gap formed between the semiconductor element 10 and the semiconductor carrier 11, cured at a constant temperature for the resin mold. この樹脂モールドの方法としては、封止樹脂14 The method of resin molding, the encapsulating resin 14
を注入ノズルを用いて一方向から半導体素子10と半導体キャリア11との間に形成された隙間に注入し、隙間を埋めてから半導体素子10の周辺端部を封止する。 It was injected into a gap formed between the semiconductor element 10 and the semiconductor carrier 11 from one direction with an infusion nozzle to seal the peripheral edge of the semiconductor element 10 fills the gap. 封止樹脂14としてエポキシ系樹脂に高熱伝導セラミックである窒化アルミニウム(AlN)もしくは窒化珪素(SiC)等をフィラーとして添加したものを用いる。 An epoxy resin in a high thermal conductivity ceramics in which aluminum nitride (AlN) or silicon nitride (SiC) or the like as the sealing resin 14 used as added as a filler.
半導体素子10の周辺端部に供給する際に樹脂が十分半導体素子10の背面に到達し、さらに半導体キャリア1 Resin reaches the back of the well semiconductor element 10 when supplied to the peripheral edge portion of the semiconductor device 10, further semiconductor carrier 1
1と樹脂14との接触角度が60゜以下の小さな角度となるようにする。 Contact angle between 1 and the resin 14 is set to be less than a small angle 60 °. 封止樹脂14の供給後、オーブン中で加熱をすることにより封止樹脂14を硬化させる。 After the supply of the sealing resin 14 is performed to cure the sealing resin 14 by heating in an oven.

【0032】なお、樹脂封止する工程において、従来知られた工法の問題点であった、狭隙間に樹脂を注入する際に発生するボイド、ならびに注入時間の長時間化を改善する目的で、樹脂注入時に半導体キャリア11を固定するテーブルに超音波振動子を取り付け、樹脂注入中は超音波を印加するという封止樹脂注入方法を用いている。 [0032] Incidentally, in the step of resin encapsulation, was a problem of the conventional known method, voids occur due to injection of resin into narrow gaps, and in order to improve the lengthening of the injection time, a table for fixing the semiconductor carrier 11 during resin injection mounting an ultrasound transducer, in the resin injection is using a sealing resin injection method of applying ultrasonic waves. 超音波印加により、樹脂硬化したときにボイドとなる樹脂中の気泡を除去することができる。 The ultrasonic wave application, it is possible to remove air bubbles in the resin which becomes void when the resin cured.

【0033】次に第4の実施例について図面を参照しながら説明する。 [0033] will be described with reference to the drawings fourth embodiment. 図9は本実施例に係る半導体装置の製造方法の工程を示す断面図である。 Figure 9 is a cross sectional view showing a step of a method of manufacturing a semiconductor device according to this embodiment.

【0034】前記第3の実施例に示すように、樹脂封止するまでの工程は、図5〜図8に示すものと同様であるが、本実施例では、あらかじめ半導体素子10の裏面に導電性被膜16を形成し、そして樹脂封止の工程の次に、導電性膜17の形成工程を有している。 As shown in the third embodiment, steps up to the resin sealing is similar to that shown in FIGS. 5 to 8, in this embodiment, the conductive advance on the back surface of the semiconductor element 10 forming a sex film 16, and the next resin sealing step has a step of forming the conductive film 17. 図9に示すように、ディスペンサーもしくはオフセット印刷法を用いて、導電性紫外線硬化インクを半導体素子10の背面から封止樹脂14表面を経て半導体キャリア11上の封止樹脂14で被覆されていない電極18に至るまで塗布し、硬化させて、導電性膜17を形成する。 As shown in FIG. 9, using a dispenser or an offset printing method, not conductive UV curable ink from the rear surface of the semiconductor element 10 is covered with the sealing resin 14 on the semiconductor carrier 11 through the sealing resin 14 surface electrode It was applied up to 18, and cured to form a conductive film 17. 導電性紫外線硬化インクをオフセット印刷法により塗布して、導電性膜17を形成するには、半導体キャリア11と封止樹脂14との接触角度を60゜以下の角度に保持して、樹脂封止する必要がある。 Conductive UV curable ink was applied by offset printing, in order to form a conductive film 17 holds the contact angle between the semiconductor carrier 11 and the sealing resin 14 to an angle of less than 60 °, resin sealing There is a need to. 接触角度を60゜以下と設定しているのは、60゜よりも大きな角度では、導電性紫外線硬化インクを塗布し、導電性膜17を形成できないためである。 What sets the contact angle with 60 ° or less, in an angle greater than 60 °, conductive UV curable ink is applied, it can not form a conductive film 17.

【0035】また、半導体キャリア11の作製は、まずセラミック粉末をガラス粉末と溶剤とともに混合ミルに投入して、回転混合粉砕を行なう。 Further, for manufacturing a semiconductor carrier 11 first ceramic powder is added to a mixed mill together with glass powder and a solvent, for rotating co-grinding. さらに有機をバインダーを添加し、さらに混合する。 Further organic was added binder, further mixed. このセラミック粉末は、通常、アルミナを主体とするが、特に熱伝導性を向上させるために窒化アルミニウム(AlN)、炭化珪素(SiC)等の粉末も添加する。 The ceramic powder is usually composed mainly of alumina, aluminum nitride (AlN) in order to particularly enhance the thermal conductivity, is also added powder such as silicon carbide (SiC). 十分混合を行なった後、得られる泥しょう、いわゆるスラリーは、グリーンシート成型のために搬送シート上に任意の厚みで塗布される。 After performing thorough mixing, the resulting Slip, so-called slurry is applied in any thickness on the conveying sheet for green sheet molding. 厚みの調整にはドクターブレード法等を用いる。 The adjustment of the thickness using a doctor blade method or the like.
搬送シート上のスラリーは赤外線および熱風を用いて溶剤を乾燥することにより、弾力性に富み、導電ペースト印刷時のペースト溶剤の浸透性に優れたグリーンシートが得られる。 The slurry on the transfer sheet by drying the solvent with infrared and hot air, rich in elasticity, the green sheet which is excellent in permeability of the paste solvent at conductive paste printing can be obtained. このグリーンシートに対して、位置合わせ手法として配線ルール200μm以上の場合には、直接にガイド穴を設け、200μm未満の場合には、ガイド穴を有した保持枠に張り付ける。 For this green sheet, in the case of more wiring rule 200μm as an alignment technique, directly to the guide hole is provided, in the case of less than 200μm is pasted to the holding frame having a guide hole. 次に、グリーンシートの表裏の電気的導通が必要な部分に機械的加工法にて穴を設ける。 Next, the electrical conduction is required portions of the front and back of the green sheet provided with holes in mechanical processing method. この穴に印刷法にてCu粉末を主成分とした導電性ペーストを充填する。 Filled with a conductive paste mainly containing Cu powder by the printing method in the hole. 次に、グリーンシート表面に必要な回路を印刷した後乾燥させ、印刷された回路を適当な荷重にてグリーンシート中に埋没させる。 Then dried after printing the circuitry required green sheet surface and buried in the green sheet printed circuits in a suitable load. この目的は回路が印刷されたグリーンシート表面を平坦にすることにより、次の工程である積層工程における積層不良、いわゆるデラミネーションを防止するためである。 This object is by flattening the green sheet surface on which a circuit is printed, poor lamination in the lamination step which is the next step is to prevent the so-called delamination.
積層工程においては、グリーンシートに設けられたガイド穴もしくは保持枠のガイド穴によって精度よく積層されたグリーンシートを加圧することで強固に接着する。 In the laminating step, firmly adhered by pressurizing the green sheets accurately stacked by the guide hole of the guide hole or the holding frame is provided in the green sheet.

【0036】こうして完成したセラミックキャリアの背面に形成された格子状電極に、Sn−Pbの共晶はんだクリームを塗布する。 [0036] Thus in a grid electrode formed on the back surface of the finished ceramic carrier is coated with a eutectic solder cream Sn-Pb. そして、整列治具を用いて高融点はんだボールが、塗布されたはんだクリームに供給した後、リフロー炉等を用いて加熱溶融させることによりはんだ突起バンプを形成し、半導体キャリア11を形成する。 Then, the high melting point solder balls by using an alignment jig, after supplying to the applied solder cream to form a solder projecting bumps by heating and melting using a reflow furnace or the like to form a semiconductor carrier 11.

【0037】図10は封止樹脂14としてエポキシ系樹脂にフィラーとしてシリカ(SiO FIG. 10 is a silica as a filler to an epoxy resin as a sealing resin 14 (SiO 2 )を添加した場合と、高熱伝導性セラミックである窒化アルミニウム(A In the case of adding 2), aluminum nitride is a highly thermally conductive ceramic (A
lN)を添加した場合と炭化珪素(SiC)を添加した場合の封止樹脂を用いて封止した半導体装置に対して、 The semiconductor device encapsulated with a sealing resin in the case where the case of adding l N) was added silicon carbide (SiC),
1W(5V×0.2A)の電力を印加して駆動させ、発熱させた場合の半導体素子の温度上昇の比較を示した図である。 1W (5V × 0.2A) power applied to driven the diagrams showing a comparison of the temperature rise of the semiconductor element when obtained by heating. フィラーとして添加したシリカ、窒化アルミニウムまたは炭化珪素は、それぞれ粒径5μm、添加量4 Silica was added as a filler, aluminum nitride or silicon carbide, respectively particle size 5 [mu] m, the addition of 4
0wt%である。 It is a 0wt%. 温度測定は半導体装置を駆動させ、温度上昇が起こり、温度が一定になった時点で行ない、室温は25℃、無風状態である。 Temperature measurement drives the semiconductor device, occurs a temperature rise, performed when the temperature became constant, room temperature 25 ° C., a still air.

【0038】図10より、窒化アルミニウムおよび炭化珪素をフィラーとして添加すると、80℃程度までは上昇するが、半導体装置が誤動作、故障および周辺装置への熱による悪影響を及ぼす可能性のある100℃以上には達しないことがわかる。 [0038] From FIG. 10, the addition of aluminum nitride and silicon carbide as a filler, but up to about 80 ° C. increases, the semiconductor device malfunctions, failures and thermal adversely affect potentially 100 ° C. or higher due to the peripheral it can be seen that does not reach the. もし、フィラーとして窒化アルミニウムを添加しなければ、シリカを添加した場合のように約130℃まで温度が上昇してしまい、ヒートシンクなしでは誤動作、故障を起こしてしまう。 If no addition of aluminum nitride as a filler, silica causes the temperature rises to about 130 ° C. as in the case of the added, without heat sink malfunction, would cause a failure. 添加するフィラーとしては、窒化アルミニウム以外にも、他の高熱伝導セラミックである炭化珪素などを用いても同様の効果がある。 As the filler to be added, in addition to aluminum nitride, the same effect even by using a silicon carbide, which is another high thermal conductivity ceramic.

【0039】また、添加するフィラーの粒径を10μ Further, 10 [mu] particle size of the filler added
m、量を70wt%とした場合には、熱伝導率がさらに向上するが、封止の際に流動性が悪くなってしまうので、粒径5μm、量40wt%程度が望ましい。 m, when the amount was 70 wt%, although the thermal conductivity is further improved, since the fluidity during sealing becomes worse, particle size 5 [mu] m, about the amount 40 wt% is desirable.

【0040】 [0040]

【発明の効果】本発明は、従来必要であったワイヤーボンディングに必要な半導体素子周辺の電極面積ならびにパッケージの蓋体の取り付けに必要な領域が不必要となり、さらに狭い面積のパッケージの底面全体を有効に利用することが可能となることより、半導体パッケージ本体の小型化、薄型化を実現して高密度実装ができる。 According to the present invention, the space required for mounting the electrode area and package lid around the semiconductor elements required conventionally required wire bonding becomes unnecessary, the entire bottom surface of the package of narrower area than it becomes possible to effectively use, miniaturization of the semiconductor package body, to achieve a reduction in thickness can high-density mounting. また、エポキシ系の樹脂にフィラーとして高熱伝導セラミックである窒化アルミニウムを添加した封止樹脂で封止したので、熱膨張率も低減できるので、半導体装置に発生する応力を緩和でき、熱伝導率の向上により半導体装置を駆動させ、熱が発生してもヒートシンクなしで正常動作を確保することができる。 Moreover, since sealed with a sealing resin with the addition of aluminum nitride is high thermal conductivity ceramic as fillers in epoxy resin, the thermal expansion coefficient can be reduced, it can reduce the stress generated in the semiconductor device, the thermal conductivity to drive the semiconductor device by improving the heat and it is possible to secure the normal operation without a heat sink even if it occurs. また、半導体素子裏面と半導体キャリア上の電極とを接続する導電性膜を設けているので、バックバイアスを取ることができる。 Also, since provided a conductive film connecting the electrodes on the semiconductor element backside and the semiconductor carrier may take a back bias.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】本発明の一実施例にかかる半導体装置の平面図 Plan view of a semiconductor device according to an embodiment of the present invention; FIG

【図2】本発明の一実施例にかかる半導体装置の底面図 Bottom view of a semiconductor device according to an embodiment of the present invention; FIG

【図3】本発明の一実施例にかかる半導体装置の断面図 Cross-sectional view of a semiconductor device according to an embodiment of the present invention; FIG

【図4】本発明の一実施例にかかる半導体装置の断面図 Sectional view of a semiconductor device according to an embodiment of the present invention; FIG

【図5】本発明の一実施例にかかる半導体装置の製造方法を示す断面図 Cross-sectional view showing a manufacturing method of a semiconductor device according to an embodiment of the present invention; FIG

【図6】本発明の一実施例にかかる半導体装置の製造方法を示す断面図 Cross-sectional view showing a manufacturing method of a semiconductor device according to an embodiment of the invention; FIG

【図7】本発明の一実施例にかかる半導体装置の製造方法を示す断面図 7 is a cross-sectional view showing a method of manufacturing a semiconductor device according to an embodiment of the present invention

【図8】本発明の一実施例にかかる半導体装置の製造方法を示す断面図 Cross-sectional view showing a manufacturing method of a semiconductor device according to an embodiment of the present invention; FIG

【図9】本発明の一実施例にかかる半導体装置の製造方法を示す断面図 Cross-sectional view showing a manufacturing method of a semiconductor device according to an embodiment of the present invention; FIG

【図10】本発明の一実施例にかかる半導体装置の動作時の温度上昇を示す図 It illustrates an operation temperature rise during the semiconductor device according to an embodiment of the present invention; FIG

【図11】従来の半導体装置を示す断面図 Figure 11 is a sectional view showing a conventional semiconductor device

【図12】従来の半導体装置の製造方法を示す断面図 Figure 12 is a cross-sectional view showing a conventional method of manufacturing a semiconductor device

【図13】従来の半導体装置の製造方法を示す断面図 Figure 13 is a sectional view showing a conventional method of manufacturing a semiconductor device

【図14】従来の半導体装置の製造方法を示す断面図 Figure 14 is a sectional view showing a conventional method of manufacturing a semiconductor device

【符号の説明】 DESCRIPTION OF SYMBOLS

1 半導体素子 2 半導体パッケージ 3 くぼみ部 4 ワイヤボンドエリア 5 電極 6 細線 7 外部電極端子 8 蓋体 9 Auバンプ 10 半導体素子 11 半導体キャリア 12 電極 13 導電性接着剤 14 封止樹脂 15 外部電極端子 16 導電性被膜 17 導電性膜 18 電極 19 電極 20 キャピラリ 1 semiconductor element 2 semiconductor package 3 recess 4 wire bonding area 5 electrode 6 thin wire 7 external electrode terminal 8 the lid 9 Au bumps 10 semiconductor device 11 semiconductor carrier 12 electrode 13 conductive adhesive 14 sealing resin 15 external electrode terminals 16 conductive sex film 17 conductive layer 18 electrode 19 electrode 20 capillary

───────────────────────────────────────────────────── フロントページの続き (72)発明者 塚本 勝秀 大阪府高槻市幸町1番1号 松下電子工業 株式会社内 (72)発明者 中谷 誠一 大阪府高槻市幸町1番1号 松下電子工業 株式会社内 (72)発明者 佐伯 啓二 大阪府高槻市幸町1番1号 松下電子工業 株式会社内 (72)発明者 北山 喜文 大阪府高槻市幸町1番1号 松下電子工業 株式会社内 ────────────────────────────────────────────────── ─── of the front page continued (72) inventor Katsuhide Tsukamoto Osaka Takatsuki Saiwaicho No. 1 No. 1 Matsushita Electronics Co., Ltd. in the (72) inventor Seiichi Nakatani Osaka Takatsuki Saiwaicho No. 1 No. 1 Matsushita Electronics within Co., Ltd. (72) inventor Keiji Saeki Osaka Takatsuki Saiwaicho No. 1 No. 1 Matsushita Electronics Co., Ltd. in the (72) inventor Yoshifumi Kitayama Osaka Takatsuki Saiwaicho No. 1 No. 1 Matsushita Electronics Co., Ltd. in

Claims (9)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】 上面に複数の電極と底面に格子状に配列された外部電極端子とを有した絶縁性基体からなる半導体キャリアと、前記半導体キャリア上面の複数の電極と導電性接着剤により周辺電極が接合された半導体素子と、前記半導体素子と前記半導体キャリアとの間隔と前記半導体素子周辺端部を充填被覆している樹脂とよりなることを特徴とする半導体装置。 And 1. A made of an insulating substrate having an external electrode terminal that is arranged in a matrix of a plurality of electrodes and the bottom to the top surface semiconductor carrier, surrounding the plurality of electrodes and the conductive adhesive of the semiconductor carrier top a semiconductor device comprising: the semiconductor element electrode is joined, more becomes that a resin is filled covering said semiconductor element and a distance between the semiconductor carrier the semiconductor element peripheral edge.
  2. 【請求項2】 上面に複数の電極と底面に格子状に配列された外部電極端子とを有した絶縁性基体からなる半導体キャリアと、前記半導体キャリア上面の複数の電極と導電性接着剤により周辺電極が接合された半導体素子と、前記半導体素子裏面に形成された導電性被膜と、前記半導体素子と前記半導体キャリアとの間隔と前記半導体素子の周辺端部を充填被覆している樹脂と、前記半導体素子の周辺端部を充填している前記樹脂表面に部分的に形成され、前記半導体素子裏面に形成された導電性被覆膜と、前記半導体キャリア上面に形成された電極とを接続している導電性膜とよりなることを特徴とする半導体装置。 2. A made of insulating substrate having an external electrode terminal that is arranged in a matrix of a plurality of electrodes and the bottom to the top surface semiconductor carrier, surrounding the plurality of electrodes and the conductive adhesive of the semiconductor carrier top a semiconductor element electrode is bonded, the semiconductor element backside to the formed conductive film, and a resin which the peripheral edge is filled coating gap between said semiconductor element and said semiconductor element and the semiconductor carrier, wherein partially formed on the resin surface filling the peripheral edge of the semiconductor element, wherein the semiconductor element formed on the back surface conductive coating film, and connecting the formed semiconductor carrier top electrode the semiconductor device characterized by comprising further a conductive film are.
  3. 【請求項3】 半導体素子と半導体キャリアとの間隔と前記半導体素子の周辺端部を充填被覆している樹脂が、 3. A resin is filled covers the peripheral edge portion of the interval between the semiconductor element of the semiconductor device and the semiconductor carrier,
    フィラーとして高熱伝導性セラミックを含有しているエポキシ系樹脂であることを特徴とする請求項1記載の半導体装置。 The semiconductor device according to claim 1, characterized in that an epoxy resin containing a highly thermally conductive ceramic as fillers.
  4. 【請求項4】 半導体素子と半導体キャリアとの間隔と前記半導体素子の周辺端部を充填被覆している樹脂が、 4. A resin is filled covers the peripheral edge portion of the interval between the semiconductor element of the semiconductor device and the semiconductor carrier,
    フィラーとして高熱伝導性セラミックを含有しているエポキシ系樹脂であることを特徴とする請求項2記載の半導体装置。 The semiconductor device according to claim 2, characterized in that an epoxy resin containing a highly thermally conductive ceramic as fillers.
  5. 【請求項5】 半導体素子と半導体キャリアとの間隔と前記半導体素子の周辺端部を充填被覆している封止樹脂構造において、前記封止樹脂が前記半導体キャリア上面と接する角度が60度以下の傾斜面で形成されていることを特徴とする請求項2記載の半導体装置。 5. A sealing resin structure the spacing between the semiconductor element and the semiconductor carrier is filled covers the peripheral edge portion of the semiconductor element, the sealing resin is in contact with said semiconductor carrier top angle less 60 ° the semiconductor device according to claim 2, characterized in that it is formed by the inclined surface.
  6. 【請求項6】 半導体素子の周辺電極上にAuバンプを形成し、前記Auバンプに導電性接着剤を供給する工程と、前記半導体素子上の前記導電性接着剤が供給された前記Auバンプと、底面に外部電極端子が一定の間隔で格子状に形成されている半導体キャリア上面の対応する電極とを接合した後、前記導電性接着剤を熱硬化する工程と、エポキシ系の封止樹脂を前記半導体素子と前記半導体キャリアとの間に形成された隙間と周辺部とに注入し、硬化させ樹脂封止を行なう工程とを有することを特徴とする半導体装置の製造方法。 6. The Au bump is formed on the peripheral electrode of the semiconductor element, and the Au bump supplying conductive adhesive step, and the Au bump the electrically conductive adhesive is supplied on the semiconductor element , after bonding the corresponding electrodes of the semiconductor carrier top surface external electrode terminals are formed in a lattice shape at regular intervals on the bottom surface, a step of thermally curing the conductive adhesive, an epoxy sealing resin the method of manufacturing a semiconductor device characterized by a step of the injected into the gap and a peripheral portion formed between the semiconductor element and the semiconductor carrier, resin sealing is performed by curing.
  7. 【請求項7】 樹脂封止を行なう工程において、樹脂注入中は半導体キャリアに超音波を印加することを特徴とする請求項6記載の半導体装置の製造方法。 7. A step of performing resin sealing method of manufacturing a semiconductor device according to claim 6, wherein the resin injection, which comprises applying an ultrasonic wave to the semiconductor carrier.
  8. 【請求項8】 裏面に導電性被膜の形成された半導体素子の周辺電極上にAuバンプを形成し、前記Auバンプに導電性接着剤を供給する工程と、前記半導体素子上の前記導電性接着剤が供給された前記Auバンプと、底面に外部電極端子が一定の間隔で格子状に形成されている半導体キャリア上面の対応する電極とを接合した後、前記導電性接着剤を熱硬化させる工程と、エポキシ系の封止樹脂を前記半導体素子と前記半導体キャリアとの間に形成された隙間と周辺部とに注入し、硬化させ樹脂封止を行なう工程と、前記半導体素子の裏面と前記半導体素子と前記半導体キャリアとの周辺部に形成された封止樹脂の表面上に導電性インクを供給し、導電性膜を形成する工程とを有することを特徴とする半導体装置の製造方法。 8. The Au bump is formed on the peripheral electrode of the semiconductor element formed of a conductive film on the back surface, and providing a conductive adhesive to the Au bump, the conductive adhesive on said semiconductor element said Au bumps agent is supplied, after the external electrode terminals are joined with the corresponding electrodes of the semiconductor carrier upper surface are formed in a lattice shape at regular intervals on the bottom surface, the step of thermally curing the conductive adhesive If, injected into the gap and a peripheral portion formed between an epoxy sealing resin and the semiconductor element and the semiconductor carrier, and performing resin sealing is cured, the back surface of the semiconductor element and the semiconductor the method of manufacturing a semiconductor device characterized by a step of supplying a conductive ink on the surface of the sealing resin formed on the peripheral portion of the element and the semiconductor carrier, to form a conductive film.
  9. 【請求項9】 樹脂封止を行なう工程において、樹脂注入中は半導体キャリアに超音波を印加することを特徴とする請求項8記載の半導体装置の製造方法。 9. A process of performing the resin encapsulation method of manufacturing a semiconductor device according to claim 8, wherein the resin injection, which comprises applying an ultrasonic wave to the semiconductor carrier.
JP26871893A 1992-11-18 1993-10-27 Semiconductor device and manufacturing method thereof Expired - Fee Related JP2826049B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP30858992 1992-11-18
JP4-308589 1992-11-18
JP26871893A JP2826049B2 (en) 1992-11-18 1993-10-27 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26871893A JP2826049B2 (en) 1992-11-18 1993-10-27 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JPH06224259A true true JPH06224259A (en) 1994-08-12
JP2826049B2 JP2826049B2 (en) 1998-11-18

Family

ID=26548447

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26871893A Expired - Fee Related JP2826049B2 (en) 1992-11-18 1993-10-27 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP2826049B2 (en)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0724289A3 (en) * 1995-01-30 1996-12-04 Matsushita Electric Ind Co Ltd Semiconductor unit package, semiconductor unit packaging method, and encapsulant for use in semiconductor unit packaging
WO1996042106A1 (en) * 1995-06-12 1996-12-27 Matsushita Electric Industrial Co., Ltd. Semiconductor unit package, semiconductor unit packaging method, and encapsulant for use in semiconductor unit packaging
US6049128A (en) * 1996-03-19 2000-04-11 Hitachi, Ltd. Semiconductor device
US6122177A (en) * 1997-03-31 2000-09-19 Hitachi, Ltd. Semiconductor device-mounted on a printed circuit board having solder bumps with excellent connection reliability
US6465876B1 (en) 1996-11-20 2002-10-15 Hitachi, Ltd. Semiconductor device and lead frame therefor
US6639315B2 (en) 2000-09-19 2003-10-28 Hitachi, Ltd. Semiconductor device and mounted semiconductor device structure
JP2006278906A (en) * 2005-03-30 2006-10-12 Oki Electric Ind Co Ltd Semiconductor device and its manufacturing method
US7141874B2 (en) 2003-05-14 2006-11-28 Matsushita Electric Industrial Co., Ltd. Electronic component packaging structure and method for producing the same
US7247508B2 (en) 2001-04-25 2007-07-24 Matsushita Electric Industrial Co., Ltd. Semiconductor device with intermediate connector
JP2011014812A (en) * 2009-07-06 2011-01-20 Casio Computer Co Ltd Power semiconductor device and method of manufacturing the same
US7940146B2 (en) 2006-11-13 2011-05-10 Murata Manufacturing Co., Ltd. Boundary acoustic wave element, boundary acoustic wave device, and manufacturing methods for the same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57204154A (en) * 1981-06-09 1982-12-14 Nec Corp Structure of chip carrier
JPS60244512A (en) * 1984-05-21 1985-12-04 Hitachi Ltd Molding method
JPS6135542A (en) * 1984-07-27 1986-02-20 Nec Corp Regin sealed semiconductor device
JPS62118266U (en) * 1986-01-21 1987-07-27
JPS6395638A (en) * 1986-10-13 1988-04-26 Hitachi Ltd Lsi chip packaging structure
JPH04127548A (en) * 1990-09-19 1992-04-28 Fujitsu Ltd Semiconductor device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57204154A (en) * 1981-06-09 1982-12-14 Nec Corp Structure of chip carrier
JPS60244512A (en) * 1984-05-21 1985-12-04 Hitachi Ltd Molding method
JPS6135542A (en) * 1984-07-27 1986-02-20 Nec Corp Regin sealed semiconductor device
JPS62118266U (en) * 1986-01-21 1987-07-27
JPS6395638A (en) * 1986-10-13 1988-04-26 Hitachi Ltd Lsi chip packaging structure
JPH04127548A (en) * 1990-09-19 1992-04-28 Fujitsu Ltd Semiconductor device

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1154470A3 (en) * 1995-01-30 2001-12-19 Matsushita Electric Industrial Co., Ltd. Semiconductor unit packaging method
EP0878839A1 (en) * 1995-01-30 1998-11-18 Matsushita Electric Industrial Co., Ltd. Semiconductor unit package and semiconductor unit packaging method, and encapsulant for use in semiconductor unit packaging
EP0724289A3 (en) * 1995-01-30 1996-12-04 Matsushita Electric Ind Co Ltd Semiconductor unit package, semiconductor unit packaging method, and encapsulant for use in semiconductor unit packaging
WO1996042106A1 (en) * 1995-06-12 1996-12-27 Matsushita Electric Industrial Co., Ltd. Semiconductor unit package, semiconductor unit packaging method, and encapsulant for use in semiconductor unit packaging
US6297073B1 (en) 1996-03-19 2001-10-02 Hitachi, Ltd. Semiconductor device
US6049128A (en) * 1996-03-19 2000-04-11 Hitachi, Ltd. Semiconductor device
US6844219B2 (en) 1996-11-20 2005-01-18 Renesas Technology Corp. Semiconductor device and lead frame therefor
US6465876B1 (en) 1996-11-20 2002-10-15 Hitachi, Ltd. Semiconductor device and lead frame therefor
US6122177A (en) * 1997-03-31 2000-09-19 Hitachi, Ltd. Semiconductor device-mounted on a printed circuit board having solder bumps with excellent connection reliability
US6448646B1 (en) 1997-03-31 2002-09-10 Hitachi, Ltd. Semiconductor device-mounting construction and inspection method therefor
US6639315B2 (en) 2000-09-19 2003-10-28 Hitachi, Ltd. Semiconductor device and mounted semiconductor device structure
US7247508B2 (en) 2001-04-25 2007-07-24 Matsushita Electric Industrial Co., Ltd. Semiconductor device with intermediate connector
US7141874B2 (en) 2003-05-14 2006-11-28 Matsushita Electric Industrial Co., Ltd. Electronic component packaging structure and method for producing the same
US7443021B2 (en) 2003-05-14 2008-10-28 Matsushita Electric Industrial Co., Ltd. Electronic component packaging structure and method for producing the same
JP2006278906A (en) * 2005-03-30 2006-10-12 Oki Electric Ind Co Ltd Semiconductor device and its manufacturing method
US8143718B2 (en) 2005-03-30 2012-03-27 Oki Semiconductor Co., Ltd. Semiconductor device having stress relaxation sections
US7940146B2 (en) 2006-11-13 2011-05-10 Murata Manufacturing Co., Ltd. Boundary acoustic wave element, boundary acoustic wave device, and manufacturing methods for the same
JP2011014812A (en) * 2009-07-06 2011-01-20 Casio Computer Co Ltd Power semiconductor device and method of manufacturing the same

Also Published As

Publication number Publication date Type
JP2826049B2 (en) 1998-11-18 grant

Similar Documents

Publication Publication Date Title
US6583502B2 (en) Apparatus for package reduction in stacked chip and board assemblies
US6919627B2 (en) Multichip module
US4974057A (en) Semiconductor device package with circuit board and resin
US5834848A (en) Electronic device and semiconductor package
US6083776A (en) Molded lead frame ball grid array
US6960827B2 (en) Semiconductor device and manufacturing method thereof
US20020140085A1 (en) Semiconductor package including passive elements and method of manufacture
US5786271A (en) Production of semiconductor package having semiconductor chip mounted with its face down on substrate with protruded electrodes therebetween and semiconductor package
US6621172B2 (en) Semiconductor device and method of fabricating the same, circuit board, and electronic equipment
US5677575A (en) Semiconductor package having semiconductor chip mounted on board in face-down relation
US6326700B1 (en) Low profile semiconductor package and process for making the same
US6396155B1 (en) Semiconductor device and method of producing the same
US6166443A (en) Semiconductor device with reduced thickness
US20080176362A1 (en) Stress free package and laminate-based isolator package
US20120313253A1 (en) Fan-out wlp with package
US7208826B2 (en) Semiconductor device and method of manufacturing the same
US20020113306A1 (en) Semiconductor packages
US20030030140A1 (en) Semiconductor package and method for manufacturing the same
US6779260B1 (en) Overmolded electronic package including circuit-carrying substrate
JP2005183923A (en) Semiconductor device and its manufacturing method
JP2005203497A (en) Semiconductor device and method for manufacturing same
JP2000269411A (en) Semiconductor device and manufacture thereof
US6335563B1 (en) Semiconductor device, method of fabricating the same, circuit board, and electronic device
US5436503A (en) Semiconductor device and method of manufacturing the same
JP2003303937A (en) Semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080911

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080911

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090911

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090911

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100911

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110911

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120911

Year of fee payment: 14

LAPS Cancellation because of no payment of annual fees