JP3307207B2 - Semiconductor device and manufacturing method thereof - Google Patents
Semiconductor device and manufacturing method thereofInfo
- Publication number
- JP3307207B2 JP3307207B2 JP33646895A JP33646895A JP3307207B2 JP 3307207 B2 JP3307207 B2 JP 3307207B2 JP 33646895 A JP33646895 A JP 33646895A JP 33646895 A JP33646895 A JP 33646895A JP 3307207 B2 JP3307207 B2 JP 3307207B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- semiconductor element
- semiconductor device
- carrier
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
- H01L2223/5448—Located on chip prior to dicing and remaining on chip after dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
Landscapes
- Laser Beam Processing (AREA)
Description
【0001】[0001]
【発明の属する技術分野】本発明は半導体素子の集積回
路部を保護し、かつ外部装置と半導体素子の電気的接続
を安定に確保し、さらにもっとも高密度な実装を可能と
した半導体装置およびその製造方法に関するものであ
る。本発明の半導体装置およびその製造方法により、情
報通信機器、事務用電子機器、家庭用電子機器、測定装
置、組み立てロボット等の産業用電子機器、医療用電子
機器、電子玩具等の小型化を容易にするものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device which protects an integrated circuit portion of a semiconductor device, stably secures an electrical connection between an external device and the semiconductor device, and enables the highest density mounting. It relates to a manufacturing method. The semiconductor device of the present invention and the manufacturing method thereof facilitate miniaturization of industrial electronic devices such as information communication devices, office electronic devices, home electronic devices, measuring devices, assembling robots, medical electronic devices, and electronic toys. It is to be.
【0002】[0002]
【従来の技術】近年、半導体素子を回路基板に実装する
方法として、フリップチップ実装工法を用いたパッケー
ジの検討がなされている。2. Description of the Related Art In recent years, as a method for mounting a semiconductor element on a circuit board, a package using a flip-chip mounting method has been studied.
【0003】以下、従来の半導体装置について図面を参
照しながら説明する。図12はチップサイズパッケージ
(CSP)と呼ばれる従来の半導体装置の平面図、図1
3はその底面図である。図14は図13のA−A1線に
沿った断面図である。Hereinafter, a conventional semiconductor device will be described with reference to the drawings. FIG. 12 is a plan view of a conventional semiconductor device called a chip size package (CSP).
3 is a bottom view thereof. FIG. 14 is a sectional view taken along line A-A1 in FIG.
【0004】図12、図13および図14に示すよう
に、表面の電極パッド1にAuバンプ2の形成された半
導体素子3が、表面側を下にして半導体キャリア4に接
合されている。半導体キャリア4の上面には半導体素子
3との導通のための複数の電極5が形成されており、電
極5と半導体素子3上に形成されたAuバンプ2とが導
電性接着剤6で接合されている。導電性接着剤6はAu
バンプ2にあらかじめ供給されている。そして接合され
た半導体素子3と半導体キャリア4との間の隙間と、半
導体素子3の端部はエポキシ系の封止樹脂7により充填
被覆されている。そして多層回路基板である半導体キャ
リア4の底面には、図13に示すように、メタライズ金
属層としてAg−Pdよりなる外部電極端子8が一定の
間隔で格子状に形成されている。図12に示すように、
また半導体素子3の裏面には、品種等を表示するマーク
9が形成されている。As shown in FIGS. 12, 13 and 14, a semiconductor element 3 having an Au bump 2 formed on an electrode pad 1 on the surface is bonded to a semiconductor carrier 4 with the surface side down. A plurality of electrodes 5 for conduction with the semiconductor element 3 are formed on the upper surface of the semiconductor carrier 4, and the electrode 5 and the Au bump 2 formed on the semiconductor element 3 are joined by a conductive adhesive 6. ing. The conductive adhesive 6 is made of Au
It is supplied to the bump 2 in advance. The gap between the bonded semiconductor element 3 and the semiconductor carrier 4 and the end of the semiconductor element 3 are filled and covered with an epoxy-based sealing resin 7. As shown in FIG. 13, external electrode terminals 8 made of Ag-Pd are formed in a lattice pattern at regular intervals as a metallized metal layer on the bottom surface of the semiconductor carrier 4 which is a multilayer circuit board. As shown in FIG.
On the back surface of the semiconductor element 3, a mark 9 indicating a product type or the like is formed.
【0005】次に従来の半導体装置の製造方法について
図面を参照しながら説明する。図15〜図20は従来の
半導体装置の製造方法を工程別に示した部分断面図であ
る。Next, a conventional method for manufacturing a semiconductor device will be described with reference to the drawings. 15 to 20 are partial cross-sectional views showing a conventional method of manufacturing a semiconductor device for each process.
【0006】まず図15に示すように、半導体素子3の
電極パッド1上にワイヤーボンディング法(ボールボン
ディング法)を用いて、Auバンプ2(Au二段突起)
を形成する。この方法は図16に示すように、Auワイ
ヤー10先端に形成したボールをアルミ電極に熱圧接す
ることにより、二段突起の下段部を形成し(第1ボン
ド)、さらにキャピラリ11を移動させることにより形
成したAuワイヤーループをもって二段突起の上段部を
形成する(第2ボンド)。前述の状態においては、Au
二段突起の高さは均一でなくかつ頭頂部の平坦性にも欠
けているためにAu二段突起を加圧することにより高さ
の均一化並びに頭頂部の平坦化、いわゆるレベリングを
行なう。First, as shown in FIG. 15, an Au bump 2 (Au double projection) is formed on an electrode pad 1 of a semiconductor element 3 by using a wire bonding method (ball bonding method).
To form In this method, as shown in FIG. 16, a ball formed at the tip of the Au wire 10 is heat-pressed to an aluminum electrode to form a lower portion of the two-step projection (first bond), and further move the capillary 11. The upper step portion of the two-step projection is formed with the Au wire loop formed by the above (second bond). In the state described above, Au
Since the height of the two-step projections is not uniform and lacks the flatness of the top of the head, the Au two-step projections are pressed to make the height uniform and to flatten the top of the head, so-called leveling.
【0007】次に図17に示すように、半導体素子3上
のAuバンプ2に導電性接着剤6を供給する。導電性接
着剤6としては、前述と同様に信頼性、熱応力などを考
慮してたとえばバインダーとしてエポキシレジン、導体
フィラーとしてAg−Pd合金によりなる接着剤を用い
ている。Next, as shown in FIG. 17, a conductive adhesive 6 is supplied to the Au bump 2 on the semiconductor element 3. As the conductive adhesive 6, an adhesive made of, for example, epoxy resin as a binder and an Ag-Pd alloy as a conductive filler is used in consideration of reliability, thermal stress, and the like as described above.
【0008】次に図18に示すように、半導体素子3の
表面を下にして実装する方法であるフリップチップ方式
によって、半導体素子3上の導電性接着剤6が供給され
たAuバンプ2と、底面に外部電極端子8が一定の間隔
で格子状に形成されている半導体キャリア4上の電極5
とを位置精度よく合わせて接合した後、一定の温度にて
熱硬化させる。Next, as shown in FIG. 18, the Au bump 2 supplied with the conductive adhesive 6 on the semiconductor element 3 is formed by a flip chip method, which is a method of mounting the semiconductor element 3 with its surface down. An electrode 5 on a semiconductor carrier 4 in which external electrode terminals 8 are formed in a grid pattern at regular intervals on the bottom surface.
Are joined with good positional accuracy, and then thermally cured at a certain temperature.
【0009】そして図19に示すように、エポキシ系の
封止樹脂7を半導体素子3の周辺端部と、半導体素子3
と半導体キャリア4との間に形成された隙間に注入し、
一定の温度にて封止樹脂を硬化させ樹脂モールドし、半
導体装置を完成させていた。As shown in FIG. 19, an epoxy-based sealing resin 7 is applied to the peripheral end of the semiconductor element 3 and to the semiconductor element 3.
Into the gap formed between the semiconductor carrier 4 and
The semiconductor device was completed by curing the sealing resin at a certain temperature and performing resin molding.
【0010】そして図20に示すように、完成した半導
体装置に対して、品種名等の表示を形成する工程(マー
キング工程)があり、半導体素子3の裏面が露出してい
るので、その半導体素子の裏面に対して、直接レーザー
マーカー等により切削して、文字、記号等のマーク9を
形成していた。なお、図20においては、レーザーマー
カーによって切削されたマーク9の箇所を模式的に凹凸
表示している。As shown in FIG. 20, there is a step (marking step) for forming a display such as a product name on the completed semiconductor device, and the back surface of the semiconductor element 3 is exposed. Was cut directly with a laser marker or the like to form marks 9 such as characters and symbols. In FIG. 20, the location of the mark 9 cut by the laser marker is schematically shown as unevenness.
【0011】[0011]
【発明が解決しようとする課題】しかしながら、従来の
半導体装置では、図20に示したように、半導体素子3
の裏面に直接、レーザーマーカーにより、文字、記号等
のマーク9を形成するものであり、半導体素子の裏面が
削れることにより特性上の悪影響を及ぼすことがあっ
た。すなわち、半導体素子3としては、350μm程度
の厚みを有したシリコン基板であり、レーザーによる表
面切削によってマーク9を形成する際に半導体素子に衝
撃が加わり、半導体素子表面に形成された回路等が破壊
され、特性上の悪影響を及ぼすおそれがあった。However, in the conventional semiconductor device, as shown in FIG.
A mark 9 such as a character or a symbol is directly formed on the back surface of the semiconductor device by a laser marker. That is, the semiconductor element 3 is a silicon substrate having a thickness of about 350 μm. When the mark 9 is formed by laser surface cutting, a shock is applied to the semiconductor element, and a circuit formed on the surface of the semiconductor element is destroyed. As a result, there is a possibility that the properties may be adversely affected.
【0012】本発明は、このような従来例にあった事柄
を解決するものであって、半導体素子の裏面が露出した
構造の半導体装置において、マーキング工程時の半導体
素子の破壊に着目し、素子破壊を防止し、かつマーキン
グ可能な半導体装置およびその製造方法を提供すること
を課題とする。SUMMARY OF THE INVENTION The present invention solves such a problem in the conventional example. In a semiconductor device having a structure in which the back surface of a semiconductor element is exposed, attention is paid to destruction of the semiconductor element during a marking step. It is an object of the present invention to provide a semiconductor device capable of preventing destruction and marking, and a method for manufacturing the same.
【0013】[0013]
【課題を解決するための手段】前述の課題を解決するた
め本発明の半導体装置は、以下のような構成を有してい
る。すなわち、半導体キャリアと、半導体キャリア上面
に接合された半導体素子と、半導体素子上の電極パッド
上に設けられ、半導体素子と半導体キャリア上の複数の
電極とを接続した複数のバンプ電極と、半導体キャリア
上面の複数の電極と二段バンプ電極とを接続した導電性
接着剤と、半導体素子と半導体キャリアとの間隔と半導
体素子周辺端部とを充填被覆している樹脂とよりなる半
導体装置において、半導体素子の裏面に対してマーキン
グ部材を形成し、そのマーキング部材にマークを形成し
たものである。In order to solve the above-mentioned problems, a semiconductor device according to the present invention has the following configuration. A semiconductor carrier, a semiconductor element bonded to the upper surface of the semiconductor carrier, a plurality of bump electrodes provided on the electrode pads on the semiconductor element, and connecting the semiconductor element and the plurality of electrodes on the semiconductor carrier; A semiconductor device comprising: a conductive adhesive that connects a plurality of electrodes on a top surface and a two-stage bump electrode; and a resin that fills and covers a gap between a semiconductor element and a semiconductor carrier and a peripheral end of the semiconductor element. A marking member is formed on the back surface of the element, and a mark is formed on the marking member.
【0014】また本発明の半導体装置の製造方法におい
ては、半導体素子上の電極パッド上に二段突起電極であ
るバンプを形成する工程と、バンプに導電性接着剤を供
給する工程と、半導体キャリア上のバンプ接続用の電極
と半導体素子上のバンプとを導電性接着剤を介して接合
する工程と、半導体素子と半導体キャリアとの隙間に封
止樹脂を注入し、硬化させ樹脂封止を行なう工程とによ
り半導体装置構成体を形成した後、その半導体装置構成
体をアルミニウム板上に放熱グリスを形成したものに対
して、フェースダウン方式で接合し、半導体素子の裏面
にマーキング部材を形成し、そのマーキング部材に対し
てマーキングする半導体装置の製造方法である。In the method of manufacturing a semiconductor device according to the present invention, a step of forming a bump, which is a two-step projection electrode, on an electrode pad on a semiconductor element, a step of supplying a conductive adhesive to the bump, Bonding the upper bump connecting electrode and the bump on the semiconductor element via a conductive adhesive, injecting a sealing resin into a gap between the semiconductor element and the semiconductor carrier, curing the resin, and performing resin sealing After forming the semiconductor device component by the process, the semiconductor device component is bonded to the aluminum plate on which the heat radiation grease is formed, in a face-down manner, and a marking member is formed on the back surface of the semiconductor element, This is a method for manufacturing a semiconductor device that performs marking on the marking member.
【0015】[0015]
【発明の実施の形態】前述のような構成とすることによ
り、本発明の半導体装置は、半導体素子の裏面に対して
マーキング部材を形成し、そのマーキング部材にマーク
を形成したことにより、レーザーマーキングの際の衝撃
を防止し、半導体素子表面に形成された回路等が破壊さ
れ、特性上の悪影響を及ぼしたり、半導体素子にクラッ
ク等の破壊が発生するということはなくなる。またマー
キング部材と半導体素子の裏面との接合は、放熱グリス
により接合し、かつアルミニウム板よりなるマーキング
部材との組み合せにより、半導体素子より発生する熱を
効率よくマーキング部材に伝導させ、放熱させることが
でき、半導体装置として放熱性を向上させることもでき
る。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS With the above-described configuration, the semiconductor device of the present invention has a laser marking by forming a marking member on the back surface of a semiconductor element and forming a mark on the marking member. In this case, a shock or the like is prevented, and a circuit or the like formed on the surface of the semiconductor element is destroyed, which does not adversely affect the characteristics and does not cause a crack or the like in the semiconductor element. In addition, the bonding between the marking member and the back surface of the semiconductor element is performed by bonding with heat radiation grease, and in combination with the marking member made of an aluminum plate, heat generated from the semiconductor element can be efficiently transmitted to the marking member and radiated. It is also possible to improve heat dissipation as a semiconductor device.
【0016】また本発明の半導体装置の製造方法は、特
に半導体装置構成体を形成した後、その半導体装置構成
体をアルミニウム板上に放熱グリスを形成したものに対
して、フェースダウン方式で接合し、半導体素子の裏面
にマーキング部材を形成し、そのマーキング部材に対し
てマーキングするので、半導体素子に対しては、レーザ
ーマーキングの際に衝撃が加わるのを防止し、半導体素
子表面に形成された回路等が破壊され、特性上の悪影響
を及ぼしたり、半導体素子にクラック等の破壊が発生す
るということはなくなる。In the method of manufacturing a semiconductor device according to the present invention, in particular, after forming a semiconductor device structure, the semiconductor device structure is bonded to an aluminum plate on which heat radiation grease is formed by a face-down method. Since a marking member is formed on the back surface of the semiconductor element and the marking member is marked, the semiconductor element is prevented from being subjected to an impact at the time of laser marking, and a circuit formed on the surface of the semiconductor element. Are not destroyed, adversely affecting the characteristics, and destruction such as cracks in the semiconductor element does not occur.
【0017】以下、本発明の半導体装置における実施の
形態の一例について、図面を参照しながら説明する。An embodiment of a semiconductor device according to the present invention will be described below with reference to the drawings.
【0018】図1は本例の平面図、図2はその底面図、
図3は図1のA−A1線に沿った断面図である。FIG. 1 is a plan view of this embodiment, FIG.
FIG. 3 is a sectional view taken along line A-A1 in FIG.
【0019】まず図1,図2,図3を参照して、本例の
構成について説明する。図1,図2および図3に示すよ
うに、表面の電極パッド1に二段形状のAuバンプ2の
形成された半導体素子3が、表面側を下にしてセラミッ
クを絶縁基体とした多層回路基板である半導体キャリア
4に接合されている。半導体キャリア4の上面には半導
体素子3との導通のための複数の電極5が形成されてお
り、電極5と半導体素子3上に形成されたAuバンプ2
とが導電性接着剤6で接合されている。導電性接着剤6
はAuバンプ2にあらかじめ供給されている。そして、
接合された半導体素子3と半導体キャリア4との間の隙
間と、半導体素子3の端部はエポキシ系の封止樹脂7に
より充填被覆されている。First, the configuration of this embodiment will be described with reference to FIGS. As shown in FIGS. 1, 2 and 3, a semiconductor element 3 in which a two-stage Au bump 2 is formed on an electrode pad 1 on the surface is a multilayer circuit board using ceramic as an insulating base with the surface side down. Is bonded to the semiconductor carrier 4. A plurality of electrodes 5 for conduction with the semiconductor element 3 are formed on the upper surface of the semiconductor carrier 4, and the electrodes 5 and the Au bumps 2 formed on the semiconductor element 3 are formed.
Are joined by a conductive adhesive 6. Conductive adhesive 6
Are supplied to the Au bumps 2 in advance. And
The gap between the bonded semiconductor element 3 and the semiconductor carrier 4 and the end of the semiconductor element 3 are filled and covered with an epoxy-based sealing resin 7.
【0020】ここで本例においては、表面に露出してい
る半導体素子3の裏面には、マーキング部材としてアル
ミニウム板12が接着剤としての放熱グリス13を介し
て接合され、そのアルミニウム板12に対して品種等の
文字、記号などのマーク9が付設されている。このマー
キング部材であるアルミニウム板12の介在により、レ
ーザーによりアルミニウム板12を切削してマーキング
しても、アルミニウム板12の表面が削れるのみで、半
導体素子3に対しては、レーザーマーキングの際の衝撃
を防止し、半導体素子表面に形成された回路等が破壊さ
れ、特性上の悪影響を及ぼしたり、半導体素子3にクラ
ック等の破壊が発生したりするということがなくなる。
このアルミニウム板12の厚みとしては、200μm程
度としている。またアルミニウム板12と半導体素子3
の裏面との接合は、放熱グリス13により接合し、かつ
アルミニウム板との組み合せにより、半導体素子3より
発生する熱を効率よくアルミニウム板12に伝導させ、
放熱させることができ、半導体装置として放熱性を向上
させることもできる。In this embodiment, an aluminum plate 12 as a marking member is joined to the back surface of the semiconductor element 3 exposed on the front surface via a heat radiation grease 13 as an adhesive. A mark 9 such as a character or a symbol of a product type is provided. Even if the aluminum plate 12 is cut with a laser and marked by the interposition of the aluminum plate 12 serving as the marking member, only the surface of the aluminum plate 12 is shaved. This prevents the circuit and the like formed on the surface of the semiconductor element from being destroyed, adversely affecting the characteristics, and preventing the semiconductor element 3 from being cracked or the like.
The thickness of the aluminum plate 12 is about 200 μm. The aluminum plate 12 and the semiconductor element 3
Is bonded to the aluminum plate 12 by heat radiation grease 13 and, in combination with the aluminum plate, efficiently transfers heat generated from the semiconductor element 3 to the aluminum plate 12.
Heat can be dissipated, and the heat dissipation of the semiconductor device can be improved.
【0021】本例では、半導体素子3の裏面に対して、
マーキング部材としてアルミニウム板12を設けた構成
としたが、アルミニウム板以外のレーザーマーキング可
能であって放熱性(熱伝導率の高い)のよい材料の板で
もよい。さらには、マーキング部材は板状でなくとも、
半導体素子3の裏面にレーザーマーキング可能であって
放熱性(熱伝導率の高い)のよい材料の膜を形成したも
のでもよい。In this example, the back surface of the semiconductor element 3
Although the aluminum plate 12 is provided as the marking member, a plate made of a material other than the aluminum plate that can be laser-marked and has good heat dissipation (high thermal conductivity) may be used. Furthermore, even if the marking member is not plate-shaped,
The semiconductor element 3 may be formed by forming a film of a material that can be laser-marked and has good heat dissipation (high thermal conductivity) on the back surface.
【0022】なお、封止樹脂7は、エポキシ系樹脂にフ
ィラーとして高熱伝導セラミックである窒化アルミニウ
ム(AlN)、もしくは炭化珪素(SiC)を添加した
樹脂を用いる。多層回路基板である半導体キャリア4の
底面には、図2に示すように、メタライズ金属層として
Ag−Pdよりなる円形の外部電極端子8が一定の間隔
で格子状に形成されている。外部電極端子8は、半導体
キャリア4上の電極5の配列が、まずその表面でパター
ンにより引き回され、ビアにより半導体キャリア4内部
で引き回され、底面で格子状に配列されているものであ
る。Ag−Pd以外にもCu、Auをメタライズ金属層
として用いてもよい。またさらに電極材料の表面酸化防
止を目的としてAuめっき、半導体素子3のAuバンプ
2と半導体キャリア4との接合に用いる導電性接着剤6
にはんだを用いる場合には、メタライズのはんだ食われ
を防止する目的でNiめっきを行なう。The sealing resin 7 is a resin obtained by adding a high thermal conductive ceramic such as aluminum nitride (AlN) or silicon carbide (SiC) as a filler to an epoxy resin. As shown in FIG. 2, circular external electrode terminals 8 made of Ag-Pd are formed in a lattice pattern at regular intervals on the bottom surface of the semiconductor carrier 4 which is a multilayer circuit board, as a metallized metal layer. The external electrode terminals 8 are arranged such that the arrangement of the electrodes 5 on the semiconductor carrier 4 is first routed by a pattern on the surface thereof, routed inside the semiconductor carrier 4 by vias, and arranged in a lattice on the bottom surface. . Cu and Au other than Ag-Pd may be used as the metallized metal layer. Further, for the purpose of preventing surface oxidation of the electrode material, Au plating, a conductive adhesive 6 used for bonding the Au bump 2 of the semiconductor element 3 and the semiconductor carrier 4 are used.
When solder is used, Ni plating is performed for the purpose of preventing the metallized solder from being eroded.
【0023】封止樹脂7にエポキシ系樹脂を使用してい
る目的の第1は、半導体素子3と半導体キャリア4との
熱応力差に起因する熱応力が、Auバンプ2および導電
性接着剤6に集中させないようにするためである。硬化
後弾性係数の大きいエポキシ系の樹脂にて半導体素子3
と半導体キャリア4とを強固に固定することにより、温
度変化による半導体キャリア4および半導体素子3の変
形量の違いに基づく応力をバイメタルの原理による曲げ
変形に変換することにより、バンプに印加されるせん断
応力を解消するためである。第2には、エポキシ系の樹
脂はノボラック系などの他の樹脂よりも水分の透過が少
ないためである。第3には、エポキシ系の樹脂に対して
フィラーとして一般的に用いられているシリカ(SiO
2 )ではなく、窒化アルミニウム(AlN)を、高熱伝
導性セラミックとして炭化珪素(SiC)を添加するこ
とにより、熱膨張率、熱伝導率のコントロールが可能と
なり、半導体装置の動作にともなう熱発生による温度上
昇の防止と半導体装置に発生する応力を緩和することが
できるためである。The first purpose of using an epoxy resin for the sealing resin 7 is that the thermal stress caused by the thermal stress difference between the semiconductor element 3 and the semiconductor carrier 4 is reduced by the Au bump 2 and the conductive adhesive 6. This is in order not to concentrate on The semiconductor element 3 is made of an epoxy resin having a large elastic modulus after curing.
And the semiconductor carrier 4 are firmly fixed, so that the stress based on the difference in the amount of deformation of the semiconductor carrier 4 and the semiconductor element 3 due to the temperature change is converted into bending deformation based on the bimetal principle. This is for eliminating the stress. Second, epoxy resins have a lower moisture permeability than other resins such as novolak resins. Third, silica (SiO 2) which is generally used as a filler for an epoxy resin is used.
2 ) Instead of adding aluminum nitride (AlN) to silicon carbide (SiC) as a high thermal conductive ceramic, it is possible to control the coefficient of thermal expansion and thermal conductivity, and to generate heat due to the operation of the semiconductor device. This is because a temperature rise can be prevented and stress generated in the semiconductor device can be reduced.
【0024】またバンプ電極をAuバンプ2としている
が、Au(金)以外にPt(白金)、Ag(銀)、Al
(アルミニウム)、またはCu(銅)などでもよい。Although the bump electrodes are made of Au bumps 2, Pt (platinum), Ag (silver), Al
(Aluminum) or Cu (copper).
【0025】次に本発明の半導体装置の製造方法におけ
る実施の形態の一例について、図4〜図11を参照しな
がら説明する。Next, an example of an embodiment of a method of manufacturing a semiconductor device according to the present invention will be described with reference to FIGS.
【0026】まず図4に示すように、半導体素子3上の
電極パッド1に対して、ワイヤーボンディング法(ボー
ルボンディング法)を用いて、Auバンプ2(Au二段
突起)を形成する。この方法は、図5の拡大図に示すよ
うに、Auワイヤー10先端に形成したボールをアルミ
ニウム電極である電極パッド1に熱圧接することによ
り、二段突起の下段部2aを形成し(第1ボンド)、さ
らにキャピラリ11を移動させることにより形成したA
uワイヤーループをもって二段突起の上段部2bを形成
する(第2ボンド)。なお、Auバンプ2形成後には、
Au二段突起の高さは均一でなくかつ頭頂部の平坦性に
も欠けているために、Au二段突起を加圧することによ
り高さの均一化並びに頭頂部の平坦化、いわゆるレベリ
ングを行なう。First, as shown in FIG. 4, Au bumps 2 (two-step Au projections) are formed on the electrode pads 1 on the semiconductor element 3 by using a wire bonding method (ball bonding method). In this method, as shown in the enlarged view of FIG. 5, a ball formed at the tip of the Au wire 10 is heat-pressed to an electrode pad 1 which is an aluminum electrode to form a lower step portion 2a of a two-step projection (first step). A) formed by moving the capillary 11 further
The upper step 2b of the two-step projection is formed with a u-wire loop (second bond). After the formation of the Au bump 2,
Since the height of the Au two-step projection is not uniform and the flatness of the crown is lacking, the height of the Au two-step projection is made uniform and the top of the head is flattened by so-called leveling by pressing the Au two-step projection. .
【0027】次に回転する円盤上にドクターブレード法
を用いて適当な厚みにAg−Pdを導電物質として含有
する導電性接着剤6を塗布する。この際、導電性接着剤
6は常に新鮮な表面を維持する目的にてスキージにて円
盤上で攪拌される。導電性接着剤6にAuバンプ2を設
けた半導体素子3を押し当てた後に引き上げる方法、い
わゆる転写法によって、図6に示すように、Auバンプ
2の上段部2b領域に導電性接着剤6を供給する。導電
性接着剤6としては、信頼性、熱応力などを考慮してた
とえばバインダーとしてエポキシレジン、導体フィラー
としてAg−Pd合金によりなる接着剤を用いている。Next, a conductive adhesive 6 containing Ag-Pd as a conductive material is applied on the rotating disk by a doctor blade method to an appropriate thickness. At this time, the conductive adhesive 6 is stirred on a disk with a squeegee in order to always maintain a fresh surface. As shown in FIG. 6, the conductive adhesive 6 is applied to the region of the upper step portion 2b of the Au bump 2 by a method of pressing the semiconductor element 3 provided with the Au bump 2 on the conductive adhesive 6 and then pulling up the semiconductor element 3, as shown in FIG. Supply. As the conductive adhesive 6, an adhesive made of, for example, epoxy resin as a binder and an Ag-Pd alloy as a conductive filler is used in consideration of reliability, thermal stress, and the like.
【0028】次に図7に示すように、半導体素子3の表
面を下にして実装する方法であるフリップチップ方式に
よって、半導体素子3上の導電性接着剤6が供給された
Auバンプ2と、底面に外部電極端子8が一定の間隔で
格子状に形成されている半導体キャリア4上の電極5と
を位置精度よく合わせて接合した後、一定の温度にて熱
硬化させる。導電性接着剤6として、たとえばバインダ
ーとしてエポキシレジン、導体フィラーとしてAg−P
d合金によりなる導電性接着剤を用いた場合の硬化条件
は、100℃の温度で1時間、120℃の温度で2時間
加熱することにより接合を完了する。Next, as shown in FIG. 7, the Au bump 2 to which the conductive adhesive 6 has been supplied on the semiconductor element 3 is formed by a flip chip method, which is a method of mounting the semiconductor element 3 with its surface down. After bonding the electrodes 5 on the semiconductor carrier 4 whose external electrode terminals 8 are formed at regular intervals in a lattice pattern on the bottom surface with good positional accuracy, they are thermally cured at a constant temperature. As the conductive adhesive 6, for example, epoxy resin as a binder and Ag-P as a conductive filler
As for the curing conditions when a conductive adhesive made of d alloy is used, the bonding is completed by heating at a temperature of 100 ° C. for 1 hour and at a temperature of 120 ° C. for 2 hours.
【0029】そして図8に示すように、エポキシ系の封
止樹脂7を半導体素子3の周辺端部と、半導体素子3と
半導体キャリア4との間に形成された隙間に注入し、一
定の温度にて硬化させ樹脂モールドする。この樹脂モー
ルドの方法としては、封止樹脂7を注入ノズルを用いて
一方向から半導体素子3と半導体キャリア4の間に形成
された隙間に注入し、隙間を埋めてから半導体素子3の
周辺端部を封止するものである。封止樹脂7としてエポ
キシ系樹脂に高熱伝導セラミックである窒化アルミニウ
ム(AlN)もしくは炭化珪素(SiC)等をフィラー
として添加したものを用いる。封止樹脂7の供給後オー
ブン中で加熱をすることにより封止樹脂7を硬化させ、
半導体装置構成体14を完成させる。Then, as shown in FIG. 8, an epoxy-based sealing resin 7 is injected into the peripheral edge of the semiconductor element 3 and into a gap formed between the semiconductor element 3 and the semiconductor carrier 4 to maintain a constant temperature. And resin molded. As a method of this resin molding, a sealing resin 7 is injected from one direction into a gap formed between the semiconductor element 3 and the semiconductor carrier 4 using an injection nozzle, and the gap is filled. The part is sealed. As the sealing resin 7, a resin obtained by adding aluminum nitride (AlN) or silicon carbide (SiC), which is a high thermal conductive ceramic, as a filler to an epoxy resin is used. By heating in an oven after supplying the sealing resin 7, the sealing resin 7 is cured,
The semiconductor device structure 14 is completed.
【0030】次に図9に示すように、マーキング部材と
して、厚さ200μm程度のアルミニウム広板15を半
導体素子3と同等の寸法になるようにカッティングし、
分割したアルミニウム板12を形成し、その表面に対し
て放熱グリス13を基台16上で均一に塗布する。Next, as shown in FIG. 9, a wide aluminum plate 15 having a thickness of about 200 μm is cut as a marking member so as to have a size equivalent to that of the semiconductor element 3.
A divided aluminum plate 12 is formed, and heat radiation grease 13 is uniformly applied on the base 16 to the surface thereof.
【0031】そして図10に示すように、基台16上の
アルミニウム板12に対して、図9で示した半導体装置
構成体14をアルミニウム板12上に形成された放熱グ
リス13により接合する。この接合方法は、半導体装置
構成体14のフェースダウン方式、すなわち半導体素子
3の裏面を下にして接合することにより接合するもので
ある。Then, as shown in FIG. 10, the semiconductor device structure 14 shown in FIG. 9 is joined to the aluminum plate 12 on the base 16 by the heat radiation grease 13 formed on the aluminum plate 12. This bonding method is a bonding method in which the semiconductor device component 14 is bonded in a face-down manner, that is, by bonding with the back surface of the semiconductor element 3 facing down.
【0032】最後に図11に示すように、半導体装置構
成体14のアルミニウム板12に対して、レーザーマー
キングを行ない、アルミニウム板12を切削して品種等
の固有の文字、記号などのマーク9を形成し、半導体装
置を完成させる。Finally, as shown in FIG. 11, laser marking is performed on the aluminum plate 12 of the semiconductor device structure 14, and the aluminum plate 12 is cut to form marks 9 such as characters and symbols unique to the product type. To complete the semiconductor device.
【0033】本実施形態に示した半導体装置の製造方法
においては、アルミニウム広板15をカッティングして
得たアルミニウム板12を放熱グリスを介して半導体素
子3の裏面に接合する方法であるが、アルミニウム板以
外にも、レーザーマーキング可能であって放熱性(熱伝
導率の高い)のよい材料の板を接合させてもよい。さら
には、マーキング部材は板状でなくとも、半導体素子3
の裏面にレーザーマーキング可能であって放熱性(熱伝
導率の高い)のよい材料の膜を形成する方法でもよい。In the method of manufacturing a semiconductor device according to the present embodiment, the aluminum plate 12 obtained by cutting the aluminum wide plate 15 is bonded to the back surface of the semiconductor element 3 through heat radiation grease. In addition to the plate, a plate made of a material that can be laser-marked and has good heat dissipation (high thermal conductivity) may be bonded. Furthermore, even if the marking member is not plate-shaped, the semiconductor element 3
Alternatively, a method of forming a film of a material that can be laser-marked and has good heat dissipation (high thermal conductivity) on the back surface of the substrate may be used.
【0034】なお、参考として、半導体キャリア4の作
製の一例を説明する。まずセラミック粉末をガラス粉末
と溶剤と共に混合ミルに投入し回転混合粉砕を行なう。
さらに有機バインダーを添加しさらに混合する。このセ
ラミック粉末は通常アルミナを主体とするが特に熱伝導
性を向上させるために窒化アルミニウム(AlN)、炭
化珪素(SiC)等の粉末も添加する。十分混合を行な
った後、得られる泥しょう、いわゆるスラリーはグリー
ンシート成型のために搬送シート上に任意の厚みで塗布
される。厚みの調整にはドクターブレード法等を用い
る。搬送シート上のスラリーは赤外線および熱風を用い
て溶剤を乾燥することにより弾力性に富み導電ペースト
印刷時のペースト溶剤の浸透性にすぐれたグリーンシー
トを得る。このグリーンシートに対して位置合わせ手法
として配線ルール200μm以上の場合は、グリーンシ
ートに直接ガイド穴を設け、200μm未満の場合はガ
イド穴を有した保持枠に張り付ける。次にグリーンシー
トの表裏の電気的導通が必要な部分に機械的加工法にて
穴を設ける。この穴に印刷法にてCu粉末を主成分とし
た導電性ペーストを充填する。次にグリーンシート表面
に必要な回路を印刷した後乾燥を行い適当な荷重にて印
刷された回路をグリーンシート中に埋没させる。この目
的は回路が印刷されたグリーンシート表面を平坦にする
ことにより、次の工程である積層工程における積層不
良、いわゆるデラミネーションを防止するためである。
積層工程においては、グリーンシートに設けられたガイ
ド穴もしくは保持枠のガイド穴により精度よく積層され
たグリーンシートを加圧することにより強固に接着す
る。For reference, an example of the production of the semiconductor carrier 4 will be described. First, a ceramic powder is put into a mixing mill together with a glass powder and a solvent, and is subjected to rotational mixing and pulverization.
Further, an organic binder is added and further mixed. Usually, the ceramic powder is mainly composed of alumina, but a powder of aluminum nitride (AlN), silicon carbide (SiC) or the like is also added in order to particularly improve the thermal conductivity. After thorough mixing, the resulting slurry, a so-called slurry, is applied to the carrier sheet at any thickness for green sheet molding. The doctor blade method or the like is used for adjusting the thickness. The slurry on the conveying sheet is dried with infrared rays and hot air to obtain a green sheet having high elasticity and excellent permeability of the paste solvent at the time of printing the conductive paste. When the wiring rule is 200 μm or more, a guide hole is provided directly on the green sheet as a positioning method for the green sheet, and when the wiring rule is less than 200 μm, the green sheet is attached to a holding frame having the guide hole. Next, holes are formed by mechanical processing in the front and back portions of the green sheet that require electrical conduction. These holes are filled with a conductive paste mainly containing Cu powder by a printing method. Next, after printing necessary circuits on the surface of the green sheet, drying is performed, and the printed circuit is buried in the green sheet with an appropriate load. The purpose of this is to make the surface of the green sheet on which the circuit is printed flat, thereby preventing lamination failure in the subsequent lamination step, so-called delamination.
In the laminating step, the green sheets stacked with high precision are pressed by the guide holes provided in the green sheets or the guide holes of the holding frame, thereby firmly bonding the green sheets.
【0035】こうして完成したセラミックキャリアの背
面に形成された格子状電極にSn−Pbの共晶はんだク
リームを塗布する。そして整列治具を用いて高融点はん
だボールが、塗布されたはんだクリームに供給した後、
リフロー炉等を用いて加熱溶融することによりはんだ突
起バンプを形成し、半導体キャリア4を形成する。The Sn-Pb eutectic solder cream is applied to the grid electrodes formed on the back of the ceramic carrier thus completed. And after the high melting point solder ball is supplied to the applied solder cream using the alignment jig,
The semiconductor carrier 4 is formed by forming a solder bump by heating and melting using a reflow furnace or the like.
【0036】以上、本例に示したように、本発明の半導
体装置は、上面に複数の電極5と底面に格子状に配列さ
れた外部電極端子8とを有した絶縁性基体からなる半導
体キャリア4と、半導体キャリア4上面に接合された半
導体素子3と、半導体素子3と半導体キャリア4上の複
数の電極5とを接続した導電性接着剤6と、半導体素子
3と半導体キャリア4との間隔と半導体素子3の周辺端
部を充填被覆している封止樹脂7とよりなる半導体装置
であり、半導体素子3の裏面に対して、マーキング部材
としてアルミニウム板12を形成し、そのマーキング部
材に対してマークを形成した半導体装置である。したが
って、直接に半導体素子3の裏面にレーザーによりマー
キングしたものではなく、半導体素子3裏面上のマーキ
ング部材にマーキングしたものであり、半導体素子3に
対しては、レーザーマーキングの際の衝撃を防止し、半
導体素子表面に形成された回路等が破壊され、特性上の
悪影響を及ぼしたり、半導体素子3にクラック等の破壊
が発生するということはなくなる。またアルミニウム板
12と半導体素子3の裏面との接合は、放熱グリス13
により接合し、かつアルミニウム板との組み合せによ
り、半導体素子3より発生する熱を効率よくアルミニウ
ム板12に伝導させ、放熱させることができ、半導体装
置として放熱性を向上させることもできる。As described above, the semiconductor device of the present invention comprises a semiconductor carrier comprising an insulating substrate having a plurality of electrodes 5 on the upper surface and external electrode terminals 8 arranged in a lattice on the lower surface. 4, a semiconductor element 3 bonded to the upper surface of the semiconductor carrier 4, a conductive adhesive 6 connecting the semiconductor element 3 and a plurality of electrodes 5 on the semiconductor carrier 4, and a gap between the semiconductor element 3 and the semiconductor carrier 4. And a sealing resin 7 filling and covering the peripheral end of the semiconductor element 3. An aluminum plate 12 is formed as a marking member on the back surface of the semiconductor element 3, and the marking member is This is a semiconductor device on which marks are formed. Therefore, instead of directly marking the back surface of the semiconductor device 3 with a laser, the marking member on the back surface of the semiconductor device 3 is marked. In addition, the circuit and the like formed on the surface of the semiconductor element are not destroyed, and the characteristics are not adversely affected, and the semiconductor element 3 is not broken or the like. Further, the bonding between the aluminum plate 12 and the back surface of the semiconductor element 3 is performed by the heat radiation grease 13.
By combining with an aluminum plate, the heat generated from the semiconductor element 3 can be efficiently conducted to the aluminum plate 12 to dissipate heat, and the heat dissipation as a semiconductor device can be improved.
【0037】また本発明の半導体装置の製造方法は、半
導体素子3上の電極パッド1上に二段突起電極であるA
uバンプ2を形成する工程と、Auバンプ2に導電性接
着剤6を供給する工程と、第1面にバンプ接続用の電極
5と、第2面に外部電極端子8とを有した半導体キャリ
ア4に対して、半導体キャリア4上のバンプ接続用の電
極5と半導体素子3上のAuバンプ2とを導電性接着剤
6を介して接合する工程と、半導体素子3と半導体キャ
リア4との隙間に封止樹脂7を注入し、硬化させ樹脂封
止を行なう工程とにより半導体装置構成体を形成した
後、その半導体装置構成体をアルミニウム板上に放熱グ
リスを形成したものに対して、フェースダウン方式で接
合し、半導体素子3の裏面にマーキング部材を形成し、
そのマーキング部材に対してマーキングする半導体装置
の製造方法であり、半導体素子3に対しては、レーザー
マーキングの際の衝撃が加わるのを防止し、半導体素子
表面に形成された回路等が破壊され、特性上の悪影響を
及ぼしたり、半導体素子3にクラック等の破壊が発生す
るということはなくなる。In the method of manufacturing a semiconductor device according to the present invention, the two-stage projecting electrode A is formed on the electrode pad 1 on the semiconductor element 3.
a step of forming a u bump 2, a step of supplying a conductive adhesive 6 to the Au bump 2, a semiconductor carrier having a bump connection electrode 5 on a first surface and an external electrode terminal 8 on a second surface Bonding the bump connecting electrode 5 on the semiconductor carrier 4 and the Au bump 2 on the semiconductor element 3 via the conductive adhesive 6 with respect to the semiconductor carrier 4 and the gap between the semiconductor element 3 and the semiconductor carrier 4 A semiconductor device structure is formed by a process of injecting a sealing resin 7 into a mold and curing and sealing the resin, and then the semiconductor device structure is face-down with respect to a case where heat radiation grease is formed on an aluminum plate. Bonding, forming a marking member on the back surface of the semiconductor element 3,
This is a method of manufacturing a semiconductor device that performs marking on the marking member, which prevents a semiconductor element 3 from being subjected to an impact at the time of laser marking, destroys a circuit formed on the surface of the semiconductor element, It does not adversely affect the characteristics or cause breakage such as cracks in the semiconductor element 3.
【0038】[0038]
【発明の効果】本発明にかかる半導体装置は、半導体素
子の裏面に対してアルミニウム板などによるマーキング
部材を形成し、そのマーキング部材にマークを形成した
ことにより、レーザーマーキングの際の衝撃が加わり、
半導体素子表面に形成された回路等が破壊され、特性上
の悪影響を及ぼしたり、半導体素子にクラック等の破壊
が発生するということがなくなる。またマーキング部材
と半導体素子の裏面との接合は、放熱グリスにより接合
し、かつアルミニウム板よりなるマーキング部材との組
み合せにより、半導体素子より発生する熱を効率よくマ
ーキング部材に伝導させ、放熱させることができ、半導
体装置として放熱性を向上させることもできる。According to the semiconductor device of the present invention, a marking member such as an aluminum plate is formed on the back surface of a semiconductor element, and a mark is formed on the marking member.
Circuits and the like formed on the surface of the semiconductor element are not destroyed and adversely affect characteristics, and damage to the semiconductor element such as cracks does not occur. In addition, the bonding between the marking member and the back surface of the semiconductor element is performed by bonding with heat radiation grease, and in combination with the marking member made of an aluminum plate, heat generated from the semiconductor element can be efficiently transmitted to the marking member and radiated. It is also possible to improve heat dissipation as a semiconductor device.
【0039】また本発明の半導体装置の製造方法は、半
導体装置構成体を形成した後、その半導体装置構成体を
アルミニウム板上に放熱グリスを形成したものに対し
て、フェースダウン方式で接合し、半導体素子の裏面に
マーキング部材を形成し、そのマーキング部材に対して
マーキングするので、簡易に精度よくマーキング部材を
半導体素子裏面に形成することができる。そして半導体
素子に対しては、レーザーマーキングの際の衝撃を防止
し、半導体素子表面に形成された回路等が破壊され、特
性上の悪影響を及ぼしたり、半導体素子にクラック等の
破壊が発生したりするということがなくなる。Further, according to the method of manufacturing a semiconductor device of the present invention, after forming a semiconductor device structure, the semiconductor device structure is bonded to an aluminum plate on which heat radiation grease is formed by a face-down method, Since the marking member is formed on the back surface of the semiconductor element and the marking is performed on the marking member, the marking member can be easily and accurately formed on the back surface of the semiconductor element. For the semiconductor element, the impact at the time of laser marking is prevented, the circuit formed on the surface of the semiconductor element is destroyed, adversely affecting the characteristics, and the semiconductor element is cracked or the like. You will not have to.
【図1】本発明の半導体装置における実施の形態の一例
の平面図FIG. 1 is a plan view of an example of an embodiment of a semiconductor device of the present invention.
【図2】本発明の半導体装置における実施の形態の一例
の底面図FIG. 2 is a bottom view of an example of an embodiment of a semiconductor device of the present invention;
【図3】本発明の半導体装置における実施の形態の一例
の断面図FIG. 3 is a sectional view of an example of an embodiment of a semiconductor device of the present invention;
【図4】本発明の半導体装置の製造方法における実施の
形態の一例の工程断面図FIG. 4 is a process sectional view of an example of an embodiment in a method for manufacturing a semiconductor device of the present invention;
【図5】本発明の半導体装置の製造方法における実施の
形態の一例の工程断面図FIG. 5 is a process sectional view of an example of an embodiment in a method for manufacturing a semiconductor device of the present invention;
【図6】本発明の半導体装置の製造方法における実施の
形態の一例の工程断面図FIG. 6 is a process sectional view of an example of an embodiment in a method for manufacturing a semiconductor device of the present invention;
【図7】本発明の半導体装置の製造方法における実施の
形態の一例の工程断面図FIG. 7 is a process sectional view of an example of an embodiment in a method for manufacturing a semiconductor device of the present invention.
【図8】本発明の半導体装置の製造方法における実施の
形態の一例の工程断面図FIG. 8 is a process sectional view of an example of an embodiment in a method for manufacturing a semiconductor device of the present invention.
【図9】本発明の半導体装置の製造方法における実施の
形態の一例の工程断面図FIG. 9 is a process sectional view of an example of an embodiment in a method for manufacturing a semiconductor device of the present invention;
【図10】本発明の半導体装置の製造方法における実施
の形態の一例の工程断面図FIG. 10 is a process sectional view of an example of an embodiment of a method for manufacturing a semiconductor device of the present invention;
【図11】本発明の半導体装置の製造方法における実施
の形態の一例の工程断面図FIG. 11 is a process sectional view of an example of an embodiment in a method for manufacturing a semiconductor device of the present invention;
【図12】従来の半導体装置の平面図FIG. 12 is a plan view of a conventional semiconductor device.
【図13】従来の半導体装置の底面図FIG. 13 is a bottom view of a conventional semiconductor device.
【図14】従来の半導体装置の断面図FIG. 14 is a sectional view of a conventional semiconductor device.
【図15】従来の半導体装置の製造方法の工程断面図FIG. 15 is a process sectional view of a conventional semiconductor device manufacturing method.
【図16】従来の半導体装置の製造方法の工程断面図FIG. 16 is a process sectional view of a conventional semiconductor device manufacturing method.
【図17】従来の半導体装置の製造方法の工程断面図FIG. 17 is a process sectional view of a conventional semiconductor device manufacturing method.
【図18】従来の半導体装置の製造方法の工程断面図FIG. 18 is a process sectional view of a conventional semiconductor device manufacturing method.
【図19】従来の半導体装置の製造方法の工程断面図FIG. 19 is a process sectional view of a conventional semiconductor device manufacturing method.
【図20】従来の半導体装置の製造方法の工程断面図FIG. 20 is a process sectional view of a conventional semiconductor device manufacturing method.
1 電極パッド 2 Auバンプ 3 半導体素子 4 半導体キャリア 5 電極 6 導電性接着剤 7 封止樹脂 8 外部電極端子 9 マーク 10 Auワイヤー 11 キャピラリ 12 アルミニウム板 13 放熱グリス 14 半導体装置構成体 15 アルミニウム広板 16 基台 DESCRIPTION OF SYMBOLS 1 Electrode pad 2 Au bump 3 Semiconductor element 4 Semiconductor carrier 5 Electrode 6 Conductive adhesive 7 Sealing resin 8 External electrode terminal 9 Mark 10 Au wire 11 Capillary 12 Aluminum plate 13 Radiation grease 14 Semiconductor device structure 15 Aluminum wide plate 16 Base
Claims (7)
部電極端子とを有した絶縁性基体からなる半導体キャリ
アと、前記半導体キャリア上面に接合された半導体素子
と、前記半導体素子上の電極パッド上に設けられ、前記
半導体素子と前記半導体キャリア上の複数の電極とを接
続した複数のバンプ電極と、前記半導体キャリア上面の
複数の電極とバンプ電極とを接続し、前記電極パッド領
域内で前記バンプ電極の周りにのみ設けられた導電性接
着剤と、前記半導体素子と前記半導体キャリアとの間隔
と前記半導体素子周辺端部とを充填被覆している樹脂
と、前記半導体素子の裏面上に接着剤を介して設けられ
たマーキング部材と、前記マーキング部材上に形成され
たマークとよりなることを特徴とする半導体装置。1. A semiconductor carrier comprising an insulating substrate having a plurality of electrodes on an upper surface and external electrode terminals arranged on a bottom surface, a semiconductor element joined to the upper surface of the semiconductor carrier, and an electrode on the semiconductor element. A plurality of bump electrodes provided on a pad and connecting the semiconductor element and a plurality of electrodes on the semiconductor carrier, and connecting a plurality of electrodes and a bump electrode on the upper surface of the semiconductor carrier, within the electrode pad region. A conductive adhesive provided only around the bump electrode, a resin filling and covering the gap between the semiconductor element and the semiconductor carrier and the peripheral edge of the semiconductor element, and on the back surface of the semiconductor element. A semiconductor device comprising: a marking member provided via an adhesive; and a mark formed on the marking member.
部電極端子とを有した絶縁性基体からなる半導体キャリ
アと、前記半導体キャリア上面に接合された半導体素子
と、前記半導体素子上の電極パッド上に設けられ、前記
半導体素子と前記半導体キャリア上の複数の電極とを接
続した複数の二段バンプ電極と、前記半導体キャリア上
面の複数の電極と二段バンプ電極とを接続した導電性接
着剤と、前記半導体素子と前記半導体キャリアとの間隔
と前記半導体素子周辺端部とを充填被覆している樹脂
と、前記半導体素子の裏面上に接着剤を介して設けられ
たマーキング部材とよりなる半導体装置であって、前記
マーキング部材表面にレーザーマーカーによるマークが
形成されていることを特徴とする半導体装置。2. A semiconductor carrier comprising an insulating substrate having a plurality of electrodes on an upper surface and external electrode terminals arranged on a bottom surface, a semiconductor element joined to the upper surface of the semiconductor carrier, and an electrode on the semiconductor element. A plurality of two-stage bump electrodes provided on a pad and connecting the semiconductor element and a plurality of electrodes on the semiconductor carrier; and a plurality of conductive adhesives connecting the plurality of electrodes on the top surface of the semiconductor carrier and the two-stage bump electrode. And a resin that fills and covers the gap between the semiconductor element and the semiconductor carrier and the peripheral edge of the semiconductor element, and a marking member provided on the back surface of the semiconductor element via an adhesive. A semiconductor device, wherein a mark by a laser marker is formed on a surface of the marking member.
よりマーキング可能であって熱伝導率の高い材料より構
成されていることを特徴とする請求項1〜請求項2のい
ずれかに記載の半導体装置。3. The semiconductor device according to claim 1, wherein the marking member is made of a material that can be marked by a laser marker and has a high thermal conductivity.
ることを特徴とする請求項1〜請求項2のいずれかに記
載の半導体装置。4. The semiconductor device according to claim 1, wherein the marking member is an aluminum plate.
極を形成する工程と、前記半導体素子上に形成したバン
プ電極にのみ転写法により導電性接着剤を形成する工程
と、第1面にバンプ接続用電極と、第2面に外部電極端
子とを有した半導体キャリアに対して、前記半導体キャ
リア上のバンプ接続用電極と前記半導体素子上のバンプ
電極とを前記導電性接着剤を介して接合し、前記導電性
接着剤を熱硬化する工程と、半導体素子と半導体キャリ
アとの隙間に封止樹脂を注入し、硬化させ樹脂封止を行
ない、半導体装置構成体を形成する工程と、前記半導体
装置構成体の半導体素子裏面に対してマーキング部材を
設ける工程と、前記マーキング部材表面にマークを形成
する工程とを有することを特徴とする半導体装置の製造
方法。5. A step of forming a bump electrode on an electrode pad on a semiconductor element, a step of forming a conductive adhesive only on the bump electrode formed on the semiconductor element by a transfer method, and a step of forming a bump on the first surface. A bump connection electrode on the semiconductor carrier and a bump electrode on the semiconductor element are bonded to the semiconductor carrier having a connection electrode and an external electrode terminal on the second surface via the conductive adhesive. A step of thermally curing the conductive adhesive, a step of injecting a sealing resin into a gap between a semiconductor element and a semiconductor carrier, and curing and sealing the resin to form a semiconductor device component; A method for manufacturing a semiconductor device, comprising: a step of providing a marking member on a back surface of a semiconductor element of a device structure; and a step of forming a mark on the surface of the marking member.
極を形成する工程と、前記半導体素子上に形成したバン
プ電極にのみ転写法により導電性接着剤を形成する工程
と、第1面にバンプ接続用電極と、第2面に外部電極端
子とを有した半導体キャリアに対して、前記半導体キャ
リア上のバンプ接続用電極と前記半導体素子上のバンプ
電極とを前記導電性接着剤を介して接合し、前記導電性
接着剤を熱硬化する工程と、半導体素子と半導体キャリ
アとの隙間に封止樹脂を注入し、硬化させ樹脂封止を行
ない、半導体装置構成体を形成する工程と、前記半導体
装置構成体の半導体素子裏面に対してアルミニウム板を
放熱グリスにより接合する工程と、前記アルミニウム板
表面にレーザーマーカーによりマークを形成する工程と
を有することを特徴とする半導体装置の製造方法。6. A step of forming a bump electrode on an electrode pad on a semiconductor element, a step of forming a conductive adhesive only on the bump electrode formed on the semiconductor element by a transfer method, and a step of forming a bump on a first surface. A bump connection electrode on the semiconductor carrier and a bump electrode on the semiconductor element are bonded to the semiconductor carrier having a connection electrode and an external electrode terminal on the second surface via the conductive adhesive. A step of thermally curing the conductive adhesive, a step of injecting a sealing resin into a gap between a semiconductor element and a semiconductor carrier, and curing and sealing the resin to form a semiconductor device component; A step of bonding an aluminum plate to the back surface of the semiconductor element of the device structure with heat radiation grease; and a step of forming a mark on the surface of the aluminum plate with a laser marker. Manufacturing method of a semiconductor device.
してアルミニウム板を放熱グリスにより接合する工程
は、アルミニウム板上に放熱グリスを均一に塗布したも
のに対して、前記半導体装置構成体の半導体素子裏面を
フェースダウンにより接合する工程であることを特徴と
する請求項6記載の半導体装置の製造方法。7. The step of bonding an aluminum plate to the back surface of a semiconductor element of a semiconductor device structure with heat radiation grease is performed by uniformly applying heat radiation grease on an aluminum plate to the semiconductor device structure of the semiconductor device structure. 7. The method for manufacturing a semiconductor device according to claim 6, further comprising the step of joining the back surface of the element face down.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33646895A JP3307207B2 (en) | 1995-12-25 | 1995-12-25 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33646895A JP3307207B2 (en) | 1995-12-25 | 1995-12-25 | Semiconductor device and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09180973A JPH09180973A (en) | 1997-07-11 |
JP3307207B2 true JP3307207B2 (en) | 2002-07-24 |
Family
ID=18299460
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP33646895A Expired - Fee Related JP3307207B2 (en) | 1995-12-25 | 1995-12-25 | Semiconductor device and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3307207B2 (en) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004140267A (en) | 2002-10-18 | 2004-05-13 | Semiconductor Energy Lab Co Ltd | Semiconductor device and fabrication method thereof |
US7871899B2 (en) | 2006-01-11 | 2011-01-18 | Amkor Technology, Inc. | Methods of forming back side layers for thinned wafers |
JP5419226B2 (en) | 2010-07-29 | 2014-02-19 | 日東電工株式会社 | Flip chip type film for semiconductor back surface and use thereof |
WO2014129351A1 (en) * | 2013-02-21 | 2014-08-28 | ピーエスフォー ルクスコ エスエイアールエル | Semiconductor device and method for manufacturing same |
JP5636471B2 (en) * | 2013-05-23 | 2014-12-03 | 日東電工株式会社 | Flip chip type film for semiconductor back surface and use thereof |
JP2016139642A (en) * | 2015-01-26 | 2016-08-04 | 株式会社東芝 | Semiconductor device |
-
1995
- 1995-12-25 JP JP33646895A patent/JP3307207B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH09180973A (en) | 1997-07-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5550408A (en) | Semiconductor device | |
US5436503A (en) | Semiconductor device and method of manufacturing the same | |
TWI277187B (en) | Semiconductor device and manufacturing method for the same | |
JP3233535B2 (en) | Semiconductor device and manufacturing method thereof | |
JP3414342B2 (en) | Mounting structure and mounting method of integrated circuit chip | |
JP3813797B2 (en) | Manufacturing method of semiconductor device | |
JP2003068931A (en) | Semiconductor package and its manufacturing method | |
JPH07245360A (en) | Semiconductor package and its manufacture | |
JP2826049B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2002083903A (en) | Semiconductor device and its manufacturing method | |
JP2003007916A (en) | Method of manufacturing circuit device | |
JP3307207B2 (en) | Semiconductor device and manufacturing method thereof | |
JPH022151A (en) | Package structure | |
JP2001102409A (en) | Semiconductor device and manufacturing method of the same | |
JP3130287B2 (en) | Semiconductor device | |
JP3184491B2 (en) | Semiconductor device and method of manufacturing the same | |
JPH09181120A (en) | Manufacture of semiconductor device | |
JP3153755B2 (en) | Method for manufacturing semiconductor device | |
JPH07226455A (en) | Semiconductor package and its manufacturing method | |
JP2001176908A (en) | Manufacturing method of semiconductor device | |
JP3397201B2 (en) | Semiconductor device | |
JP2751501B2 (en) | Semiconductor device and manufacturing method thereof | |
JP3080049B2 (en) | Integrated circuit chip mounting structure and method | |
JPH07273244A (en) | Semiconductor package | |
JPH09181119A (en) | Semiconductor device and its manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090517 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100517 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110517 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110517 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120517 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |