JP2818619B2 - ウェーハ・サブユニットの拡張アレイの形成方法 - Google Patents
ウェーハ・サブユニットの拡張アレイの形成方法Info
- Publication number
- JP2818619B2 JP2818619B2 JP2310123A JP31012390A JP2818619B2 JP 2818619 B2 JP2818619 B2 JP 2818619B2 JP 2310123 A JP2310123 A JP 2310123A JP 31012390 A JP31012390 A JP 31012390A JP 2818619 B2 JP2818619 B2 JP 2818619B2
- Authority
- JP
- Japan
- Prior art keywords
- subunits
- circuit
- layer
- array
- standoff layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 29
- 239000010410 layer Substances 0.000 claims description 48
- 239000000758 substrate Substances 0.000 claims description 21
- 238000004519 manufacturing process Methods 0.000 claims description 18
- 239000004642 Polyimide Substances 0.000 claims description 10
- 239000012790 adhesive layer Substances 0.000 claims description 10
- 229920001721 polyimide Polymers 0.000 claims description 10
- 239000000853 adhesive Substances 0.000 claims description 4
- 230000001070 adhesive effect Effects 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 238000005530 etching Methods 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 6
- 238000006073 displacement reaction Methods 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
- B41J2/01—Ink jet
- B41J2/135—Nozzles
- B41J2/16—Production of nozzles
- B41J2/1621—Manufacturing processes
- B41J2/1623—Manufacturing processes bonding and adhesion
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
- B41J2/01—Ink jet
- B41J2/135—Nozzles
- B41J2/16—Production of nozzles
- B41J2/1601—Production of bubble jet print heads
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
- B41J2/01—Ink jet
- B41J2/135—Nozzles
- B41J2/16—Production of nozzles
- B41J2/1621—Manufacturing processes
- B41J2/1631—Manufacturing processes photolithography
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2202/00—Embodiments of or processes related to ink-jet or thermal heads
- B41J2202/01—Embodiments of or processes related to ink-jet heads
- B41J2202/19—Assembling head units
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8112—Aligning
- H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
- H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
- H01L2224/81141—Guiding structures both on and outside the body
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
- Y10T156/10—Methods of surface bonding and/or assembly therefor
- Y10T156/1089—Methods of surface bonding and/or assembly therefor of discrete laminae to single face of additional lamina
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49826—Assembling or joining
- Y10T29/49895—Associating parts by use of aligning means [e.g., use of a drift pin or a "fixture"]
- Y10T29/49901—Sequentially associating parts on stationary aligning means
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Wire Bonding (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、シリコン・ウェーハのサブユニットの拡張
アレイを形成する方法に関し、更に詳しくは、多重プリ
ントヘッド・サブユニットを拡張アレイに突合わせるこ
とによってページ幅アレイを形成する方法に関する。
アレイを形成する方法に関し、更に詳しくは、多重プリ
ントヘッド・サブユニットを拡張アレイに突合わせるこ
とによってページ幅アレイを形成する方法に関する。
（従来技術） サブユニット上に突合わせ端を形成する２つの好適な
方法は、シリコン・ウェーハを切断して、またはウェー
ハを異方的にエッチングして突合わせ端を有するサブユ
ニットを形成することである。切断またはエッチングに
よってウェーハをサブユニットに分離するステップはア
レイに対してサブユニットのアライメントを行うステッ
プの前にバッチと実行されるので後者のステップは、通
常種々の厚さを有するサブユニットの入っている容器か
らサブユニットを選択するステップを含んでいる。垂直
突合わせ端、B1、B2（第1A図）の場合、各サブユニット
S1は隣接するサブユニットS2とは異なった厚さを有し、
隣接するサブユニットの間で高さの差ｈを発生し、従っ
て、これは１つのサブユニットの回路面CS1上の集積回
路IC1と隣接するサブユニットS2の回路面CS2上の集積回
路IC2との間で段差を形成する。エッチングの利点は、
これが切断と関連して発生するシリコン・ウェーハのパ
ッシベーション層のクラックを発生しないことである。
しかし、エッチングは対角線の突合わせ端を有するウェ
ーハのサブユニットを形成するが、この理由は、エッチ
ングがシリコン・ウェーハの（111）面に沿って発生す
るからである。サブユニットが対角線の突合わせ端、
B1、B2（第1B図）を有するエッチングによって形成され
る場合、隣接するシリコンのサブユニットS1、S2、の間
の高さｈの差によってこれらのサブユニットの回路面CS
1、CS2の0.7Δｈに等しい横方向のシフトが発生する。
これらの変移はしばしば受け入れ難いものである。
方法は、シリコン・ウェーハを切断して、またはウェー
ハを異方的にエッチングして突合わせ端を有するサブユ
ニットを形成することである。切断またはエッチングに
よってウェーハをサブユニットに分離するステップはア
レイに対してサブユニットのアライメントを行うステッ
プの前にバッチと実行されるので後者のステップは、通
常種々の厚さを有するサブユニットの入っている容器か
らサブユニットを選択するステップを含んでいる。垂直
突合わせ端、B1、B2（第1A図）の場合、各サブユニット
S1は隣接するサブユニットS2とは異なった厚さを有し、
隣接するサブユニットの間で高さの差ｈを発生し、従っ
て、これは１つのサブユニットの回路面CS1上の集積回
路IC1と隣接するサブユニットS2の回路面CS2上の集積回
路IC2との間で段差を形成する。エッチングの利点は、
これが切断と関連して発生するシリコン・ウェーハのパ
ッシベーション層のクラックを発生しないことである。
しかし、エッチングは対角線の突合わせ端を有するウェ
ーハのサブユニットを形成するが、この理由は、エッチ
ングがシリコン・ウェーハの（111）面に沿って発生す
るからである。サブユニットが対角線の突合わせ端、
B1、B2（第1B図）を有するエッチングによって形成され
る場合、隣接するシリコンのサブユニットS1、S2、の間
の高さｈの差によってこれらのサブユニットの回路面CS
1、CS2の0.7Δｈに等しい横方向のシフトが発生する。
これらの変移はしばしば受け入れ難いものである。
隣接するチップの間の高さの差Δｈによって発生され
る横方向のシフトの問題を解決するため、隣接するサブ
ユニットのチップをフリップされた配向（flipped orie
ntation）に突合わせることができることが示唆されて
いる（集積回路を下向きにして）。このことは高さの差
の問題を解決するか、突合わせ工程の期間中支持基板に
接触し、これに沿って移動するデリケートな回路が必要
になる。この場合、集積回路、特にパッシベーション層
に対して損傷が発生する可能性がある。例えば、Stoffe
lに付与された米国特許第4,690,391号のアライメント目
的のためのフリップされたチップの突合わせの開示を参
照のこと。
る横方向のシフトの問題を解決するため、隣接するサブ
ユニットのチップをフリップされた配向（flipped orie
ntation）に突合わせることができることが示唆されて
いる（集積回路を下向きにして）。このことは高さの差
の問題を解決するか、突合わせ工程の期間中支持基板に
接触し、これに沿って移動するデリケートな回路が必要
になる。この場合、集積回路、特にパッシベーション層
に対して損傷が発生する可能性がある。例えば、Stoffe
lに付与された米国特許第4,690,391号のアライメント目
的のためのフリップされたチップの突合わせの開示を参
照のこと。
タカシマに対する米国特許第4,466,181号は、フイル
ム上に複数の半導体チップを載置することによって半導
体素子を製造し、その結果、これらのチップの表面の１
つが平坦な面を形成し、これらのチップの間に絶縁材料
を加えることによって半導体チップを相互に接続する方
法を開示している。これらのチップは、相互に対して突
合わされず、従って、タカシマは横方向の変移に関連す
る問題を取り扱っていない。絶縁材料はポリイミドであ
るが、これはチップ間のみに加えられ、チップの集積回
路面には加えられない。タカシマの結合されたチップ
は、基板に接着されず、ページ幅アレイを形成しない。
ム上に複数の半導体チップを載置することによって半導
体素子を製造し、その結果、これらのチップの表面の１
つが平坦な面を形成し、これらのチップの間に絶縁材料
を加えることによって半導体チップを相互に接続する方
法を開示している。これらのチップは、相互に対して突
合わされず、従って、タカシマは横方向の変移に関連す
る問題を取り扱っていない。絶縁材料はポリイミドであ
るが、これはチップ間のみに加えられ、チップの集積回
路面には加えられない。タカシマの結合されたチップ
は、基板に接着されず、ページ幅アレイを形成しない。
Takiar他に対する米国特許第4,723,197号は基板を有
する半導体素子を開示し、この基板の表面には、少なく
とも１つのメタライゼーション・パッド、この表面を覆
うポリイミド層、このポリイミド層を覆うパンクチャー
（puncture）抵抗層および金属相互接続部があり、この
金属相互接続部はポリイミド層とパンクチャーの抵抗層
を貫通してメタライゼーション・パッドと接続する。こ
のポリイミド層は回路の要素を保護するのに使用されて
いるが、本発明は教示も示唆もされていない。このポリ
イミド層は回路の表面に対して実質的に均一な厚さで加
えられていない。Garciaに対する米国特許第4,622,574
号は、上部回路面と回路面よりも凹んでいて少なくとも
１つのボンド・パッドを収容する周辺突起を有する半導
体チップとこれを製造する方法を開示している。Garcia
は、またウェーハ内に溝を形成し、この溝内のウェーハ
を切断することによってシリコン・ウェーハから半導体
チップを製造する方法を開示している。しかし、本発明
はGarciaによって教示も示唆もされていない。
する半導体素子を開示し、この基板の表面には、少なく
とも１つのメタライゼーション・パッド、この表面を覆
うポリイミド層、このポリイミド層を覆うパンクチャー
（puncture）抵抗層および金属相互接続部があり、この
金属相互接続部はポリイミド層とパンクチャーの抵抗層
を貫通してメタライゼーション・パッドと接続する。こ
のポリイミド層は回路の要素を保護するのに使用されて
いるが、本発明は教示も示唆もされていない。このポリ
イミド層は回路の表面に対して実質的に均一な厚さで加
えられていない。Garciaに対する米国特許第4,622,574
号は、上部回路面と回路面よりも凹んでいて少なくとも
１つのボンド・パッドを収容する周辺突起を有する半導
体チップとこれを製造する方法を開示している。Garcia
は、またウェーハ内に溝を形成し、この溝内のウェーハ
を切断することによってシリコン・ウェーハから半導体
チップを製造する方法を開示している。しかし、本発明
はGarciaによって教示も示唆もされていない。
（発明の目的） 本発明の目的は、隣接するサブユニットの高さの差が
横方向の変移を発生せず、または隣接するサブユニット
の間の高さの差を発生しないシリコン・ウェーハのサブ
ユニットのアレイを製造する方法を提供することであ
る。
横方向の変移を発生せず、または隣接するサブユニット
の間の高さの差を発生しないシリコン・ウェーハのサブ
ユニットのアレイを製造する方法を提供することであ
る。
本発明の他の目的は、サブユニットの回路表面がウェ
ーハのサブユニットの回路表面を損傷することなく、突
合わせの期間中、下を向くようにこれらのサブユニット
を反転することによって、シリコン・ウェーハのサブユ
ニットのアレイを製造する方法を提供することである。
ーハのサブユニットの回路表面を損傷することなく、突
合わせの期間中、下を向くようにこれらのサブユニット
を反転することによって、シリコン・ウェーハのサブユ
ニットのアレイを製造する方法を提供することである。
本発明の更に他の目的は、異なった厚さを補償しなが
ら異なった厚さを有する複数の突合わされたサブユニッ
トを含むページ幅のアレイを製造する方法を提供するこ
とである。
ら異なった厚さを有する複数の突合わされたサブユニッ
トを含むページ幅のアレイを製造する方法を提供するこ
とである。
（発明の概要） 本発明によれば、シリコン・ウェーハのサブユニット
のアレイを製造する方法が提供され、各サブユニットは
回路表面、反対側のベース表面および異なった厚さを有
している。この方法は： 複数のサブユニットを反転させ、上記の回路表面の各
々を支持表面に向けて各サブユニットのベース表面を露
出させるステップ； 上記のサブユニットの各々を隣接するサブユニットに
対して突合わせ、突合わされたサブユニットの端部対端
部（ent−to−end）のアレイを形成するステップ； ボンデイグ基板に対して共形の接着剤を塗布し、突合
わされた基板の上記のアレイのベース表面にこのボンデ
イグ基板を接着して、上記のサブユニットの各々を横切
って実質的にコープレナの接着剤層を形成するステッ
プ； 上記の接着剤層を硬化させてサブユニットの拡張アレ
イを形成するステップ；および 複数のサブユニットを反転させる前に回路表面の少な
くとも１部に実質的に均一な厚さのスタンドオフ（stan
d−off）層を加えることによって支持表面と接触するこ
とによる損傷からサブユニットの回路表面を保護するス
テップによって構成される。
のアレイを製造する方法が提供され、各サブユニットは
回路表面、反対側のベース表面および異なった厚さを有
している。この方法は： 複数のサブユニットを反転させ、上記の回路表面の各
々を支持表面に向けて各サブユニットのベース表面を露
出させるステップ； 上記のサブユニットの各々を隣接するサブユニットに
対して突合わせ、突合わされたサブユニットの端部対端
部（ent−to−end）のアレイを形成するステップ； ボンデイグ基板に対して共形の接着剤を塗布し、突合
わされた基板の上記のアレイのベース表面にこのボンデ
イグ基板を接着して、上記のサブユニットの各々を横切
って実質的にコープレナの接着剤層を形成するステッ
プ； 上記の接着剤層を硬化させてサブユニットの拡張アレ
イを形成するステップ；および 複数のサブユニットを反転させる前に回路表面の少な
くとも１部に実質的に均一な厚さのスタンドオフ（stan
d−off）層を加えることによって支持表面と接触するこ
とによる損傷からサブユニットの回路表面を保護するス
テップによって構成される。
（実施例） 図面を参照して、製造方法の好適な実施例によって本
発明を詳細に説明する。本発明は、ウェーハのサブユニ
ットを拡張アレイに突合わせることを含む全ての製造工
程に適応可能である。本発明は、RISおよびROSバー（ba
r）を形成するのに特に望ましいが、その理由は、それ
らのバーが１つの面上に集積回路を有し、異なった厚さ
のチップをアレイに対して突合わせることによって発生
されるミスアライメントに対して非常に敏感であるため
である。
発明を詳細に説明する。本発明は、ウェーハのサブユニ
ットを拡張アレイに突合わせることを含む全ての製造工
程に適応可能である。本発明は、RISおよびROSバー（ba
r）を形成するのに特に望ましいが、その理由は、それ
らのバーが１つの面上に集積回路を有し、異なった厚さ
のチップをアレイに対して突合わせることによって発生
されるミスアライメントに対して非常に敏感であるため
である。
第２図は、一般的に２つの反転されたチップすなわち
サブユニット10と20を示し、これらは他の突合わせ端11
と20で相互に突合わされている。これらのチップは各々
回路表面SCを有し、この回路表面はこれらと関連するボ
ンデング・パッド13、23を有する集積回路12、22を含
む。この回路は、例えば、サーマル・インク・ジェット
・プリントヘッドの場合には、加熱素子のアレイであ
り、または走査アレイの場合にはホトサイト（photosit
e）および関連する回路である。回路御表面CSが突合わ
せジグ基板30に対して下を向くようにこれらのチップを
反転させることによって、回路表面CSが同一面となる、
すなわち、これらのチップ間の全ての厚さが垂直ｖまた
は横方向１の変移をこれらのチップの回路表面で発生さ
せないような方法で、チップ10、20を相互に突合わせる
ことができる。このような変移は、チップのベース表面
BSで明らかである。従って、本発明は、異なった厚さを
有するチップをその回路表面を同一面として相互に突合
わせることを可能にする。これらのチップを反転させる
前に回路表面CS全体にスタンドオフ層14、24を加えるこ
とによって、突合わせジグ基板30と接触することにより
発生する損傷から集積回路12、22を保護する。スタンド
オフ層14、22はボンデング・パッドのバイア（via）1
5、25を含み、これによって線をボンデング・パッド1
3、23に取り付けることが可能になる。スタンドオフ層
は光によってパターンを形成することが可能であり、そ
の結果、この一部を除去してバイア15、25を形成するこ
とが可能である。
サブユニット10と20を示し、これらは他の突合わせ端11
と20で相互に突合わされている。これらのチップは各々
回路表面SCを有し、この回路表面はこれらと関連するボ
ンデング・パッド13、23を有する集積回路12、22を含
む。この回路は、例えば、サーマル・インク・ジェット
・プリントヘッドの場合には、加熱素子のアレイであ
り、または走査アレイの場合にはホトサイト（photosit
e）および関連する回路である。回路御表面CSが突合わ
せジグ基板30に対して下を向くようにこれらのチップを
反転させることによって、回路表面CSが同一面となる、
すなわち、これらのチップ間の全ての厚さが垂直ｖまた
は横方向１の変移をこれらのチップの回路表面で発生さ
せないような方法で、チップ10、20を相互に突合わせる
ことができる。このような変移は、チップのベース表面
BSで明らかである。従って、本発明は、異なった厚さを
有するチップをその回路表面を同一面として相互に突合
わせることを可能にする。これらのチップを反転させる
前に回路表面CS全体にスタンドオフ層14、24を加えるこ
とによって、突合わせジグ基板30と接触することにより
発生する損傷から集積回路12、22を保護する。スタンド
オフ層14、22はボンデング・パッドのバイア（via）1
5、25を含み、これによって線をボンデング・パッド1
3、23に取り付けることが可能になる。スタンドオフ層
は光によってパターンを形成することが可能であり、そ
の結果、この一部を除去してバイア15、25を形成するこ
とが可能である。
第２図は、畧全回路表面（接触パッド・バイアを除
く）がスタンドオフ層で覆われている状態を示す。しか
し、回路の保護のためには、回路表面の一部のみがこの
スタンドオフ層を含めばよい。例えば、スタンドオフ層
に光によってパターンを形成して２つのスキッド（第５
図参照）を形成することが可能であり、これらの２つの
スキッドによってサブユニットが支持され、回路表面が
突合わせジグ基板から持ち上げられる。また、第５図は
参照して論ずるように、スタンドオフ層の形状は、チッ
プを正確に位置決めするために対応するキー溝とのアラ
イメントとを行うためのキーとして使用されることがで
きる。
く）がスタンドオフ層で覆われている状態を示す。しか
し、回路の保護のためには、回路表面の一部のみがこの
スタンドオフ層を含めばよい。例えば、スタンドオフ層
に光によってパターンを形成して２つのスキッド（第５
図参照）を形成することが可能であり、これらの２つの
スキッドによってサブユニットが支持され、回路表面が
突合わせジグ基板から持ち上げられる。また、第５図は
参照して論ずるように、スタンドオフ層の形状は、チッ
プを正確に位置決めするために対応するキー溝とのアラ
イメントとを行うためのキーとして使用されることがで
きる。
第３図は、別の製造ステップを実行した後の反転され
たチップ10と20を示す。このステップにおいて共形接着
剤40（EPOTEK H20Eのような）の層がボンデング構造5
0、例えば、ページ幅バーに塗布され、これは次に突合
わされた基板のアレイのベース表面BSに加えられてサブ
ユニット10、20の各々を横切って同一面の接着剤層40を
形成する。この接着剤層は次に硬化されて一体的なアセ
ンブリを形成する。留意するべきことは、スタンドオフ
層14、24が動作する期間中引き続いて回路表面を保護す
ることである。
たチップ10と20を示す。このステップにおいて共形接着
剤40（EPOTEK H20Eのような）の層がボンデング構造5
0、例えば、ページ幅バーに塗布され、これは次に突合
わされた基板のアレイのベース表面BSに加えられてサブ
ユニット10、20の各々を横切って同一面の接着剤層40を
形成する。この接着剤層は次に硬化されて一体的なアセ
ンブリを形成する。留意するべきことは、スタンドオフ
層14、24が動作する期間中引き続いて回路表面を保護す
ることである。
第４図は、回路表面CSをベース表面BS上に位置させる
ために再び反転した後の完成した構造を示す。この完成
した構造は、ボンデング基板50、共形の接着剤層40、ウ
ェーハ・サブユニット10および20、スタンドオフ層14、
24およびボンデング・パッド・バイア15、25を含む。第
４図に示すように、隣接するウェーハ・サブユニットの
間の厚さの差は全てサブユニットのベース表面BSに表
れ、共形の接着剤層40によって補償されている。隣接す
るサブユニットの回路表面は相互に横方向に変移され
ず、サブユニットの回路表面上の回路に対する突合わせ
端の位置が正確に制御されるかぎりウェーハ・サブユニ
ットに含まれる均一な回路のアレイを製造することがで
きる。回路表面上の回路は組み立て工程の期間中スタン
ドオフ層によって損傷から保護される。
ために再び反転した後の完成した構造を示す。この完成
した構造は、ボンデング基板50、共形の接着剤層40、ウ
ェーハ・サブユニット10および20、スタンドオフ層14、
24およびボンデング・パッド・バイア15、25を含む。第
４図に示すように、隣接するウェーハ・サブユニットの
間の厚さの差は全てサブユニットのベース表面BSに表
れ、共形の接着剤層40によって補償されている。隣接す
るサブユニットの回路表面は相互に横方向に変移され
ず、サブユニットの回路表面上の回路に対する突合わせ
端の位置が正確に制御されるかぎりウェーハ・サブユニ
ットに含まれる均一な回路のアレイを製造することがで
きる。回路表面上の回路は組み立て工程の期間中スタン
ドオフ層によって損傷から保護される。
スタンドオフ層14、24は２ミクロンと100ミクロンと
の間の厚さ、望ましくは５ミクロンの厚さを有する回路
表面SC上に形成される。スタンドオフ層14、24はフォト
リソグラフィーによって処理され、各加熱素子および電
極端子上の層の部分のエッチングと除去を可能にする。
従って、このスタンドオフ層14、24はボンデング・パッ
ド13、23を除くウェーハ・サブユニットの回路表面を覆
い、集積回路に対してパッシベーションおよび機械的な
保護を与える。好適な材料はポリイミドであるが、デュ
ポン社のVACRELのようなその他の多くの適当なフイルム
を使用することができる。スタンドオフ層は、例えは、
光によってパターンを形成することが可能なポリイミド
によって形成することができる。この材料の厚さの均一
性は±0.5ミクロンメータの近辺である。
の間の厚さ、望ましくは５ミクロンの厚さを有する回路
表面SC上に形成される。スタンドオフ層14、24はフォト
リソグラフィーによって処理され、各加熱素子および電
極端子上の層の部分のエッチングと除去を可能にする。
従って、このスタンドオフ層14、24はボンデング・パッ
ド13、23を除くウェーハ・サブユニットの回路表面を覆
い、集積回路に対してパッシベーションおよび機械的な
保護を与える。好適な材料はポリイミドであるが、デュ
ポン社のVACRELのようなその他の多くの適当なフイルム
を使用することができる。スタンドオフ層は、例えは、
光によってパターンを形成することが可能なポリイミド
によって形成することができる。この材料の厚さの均一
性は±0.5ミクロンメータの近辺である。
第５図に示すように、スタンドオフ層は回路表面340
上に位置するキーまたはスキッド320としてサブユニッ
ト300上に形成することができる。キー320は次にアライ
メント基板200の上部表面240上の対応するキー溝220と
一対になるが、このアライメント基板200はサブユニッ
ト300を所定の位置に保持するために真空の穴260を有し
てもよい。これらのキーは、そこでアライメント構造と
保護構造の２つの目的に役立つ。キー320は、スタンド
オフ層に光によってパターンを形成することによって形
成されることができる。キー溝構造の更に詳細な議論は
1989年８月31日に出願された米国特許出願番号第401,37
9号に含まれ、これの開示はここに参照として含まれて
いる。
上に位置するキーまたはスキッド320としてサブユニッ
ト300上に形成することができる。キー320は次にアライ
メント基板200の上部表面240上の対応するキー溝220と
一対になるが、このアライメント基板200はサブユニッ
ト300を所定の位置に保持するために真空の穴260を有し
てもよい。これらのキーは、そこでアライメント構造と
保護構造の２つの目的に役立つ。キー320は、スタンド
オフ層に光によってパターンを形成することによって形
成されることができる。キー溝構造の更に詳細な議論は
1989年８月31日に出願された米国特許出願番号第401,37
9号に含まれ、これの開示はここに参照として含まれて
いる。
本発明は、サブユニットのアレイを形成するために相
互に突合わされるサブユニットを含む一連の回路を必要
とする全ての種類のアレイ、RISまたはROSバアーに対し
て適応することが可能であり、ここで突合わせを行う好
適な方法はサブユニットの回路表面を基板上に載置する
ことを含む。
互に突合わされるサブユニットを含む一連の回路を必要
とする全ての種類のアレイ、RISまたはROSバアーに対し
て適応することが可能であり、ここで突合わせを行う好
適な方法はサブユニットの回路表面を基板上に載置する
ことを含む。
本発明の方法は、またウェーハ・サブユニット（また
はチップ）を突合わせて拡張アレイを形成する全ての製
造工程に適応可能であり、ここで突合わせ手順の期間中
下を向けることが最も望ましいサブユニットの表面は、
突合わせジグ基板と接触することによって損傷する傾向
がある。従って、本発明は突合わせ端を全体として異方
性エッチングによって形成することを可能にしている
が、その理由は、隣接するウェーハ・サブユニットの集
積回路表面の横方向の変移が発生しないからである。ま
たは、この突合わせ端はダイシング（dicing）によって
形成することもできる。
はチップ）を突合わせて拡張アレイを形成する全ての製
造工程に適応可能であり、ここで突合わせ手順の期間中
下を向けることが最も望ましいサブユニットの表面は、
突合わせジグ基板と接触することによって損傷する傾向
がある。従って、本発明は突合わせ端を全体として異方
性エッチングによって形成することを可能にしている
が、その理由は、隣接するウェーハ・サブユニットの集
積回路表面の横方向の変移が発生しないからである。ま
たは、この突合わせ端はダイシング（dicing）によって
形成することもできる。
本発明をその好適な実施例を参照して詳細に説明した
が、これらの好適な実施例は図示目的のためのみであ
り、本発明を限定するものではない。上記の特許請求の
範囲によって規定される本発明の精神と範囲から逸脱す
ることなく、種々の変更が可能である。
が、これらの好適な実施例は図示目的のためのみであ
り、本発明を限定するものではない。上記の特許請求の
範囲によって規定される本発明の精神と範囲から逸脱す
ることなく、種々の変更が可能である。
第1A図および第1B図は、相互に対して突合わされた異な
った厚さを有するウェーハのサブユニットを示す断面図
である。 第２図は、２つの反転されたチップの断面図を示し、こ
れらのチップはそれらの回路表面に設けられたスタンド
オフ層を有し、これらの回路表面はその突合わせ端で相
互に対して突合わされている。 第３図は、更に別の製造ステップが実行された後の２つ
の反転されたチップの断面図である。 第４図は、本発明の方法によって完成された構造の断面
図である。 第５図は、チップの斜視図であり、ここでスタンドオフ
層は回路を保護することとアライメントを容易にするこ
との２つの目的に役立つスキッドまたはキーとして形成
されている。 10,20……チップ（サブユニット） 11,21……突合わせ端 12,22……集積回路 13,23……ボンディング・パッド 14,24……スタンドオフ層 15,25……バイア 30……突合わせジグ基板
った厚さを有するウェーハのサブユニットを示す断面図
である。 第２図は、２つの反転されたチップの断面図を示し、こ
れらのチップはそれらの回路表面に設けられたスタンド
オフ層を有し、これらの回路表面はその突合わせ端で相
互に対して突合わされている。 第３図は、更に別の製造ステップが実行された後の２つ
の反転されたチップの断面図である。 第４図は、本発明の方法によって完成された構造の断面
図である。 第５図は、チップの斜視図であり、ここでスタンドオフ
層は回路を保護することとアライメントを容易にするこ
との２つの目的に役立つスキッドまたはキーとして形成
されている。 10,20……チップ（サブユニット） 11,21……突合わせ端 12,22……集積回路 13,23……ボンディング・パッド 14,24……スタンドオフ層 15,25……バイア 30……突合わせジグ基板
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 25/065
Claims (16)
- 【請求項１】複数のウェーハのサブユニットを有するペ
ージ幅アレイの製造方法であって、これらの各サブユニ
ットが回路表面と反対側のベース表面を有するページ幅
アレイの製造方法において、 複数のサブユニットを反転させ、上記回路表面の各々を
支持表面に向けて各サブユニットのベース表面を露出さ
せるステップと、 上記サブユニットの各々を隣接するサブユニットに対し
て突合わせ、突合わされたサブユニットの端部対端部の
アレイを形成するステップと、 ボンディング基板に対して共形の接着剤を塗布し、突合
わされた基板の上記アレイのベース表面にこのボンディ
ング基板を接着して、上記サブユニットの各々を横切る
接着剤層を形成するステップと、 上記接着剤層を硬化させてアセンブリを形成するステッ
プと、 上記複数のサブユニットを反転させる前に上記回路表面
の少なくとも１部に実質的に均一な厚さのスタンドオフ
層を加えることによって支持表面と接触することによる
損傷から上記回路表面を保護するステップと、 を有することを特徴とする製造方法。 - 【請求項２】上記各サブユニットの回路表面は、上記ス
タンドオフ層を加えて上記支持表面に向けて反転された
後に、コープラナとなることを特徴とする請求項１記載
の製造方法。 - 【請求項３】スタンドオフ層を加えることにより回路表
面を保護する上記ステップは、スタンドオフ層にパター
ンを形成して、回路表面上の回路ボンディング・パッド
を露出することを特徴とする請求項１記載の製造方法。 - 【請求項４】上記スタンドオフ層は、ポリイミドを含む
ことを特徴とする請求項１記載の製造方法。 - 【請求項５】上記スタンドオフ層は、２〜100ミクロン
メータの範囲の厚さを有することを特徴とする請求項１
記載の製造方法。 - 【請求項６】上記スタンドオフ層は、約５ミクロンメー
タの厚さを有することを特徴とする請求項５記載の製造
方法。 - 【請求項７】上記スタンドオフ層は、アレイの回路表面
の所定の部分に加えられ、対応するキー溝構造とのアラ
イメントを行うキーを形成することを特徴とする請求項
１記載の製造方法。 - 【請求項８】複数のウエハのサブユニットを有するウエ
ハのサブユニットの拡張アレイの製造方法であって、各
サブユニットが回路表面と反対側のベース表面を有する
複数のサブユニットを有する拡張アレイの製造方法にお
いて、 複数のサブユニットを反転させ、上記回路表面の各々を
支持表面に向けて各サブユニットのベース表面を露出さ
せるステップと、 上記サブユニットの各々を隣接するサブユニットに対し
て突合わせ、突合わされたサブユニットの端部対端部の
アレイを形成するステップと、 ボンディング基板に対して共形の接着剤を塗布し、突合
わされた基板の上記アレイのベース表面にこのボンディ
ング基板を接着して、上記サブユニットの各々を横切る
接着剤層を形成するステップと、 上記接着剤層を硬化させて拡張アレイを形成するステッ
プと、 上記複数のサブユニットを反転させる前に上記回路表面
の少なくとも１部に実質的に均一な厚さのスタンドオフ
層を加えることによって支持表面と接触することによる
損傷から上記回路表面を保護するステップと、 を有することを特徴とする製造方法。 - 【請求項９】上記各サブユニットの回路表面は、上記ス
タンドオフ層を加えて上記支持表面に向けて反転された
後に、コープラナとなることを特徴とする請求項８記載
の製造方法。 - 【請求項１０】スタンドオフ層を加えることにより回路
表面を保護する上記ステップは、スタンドオフ層にパタ
ーンを形成して、回路表面上の回路ボンディング・パッ
ドを露出することを特徴とする請求項８記載の製造方
法。 - 【請求項１１】上記スタンドオフ層は、ポリイミドを含
むことを特徴とする請求項８記載の製造方法。 - 【請求項１２】上記スタンドオフ層は、２〜100ミクロ
ンメータの範囲の厚さを有することを特徴とする請求項
８記載の製造方法。 - 【請求項１３】上記スタンドオフ層は、約５ミクロンメ
ータの厚さを有することを特徴とする請求項12記載の製
造方法。 - 【請求項１４】上記スタンドオフ層は、アレイの回路表
面の所定の部分に加えられ、対応するキー溝構造とのア
ライメントを行うキーを形成することを特徴とする請求
項１記載の製造方法。 - 【請求項１５】上記複数のウエハのサブユニットは、異
なった厚さを有することを特徴とする請求項１記載の製
造方法。 - 【請求項１６】上記複数のウエハのサブユニットは、異
なった厚さを有することを特徴とする請求項８記載の製
造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/440,269 US5045142A (en) | 1989-11-22 | 1989-11-22 | Stand-off structure for flipped chip butting |
| US440269 | 1989-11-22 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03209862A JPH03209862A (ja) | 1991-09-12 |
| JP2818619B2 true JP2818619B2 (ja) | 1998-10-30 |
Family
ID=23748111
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2310123A Expired - Fee Related JP2818619B2 (ja) | 1989-11-22 | 1990-11-15 | ウェーハ・サブユニットの拡張アレイの形成方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5045142A (ja) |
| JP (1) | JP2818619B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6379998B1 (en) * | 1986-03-12 | 2002-04-30 | Hitachi, Ltd. | Semiconductor device and method for fabricating the same |
| US5297260A (en) * | 1986-03-12 | 1994-03-22 | Hitachi, Ltd. | Processor having a plurality of CPUS with one CPU being normally connected to common bus |
| US5192716A (en) * | 1989-01-25 | 1993-03-09 | Polylithics, Inc. | Method of making a extended integration semiconductor structure |
| JP2749422B2 (ja) * | 1990-02-20 | 1998-05-13 | キヤノン株式会社 | 記録電極 |
| US5439636A (en) * | 1992-02-18 | 1995-08-08 | International Business Machines Corporation | Large ceramic articles and method of manufacturing |
| JP3180863B2 (ja) * | 1993-07-27 | 2001-06-25 | 富士電機株式会社 | 加圧接触形半導体装置およびその組立方法 |
| US5672545A (en) * | 1994-08-08 | 1997-09-30 | Santa Barbara Research Center | Thermally matched flip-chip detector assembly and method |
| CN1058660C (zh) * | 1994-10-31 | 2000-11-22 | 佳能株式会社 | 喷墨头的制造方法 |
| US6507001B1 (en) | 1999-01-19 | 2003-01-14 | Xerox Corporation | Nozzles for ink jet devices and laser ablating or precision injection molding methods for microfabrication of the nozzles |
| US6627477B1 (en) * | 2000-09-07 | 2003-09-30 | International Business Machines Corporation | Method of assembling a plurality of semiconductor devices having different thickness |
| JP4395775B2 (ja) * | 2005-10-05 | 2010-01-13 | ソニー株式会社 | 半導体装置及びその製造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL7704770A (nl) * | 1977-05-02 | 1978-11-06 | Philips Nv | Werkwijze voor het aanbrengen van afstandstukjes op een isolerend substraat. |
| JPS5896760A (ja) * | 1981-12-04 | 1983-06-08 | Clarion Co Ltd | 半導体装置の製法 |
| US4690391A (en) * | 1983-01-31 | 1987-09-01 | Xerox Corporation | Method and apparatus for fabricating full width scanning arrays |
| US4622574A (en) * | 1985-07-29 | 1986-11-11 | The Perkin-Elmer Corporation | Semiconductor chip with recessed bond pads |
| US4723197A (en) * | 1985-12-16 | 1988-02-02 | National Semiconductor Corporation | Bonding pad interconnection structure |
-
1989
- 1989-11-22 US US07/440,269 patent/US5045142A/en not_active Expired - Lifetime
-
1990
- 1990-11-15 JP JP2310123A patent/JP2818619B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03209862A (ja) | 1991-09-12 |
| US5045142A (en) | 1991-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7494845B2 (en) | Method of forming a thin wafer stack for a wafer level package | |
| JP4856328B2 (ja) | 半導体装置の製造方法 | |
| US6797544B2 (en) | Semiconductor device, method of manufacturing the device and method of mounting the device | |
| US5160403A (en) | Precision diced aligning surfaces for devices such as ink jet printheads | |
| US5205032A (en) | Electronic parts mounting apparatus | |
| US6392143B1 (en) | Flexible package having very thin semiconductor chip, module and multi chip module (MCM) assembled by the package, and method for manufacturing the same | |
| JP3068663B2 (ja) | 重なり合ったチップを取替えることができるサブユニット | |
| US4822755A (en) | Method of fabricating large area semiconductor arrays | |
| JP2818619B2 (ja) | ウェーハ・サブユニットの拡張アレイの形成方法 | |
| US20020037631A1 (en) | Method for manufacturing semiconductor devices | |
| US5291375A (en) | Printed circuit board and electric device configured to facilitate bonding | |
| WO2001015223A1 (fr) | Dispositif semi-conducteur et son procede de fabrication | |
| US20100225001A1 (en) | Manufacturing method of semiconductor device, semiconductor device, and electronic device | |
| KR100536823B1 (ko) | 열전도성 에폭시 예비성형체를 갖는 실리콘 세그먼트용 수직 상호접속 프로세스 | |
| JP2793766B2 (ja) | 導電ペースト転写方法 | |
| JP2977338B2 (ja) | 半導体モジュール | |
| JP2812326B2 (ja) | チップ型半導体装置の製造方法 | |
| JP2001230267A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2001332685A (ja) | 半導体装置の製造方法 | |
| JP3580240B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP4043720B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP3580244B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2002208571A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2913724B2 (ja) | 半導体装置の製造方法 | |
| JPS61253826A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |