JP2818390B2 - 電子モジュール - Google Patents

電子モジュール

Info

Publication number
JP2818390B2
JP2818390B2 JP7236351A JP23635195A JP2818390B2 JP 2818390 B2 JP2818390 B2 JP 2818390B2 JP 7236351 A JP7236351 A JP 7236351A JP 23635195 A JP23635195 A JP 23635195A JP 2818390 B2 JP2818390 B2 JP 2818390B2
Authority
JP
Japan
Prior art keywords
chip
electronic module
substantially flat
chips
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP7236351A
Other languages
English (en)
Other versions
JPH08111502A (ja
Inventor
クロウド・ルイス・バーティン
ポウル・アルデン・ファーラー
ゴードン・アーサー・ケリー，ジュニア
クリストファー・ポウル・ミラー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH08111502A publication Critical patent/JPH08111502A/ja
Application granted granted Critical
Publication of JP2818390B2 publication Critical patent/JP2818390B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06551—Conductive connections on the side of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、一般には、一定
の容積内に含まれるべき回路要素の数の最適化を容易に
する高密度電子パッケージングに関する。特に、この発
明は、例えば接着剤によって接着された多数の集積回路
チップの積層アレイを有する電子モジュールに、熱的に
生じた応力を緩和することに関する。
【０００２】
【従来の技術】集積回路技術の発達により、コンピュー
タおよびコンピュータ記憶装置は、半導体材料のウェハ
から形成された集積回路（ＩＣ）チップから作られてき
た。ウェハが作製された後、ウェハを小さなチップにダ
イシングすることによって、回路が互いに分離される。
【０００３】したがって、個々のチップは、種々のタイ
プのキャリアに接着され、ワイヤにより相互接続され
て、パッケージされる。チップのこのような“２次元”
パッケージは、一定のスペースに作製できる回路の数を
最適化できず、チップ間を信号が伝搬するときに、好ま
しくない信号遅延，キャパシタンス及びインダクタンス
を発生する。最近、チップの３次元アレイが、重要なパ
ッケージング手法として、出現した。代表的なマルチチ
ップ電子モジュールは、モノリシック構造（“積層”構
造）として接着固定された多数のＩＣチップより構成さ
れている。
【０００４】
【発明が解決しようとする課題】解決すべき１つの問題
は、積層構造の材料の熱膨張率の問題である。異なる材
料は、材料に関係した異なる熱膨張率を有している。た
とえば、電子モジュールにおいて、ＩＣチップと接着剤
層が異なる材料で作られていると、温度が上昇したとき
異なる割合で膨張する。電子モジュールは、動作中、抵
抗損のために加熱される。したがって、モジュールの温
度が上昇すると、チップおよび接着剤層（チップを互い
に接着させる）は、異なる割合で膨張し、モジュール内
に応力を生じさせる。
【０００５】モジュールの膨張が抑制される場合には、
さらなるモジュール応力が生じる。たとえば、電子モジ
ュールの側面が、マウント基板にソルダ・バンプ接着さ
れるならば、その接着部はモジュールよりなるチップの
主表面に垂直な方向（以下、“Ｚ方向”という）におけ
るモジュールの膨張を抑制する。この抑制は、例えば、
Ｚ方向に動かないように各ＩＣチップをマウント基板に
接着することにより生じる。したがって、熱膨張する接
着剤の力は、不動基板によって抑制される。一般に高い
降伏点の故に、“圧縮された”接着剤は、その接着を保
持し、モジュールに物理的応力を生じさせ、これがソル
ダ・バンプの損傷および破壊につながる。電子モジュー
ルの膨張および収縮の結果によるソルダ・バンプ破砕
は、温度の変化により生じる。これは、工業上十分に理
解できる現象である。この発明は、これらの問題を解決
するためのものである。
【０００６】
【課題を解決するための手段】この発明は、第１の形態
では、ほぼ平坦な面を有する半導体構造と、第１の熱膨
張率を有し、空洞を有するほぼ平坦な主表面を有する第
１の集積回路（ＩＣ）チップを備えている。第１のＩＣ
チップのほぼ平坦な主表面は、半導体構造のほぼ平坦な
面に対向して平行に配置されている。膨張性材料は、半
導体構造のほぼ平坦な面と、第１のＩＣチップのほぼ平
坦な主表面との間に設けられ、半導体構造のほぼ平坦な
面と、第１のＩＣチップのほぼ平坦な主表面とに機械的
に結合されている。膨張性材料は、第１の熱膨張率とは
異なる第２の熱膨張率を有している。第１のＩＣチップ
のほぼ平坦な主表面内の空洞は、膨張性材料が膨張する
領域を与え、モジュールの応力を緩和する。膨張性材料
と第１のＩＣチップとの間の熱膨張の相異によって応力
が生じる。
【０００７】一例によれば、半導体構造は、第２のＩＣ
チップよりなり、半導体構造のほぼ平坦な面は、第２の
ＩＣチップのほぼ平坦な主表面よりなる。さらに、第１
のＩＣチップのほぼ平坦な主表面は、不活性面よりな
り、第２のＩＣチップのほぼ平坦な主表面は、活性面よ
りなる。さらに他の例によれば、電子モジュールは、第
１のＩＣチップの前記ほぼ平坦な主表面に垂直な方向で
の電子モジュールの膨張を阻止する機械的な抑制手段を
さらに備えることができる。
【０００８】第２の態様では、この発明は、複数の集積
回路（ＩＣ）チップを有する電子モジュールを備えてい
る。各ＩＣチップは、ほぼ平坦な活性主表面と、ほぼ平
坦な不活性主表面とを有している。第１のＩＣチップの
不活性主表面は、複数の溝を有している。複数のＩＣチ
ップは、積層されて、電子モジュールを形成し、各チッ
プの活性主表面は、共通の方向に向いている。さらにモ
ジュールは、第２のＩＣチップのほぼ平坦な活性主表面
と、第１のＩＣチップのほぼ平坦な不活性主表面との間
に設けられ、第２のＩＣチップのほぼ平坦な活性主表面
と第１のＩＣチップのほぼ平坦な不活性主表面とを機械
的に結合する膨張性材料を備えている。第１のＩＣチッ
プのほぼ平坦な不活性主表面の複数の溝は、応力を緩和
させるために、膨張性材料が膨張できる領域を与える。
応力は、膨張性材料と第２のＩＣチップとの間の熱膨張
の相異によって生じる（膨張性材料は、第１の熱膨張率
を有し、第２のＩＣチップは、第２の異なる熱膨張率を
有している）。
【０００９】他の例として、電子モジュールの溝は、冷
却媒体が通ることのできる寸法である。さらに、電子モ
ジュールは、第３のＩＣチップを有することができる。
第３のＩＣチップのほぼ平坦な活性主表面は、第２のＩ
Ｃチップのほぼ平坦な不活性主表面に接着される。接着
は、これらチップ間に設けられた熱膨張性材料により行
われる。第２のＩＣチップのほぼ平坦な不活性主表面
は、複数の溝を有している。
【００１０】この発明の他の態様は、複数の積層された
集積回路（ＩＣ）チップを備える。各ＩＣチップは、第
１のほぼ平坦な主表面と、第２のほぼ平坦な主表面とを
有している。改良熱化合物を、第１のＩＣチップの第１
のほぼ平坦な主表面と、第２のＩＣチップの第２のほぼ
平坦な主表面との間に設け、第１のＩＣチップの第１の
ほぼ平坦な主表面と、第２のＩＣチップの第２のほぼ平
坦な主表面とに機械的に接着する。この改良熱化合物
は、熱伝導性であり絶縁性である。一例として、第１の
ＩＣチップの第１のほぼ平坦な主表面は、主表面に設け
られた空洞を有し、改良熱化合物は、空洞を充填する。
【００１１】この発明の技術は、電子モジュール内に熱
的に生じる応力の緩和を容易にする。さらに、本発明の
技術は、“Ｚ方向”におけるモジュールの膨張を制御す
る方法を与える。モジュールのチップ内の空洞（熱的に
生じた応力を緩和するために用いられる）は、モジュー
ル内を冷却媒体が通るのを容易にすることによって、モ
ジュールの冷却の強化を容易にすることができる。
【００１２】
【発明の実施の形態】集積回路（ＩＣ）チップの“積
層”を有する電子モジュールにおける応力を緩和する特
定の好適な実施例を示す。図１は、ＩＣチップ１１の斜
視図である。このＩＣチップは、複数の積層集積回路チ
ップ（すなわち、電子モジュールを形成するために積層
された複数のチップ）よりなる電子モジュールに集積さ
れる。チップは、いかなる機能、例えば電子モジュール
の機能に関連した機能を、与えることができる。実行さ
れる代表的な機能は、たとえば、メモリ，インタフェー
ス，プロセッサ（たとえばマイクロプロセッサ），およ
び／または制御機能を含むことができる。またチップ
は、半導体チップ上で実行される技術上周知のいかなる
機能をも含むことができる。
【００１３】図１に示すように、ＩＣチップ１１は、新
規な“溝”構造で形成される。チップのほぼ平坦な第１
の主表面は、表面に形成された溝１５を有している。こ
れらの溝は、チップの不活性面に形成されており、ＩＣ
チップの基板内に延びている。溝は、絶縁層、あるいは
チップの不活性表面上に堆積された他の層（または不活
性表面上に同様に形成された保護層）に形成することが
できる。ほぼ平坦な活性主表面１３は、チップの反対側
の不活性表面に形成された溝によって影響を受けない。
この明細書において用いられ、かつ技術上知られている
ように、チップの“活性”表面は、ＩＣ要素（たとえ
ば、トランジスタ）が形成される表面であり、他方、Ｉ
Ｃチップの“不活性”表面は、トランジスタのような活
性構造が全くない表面である。
【００１４】“溝”背面を有する複数のＩＣチップ１１
は積層されて、電子モジュール２１（図２）を形成す
る。積層化は、溝を有する各チップの不活性主表面を、
隣接するチップの活性主表面に接着して、隣接するチッ
プの不活性表面および活性表面が、互いに平行で且つ対
向するようにして行う。端に積層された集積回路チップ
の不活性主表面は、エンド・キャップ１７に接着され
る。
【００１５】図３に示すように、膨張性材料の層２３
と、接着剤層２４とは、チップを互いに機械的に接着す
る。これらの層は、チップの間に設けられており、チッ
プが最初に接着されるときに、溝１５を埋込まない。さ
らに、膨張性材料の層２３の厚さは、調整できるので、
溝は膨張性材料の膨張を収容することができる。溝の深
さを膨張性材料の厚さより深くしておけば、この溝は充
分に膨張した膨張性材料を収容することができる。膨張
性材料は、Ｄｏｗ Ｃｏｒｎｉｎｇ Ｃｏ．によって製
造されたＨｉｇｈ Ｔｅｍｐｅｒａｔｕｒｅ Ｓｉｌｉ
ｃｏｎｅのような低ヤング率の、多くの市販されている
高温膨張材料のうちのいずれかとすることができる。接
着剤は、Ｎａｔｉｏｎａｌ Ｓｔａｒｃｈ Ｃｈｅｍｉ
ｃａｌ Ｃｏｍｐａｎｙによって製造されたＴｈｅｒｍ
ｉｄのような、多くの市販されている高温流動性接着剤
のいずれかとすることができる。
【００１６】この発明の一実施例における次のプロセス
工程は、マウント基板への電子モジュールの接着であ
る。図４に示すように、電子モジュールの側面は、ソル
ダ・バンプ２７を用いて、マウント基板２９に接着す
る。ソルダ・バンプは、電子モジュールとマウント基板
との両方のコンタクト（図示せず）へ接着する。“Ｔ接
続”の形成のような技術上既知の普通の技術によって、
モジュールの各チップのトランスファ金属に対応させ
て、電子モジュール上のコンタクトを形成することがで
きる。したがって、各ＩＣチップは、それぞれモジュー
ルに接着される。マウント基板上のコンタクトを、たと
えば標準基板メタライゼーションのような周知の技術に
よって形成することもできる。
【００１７】マウント基板へＩＣチップを接着すること
によって、チップを正しい位置に、しっかりと固定す
る。したがって、“Ｚ方向”（チップの平坦な主表面に
垂直な方向）におけるチップの動きが制限される。モジ
ュールが動作し、その温度が上昇すると、チップおよび
膨張性材料は膨張し始める。しかし、各材料の熱膨張率
に基づいて、異なる割合で膨張する。膨張性材料が膨張
すると、チップを互いに離れる方向（“Ｚ方向”）に押
す力を加える。同様に、チップが“Ｚ方向”に膨張する
と、膨張性材料が設けられているチップ間のスペース
は、小さくなる。これは、膨張性材料を押圧し、追加の
力を“Ｚ方向”に加える。しかし、チップは、個々の力
を収容するように動くことはできない。というのは、チ
ップはマウント基板に接着されているからである。した
がって、溝１５は、生じた応力を緩和する手段を与える
（図５）。
【００１８】“Ｚ方向”に応力が加えられると、膨張性
材料層２３が圧縮されて、表面２３′によって示すよう
に、複数の溝１５内に膨張していく。この流れは、圧縮
力を緩和して、モジュールの全応力を軽減する。一実施
例では、溝は、各チップの不活性表面にわたって長さ方
向に延びるように構成されているが、他の構成も可能で
ある。実際には、複数の凹空洞のような多くの異なるタ
イプの空洞と、種々の幾何学形状とが、この発明の方法
に従って、応力を緩和するように適切に働く（たとえ
ば、以下に説明する図６を参照）。
【００１９】この発明の特徴のある実施例として、溝
を、モジュールの冷却を容易にするように寸法設定する
ことができる。従来、電子モジュールの周囲の液体また
は気体の流れを用いて、モジュールを冷却していた（た
とえば、米国特許第５，３０９，３１８号明細書“Ｔｈ
ｅｒｍａｌｌｙ Ｅｎｈａｎｃｅｄ Ｓｅｍｉｃｏｎｄ
ｕｃｔｏｒ Ｃｈｉｐ Ｐａｃｋａｇｅ”を参照）。こ
の発明では、溝が液体または気体（“冷却媒体”）がモ
ジュールを流れるのを可能にし、モジュールの冷却をさ
らに強化する。冷却媒体の流れを収容する溝の代表的な
寸法は、１２５μｍ深さ，５００〜１０００μｍ幅であ
るが、用いる冷却媒体の特性によって寸法を変えること
ができる。このような溝を用いることによって、モジュ
ールの各チップ内から熱が除去されるので、熱をチップ
端まで伝搬させて放散する必要性が排除される。
【００２０】この発明のすべての実施例が、冷却媒体が
モジュールを流れるのを可能にするものではない。たと
えば、図６のチップ１１の溝１６は、チップの端部にま
で延びていない。したがって、電子モジュールがこのよ
うなチップから形成されると（図７）、モジュールの側
面の開口は存在せず、冷却媒体がモジュールを流れるこ
とができない。
【００２１】ここに説明した応力緩和方法は、チップの
積層よりなる電子モジュールへの応用に限定されている
ものではない。この方法は、１つの半導体構造（たとえ
ば、電子モジュール，チップ，または基板）が、他の半
導体構造にマウントされる、どのような状況にも適用で
きる。たとえば、１つの集積回路チップを、マウント基
板に接着することができる。基板とＩＣチップと膨張性
材料との間の熱膨張率の差によって生じた応力は、膨張
層の膨張によって、チップ（または基板）の表面に設け
られた溝に緩和される。基板へのチップの機械的固定
（“Ｚ方向”の膨張を抑制し、接着剤の流れを増強す
る）を、図８に示すようなストラップ層をチップの側面
に設けて基板と固定する等の種々のパッケージング方法
で与えることができる。
【００２２】ＩＣチップの積層よりなる電子モジュール
へ適用される１つのこのような方法を、図８に示す。接
着剤層４１は、ストラップ（ｓｔｒａｐ）層４３を、電
子モジュール２１′の表面に取り付ける。ストラップ層
は、電子モジュールのＺ方向における熱膨張を調整する
ために用いられる。溝１５と膨張層２３（図５）とが組
み合わさって、ストラップ層４３によって課される熱膨
張への抵抗により生じる電子モジュールの応力を軽減す
る。シリコンおよびセラミックスは、ストラップ材料の
例である。
【００２３】他の抑制方法を図９に示す。膨張抑制層４
５，４７を、電子モジュールの２つの平行な対向側面上
に設ける。このような層の１つの例は、３〜１０ｐｐｍ
／℃の範囲の代表的な膨張係数を有するポリイミド膜で
ある。この膜は、電子モジュールの側面に接着し、スピ
ニング，蒸着，ロール・オンのような技術上周知の方法
で堆積することができる。電子モジュール２１とソルダ
・バンプ２７との間の膨張抑制層４７は、ソルダ・バン
プ付近の膨張を調整して，ソルダ・バンプの破壊を生じ
得る応力を軽減する。抑制層４７は、バイア・ホール
（図示せず）を含んでいる。バイア・ホールは、ソルダ
・バンプ２７と電子モジュール上の電気コンタクト層
（図示せず）との間の電気的接触を可能にするために、
絶縁層をサブエッチングする標準的な方法によって形成
される。
【００２４】ソルダ・ボールの応力を軽減するために、
電子モジュールの膨張を抑制する他の方法を、基板に結
合されたチップの封止によって与えることができる。
【００２５】この発明の他の実施例では、チップ間の溝
１５および領域を図１０に示すように、改良熱化合物
（“ＡＴＣ；ａｄｖａｎｃｅｄ ｔｈｅｒｍａｌ ｃｏ
ｍｐｏｕｎｄ”）５１で充填することができる。ＡＴＣ
は、電子モジュールを通じての熱分布を増大させ、全体
の温度上昇を減少させる、熱伝導性で絶縁性の材料であ
る。例えば、Ａｌ，Ｃｕ，Ａｇ，ＳｉＣ，ＡｉＮ，Ｂ
Ｎ，Ｄｉａｍｏｎｄ，ＶＢ，ＶＢ2 ，Ａｌ2 Ｏ3 ，Ｚｎ
Ｏ，ＭｇＯ，ＳｉＯ2 およびこれらの混合物よりなるグ
ループから選択された熱導電性固体充填材と、モノマ脂
肪酸エステルおよびその塩、オリゴマ脂肪酸エステルお
よびその塩、ポリマ脂肪酸エステルおよびその塩、石油
スルホンサン塩、ポリイミド並びにポリエステルよりな
るグループから選択された安定用分散剤と、分散剤と連
続した相を形成することができる非水性非導電性液体キ
ャリアとを有し、５ないし４０容量％の液体キャリア、
固体充填剤の重量に応じた１ないし２０％の安定用分散
剤、固体充填剤と分散剤からなる５５ないし８０容量％
の固体で構成される（米国特許第５，０９８，６０９号
明細書“Ｓｔａｂｌｅ Ｈｉｇｈ Ｓｏｌｉｄｓ Ｈｉ
ｇｈ Ｔｈｅｒｍａｌ Ｃｏｎｄｕｃｔｉｖｉｔｙ Ｐ
ａｓｔｅｓ”を参照）。ＡＴＣはまた、異なる領域で異
なる量の電力を消費するＩＣチップ１１によって生起さ
れる局部的熱膨張の影響を減少させる。図１０の溝１５
は、ＡＴＣとチップとの間の表面積の大きさを増大させ
ることによって、ＩＣチップ間の熱の流れを増大させる
が、この実施例の基本動作原理を変えることなく、溝を
省略することもできる。ＩＣチップ１１のすべての絶縁
層を、ＡＴＣを用いて形成し、電子モジュール内の熱分
布を最大にすることができる。接着剤層２４を、２つの
ＩＣチップ１１間のいかなる領域、たとえば図示のよう
にＩＣチップの１つの主表面に、設けることができる。
【００２６】要約すると、図１１のフローチャートは、
この発明の電子モジュールを形成する方法を示す。裏面
（不活性面）に溝を有するＩＣチップを設ける（ステッ
プ３１）。次に、チップを互いに接着して、電子モジュ
ールを形成する（ステップ３３）。特に、溝を有する各
チップの不活性主表面を、流動性の接着材料および膨張
性材料層を用いて、隣接チップの活性主表面に接着する
（隣接チップのほぼ平坦な主表面は、対向して平行とな
るように配置される）。モジュールが構成された後、モ
ジュールは、マウント基板に、ソルダ・バンプ接着され
る。これは、機械的なクランプを与える（ステップ３
５）。機械的クランプは、モジュールが有するチップ，
接着剤，膨張性材料層の熱膨張の際に、膨張層の膨張
を、溝内に押し入れる。追加の抑制層を、前述したよう
に、電子モジュールの表面に付加することができる。
【００２７】改良熱化合物を用いる、この発明の他の実
施例において、図１２のフローチャートは、このような
電子モジュールを作製する方法を示している。主表面に
溝を有する複数のＩＣチップを設ける（ステップ６
１）。前述したように、この特定の実施例においては、
これらの溝を省略することができる。改良熱化合物を用
いて、チップを互いに接着して、電子モジュールを作製
する（ステップ６３）。特に、図１０に示すように、溝
を有する各チップの不活性主表面を、ＡＴＣと、溝が設
けられた表面上の流動性の薄い接着剤層とを用いること
によって、隣接するチップの活性主表面に接着する。Ａ
ＴＣを用いた電子モジュールの改良された熱分布によっ
て、熱膨張が固有的に改良されたので、材料の膨張を容
易にするためのクランプは不必要である。しかし、この
モジュールは、外部への電気的接続のために、基板にソ
ルダ・バンプ接着することができる。
【００２８】前述したこの発明の技術は、電子モジュー
ル内、および電子モジュールと関連したソルダ・バンプ
接続上で、熱的に生じる応力の問題を処理している。一
例として、この発明は、次のような効果を有している。 １．ＩＣ層間に良好な接着を可能にしながら、電子モジ
ュール内に生じた応力を制限する。 ２．“Ｚ方向”におけるモジュールの膨張を制限する。 ３．膨張溝を有するＩＣチップ上に低ヤング率膨張層を
用いることによって、ソルダ・バンプ接続上の応力を軽
減する。 ４．電子モジュールの温度膨張範囲を低減することによ
って、ソルダ・バンプ上の応力を軽減する。１つの方法
は、電子モジュール内の溝に冷却媒体を強制的に流すこ
とによって、モジュールを冷却することである。他の方
法は、改良熱化合物を用いて、電子モジュールを通じて
熱の分布を一様にすることである。
【００２９】この発明を、特定の好適な実施例によって
説明したが、当業者であればこの発明の趣旨および範囲
内で多くの変形，変更を行うことができる。
【図面の簡単な説明】
【図１】平坦な（不活性）主表面に溝を有する、この発
明の集積回路（ＩＣ）チップの斜視図である。
【図２】たとえば、図１のＩＣチップよりなる複数のＩ
Ｃチップで形成されたこの発明の電子モジュールの斜視
図である。
【図３】図２の電子モジュールのチップ間接着の拡大部
分図である。
【図４】マウント基板に側面を接着した後の、図３の電
子モジュールの斜視図である。
【図５】モジュールおよび膨張性材料が熱膨張した後
の、図４の電子モジュールのチップ間接着の拡大部分図
である。
【図６】平坦な（不活性）主表面に溝（チップ端部にま
では延びない）を有する、この発明のＩＣチップの他の
実施例の斜視図である。
【図７】たとえば、図６のＩＣチップよりなる複数のＩ
Ｃチップで形成されたこの発明の電子モジュールの斜視
図である。
【図８】“Ｚ方向”でのチップの動きを抑制するストラ
ップを有する、この発明の電子モジュールの斜視図であ
る。
【図９】電子モジュールの反対側の側面に設けられた２
つの弾性抑制層を有する、この発明の電子モジュールの
斜視図である。
【図１０】改良熱化合物および接着剤層を用いる、この
発明のチップ間接着の断面図である。
【図１１】この発明の電子モジュールの作製方法を示す
フローチャートである。
【図１２】チップ間に改良熱化合物を用いた、この発明
の電子モジュールの作製方法を示すフローチャートであ
る。
【符号の説明】
１１ ＩＣチップ １３ 活性主表面 １５，１６ 溝 ２１，２１′ 電子モジュール ２３ 膨張性材料 ２４ 接着剤層 ２７ ソルダ・バンプ ２９ マウント基板 ４３ ストラップ層 ４５，４７ 膨張抑制層 ５１ 改良熱化合物
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ポウル・アルデン・ファーラー アメリカ合衆国 バーモント州 サウス バーリントン ヤンドウ ドライブ 17 (72)発明者 ゴードン・アーサー・ケリー，ジュニア アメリカ合衆国 バーモント州 エセッ クス ジャンクション ハガン ドライ ブ 13 (72)発明者 クリストファー・ポウル・ミラー アメリカ合衆国 バーモント州 アンダ ーヒル ピーオーボックス 207（番地 なし) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 25/00

Claims (12)

    (57)【特許請求の範囲】
  1. 【請求項１】ほぼ平坦な面を有する半導体構造と、 第１の熱膨張率を有し、前記半導体構造の前記ほぼ平坦
    な面に対向して平行に配置され、空洞を備えたほぼ平坦
    な主表面を有する第１の集積回路（ＩＣ）チップと、 前記半導体構造の前記ほぼ平坦な面と、前記第１のＩＣ
    チップの前記ほぼ平坦な主表面との間に設けられ、前記
    半導体構造の前記ほぼ平坦な面と、前記第１のＩＣチッ
    プの前記ほぼ平坦な主表面とに機械的に結合され、第２
    の熱膨張率を有する膨張性材料とを含み、 前記第１のＩＣチップの第１の熱膨張率は、前記膨張性
    材料の第２の熱膨張率と異なり、前記空洞は、前記膨張
    性材料と前記第１のＩＣチップとの間の熱膨張の相異に
    よって生じる応力を緩和するために、前記膨張性材料が
    膨張する領域を与える、電子モジュール。
  2. 【請求項２】前記半導体構造は、第２のＩＣチップより
    なり、前記ほぼ平坦な面は、第２のＩＣチップのほぼ平
    坦な主表面よりなる請求項１記載の電子モジュール。
  3. 【請求項３】第１のＩＣチップの前記ほぼ平坦な主表面
    は、不活性面よりなり、第２のＩＣチップの前記ほぼ平
    坦な主表面は、活性面よりなる、請求項２記載の電子モ
    ジュール。
  4. 【請求項４】第１のＩＣチップの前記ほぼ平坦な主表面
    に垂直な方向での電子モジュールの膨張を阻止する機械
    的な抑制手段をさらに備える、請求項１記載の電子モジ
    ュール。
  5. 【請求項５】前記第１のＩＣチップ内の前記空洞は、空
    洞を冷却媒体が通ることのできる寸法である、請求項１
    記載の電子モジュール。
  6. 【請求項６】前記半導体構造は、マウント基板よりなる
    請求項１記載の電子モジュール。
  7. 【請求項７】前記膨張性材料と、前記半導体構造の前記
    ほぼ平坦な面との間に設けられ、前記膨張性材料と、前
    記半導体構造の前記ほぼ平坦な面とに機械的に接着する
    流動性接着剤を、さらに備える請求項１記載の電子モジ
    ュール。
  8. 【請求項８】前記膨張性材料と、前記第１のＩＣチップ
    の前記ほぼ平坦な主表面との間に設けられ前記膨張性材
    料と、前記第１のＩＣチップの前記ほぼ平坦な主表面と
    に機械的に接着する流動性接着剤を、さらに備える請求
    項１記載の電子モジュール。
  9. 【請求項９】複数の集積回路（ＩＣ）チップと膨張性材
    料を有する電子モジュールにおいてて、 前記複数のＩＣチップの各ＩＣチップは、ほぼ平坦な活
    性主表面と、ほぼ平坦な不活性主表面とを有し、前記複
    数のＩＣチップのうちの第１のＩＣチップのほぼ平坦な
    不活性主表面は、複数の溝を有し、前記複数のＩＣチッ
    プは、前記ほぼ平坦な活性主表面が、共通の方向を向く
    ように積層されて、電子モジュールを形成し、 前期膨張性材料は前記複数のＩＣチップのうちの第２の
    ＩＣチップのほぼ平坦な活性主表面と、前記複数のＩＣ
    チップのうちの第１のＩＣチップのほぼ平坦な不活性主
    表面との間に設けられ、前記複数のＩＣチップのうちの
    第２のＩＣチップのほぼ平坦な活性主表面と、前記複数
    のＩＣチップのうちの第１のＩＣチップのほぼ平坦な不
    活性主表面とを機械的に結合し、前記第２のＩＣチップ
    は第１の熱膨張率を有し、前記膨張性材料は第２の熱膨
    張率を有し、前記第２の熱膨張率は、前記第１の熱膨張
    率と異なっており、 前記第１のＩＣチップの前記ほぼ平坦な不活性主表面の
    前記複数の溝は、前記膨張性材料と前記第２のＩＣチッ
    プとの間の熱膨張の前記相異によって生じた応力を緩和
    させるために、前記膨張性材料が膨張できる複数の領域
    を与える、電子モジュール。
  10. 【請求項１０】前記複数のＩＣチップの各ＩＣチップの
    ほぼ平坦な主表面に垂直な方向での電子モジュールの膨
    張を阻止する機械的な抑制手段をさらに備える、請求項
    ９記載の電子モジュール。
  11. 【請求項１１】複数の積層された集積回路（ＩＣ）チッ
    プを有する電子モジュールにおいて、 各前記ＩＣチップは、第１のほぼ平坦な主表面と、第２
    のほぼ平坦な主表面とを有し、 前記複数のＩＣチップのうちの第１のＩＣチップの第１
    のほぼ平坦な主表面と、前記複数のＩＣチップのうちの
    第２のＩＣチップの第２のほぼ平坦な主表面との間に
    は、熱伝導性を有する絶縁性材料が設けられており、 前記絶縁性材料は第１のＩＣチップの第１のほぼ平坦な
    主表面と、前記第２のＩＣチップの第２のほぼ平坦な主
    表面とに機械的に接着されている、電子モジュール。
  12. 【請求項１２】前記第１のＩＣチップの前記第１のほぼ
    平坦な主表面は、主表面に設けられた空洞を有し、前記
    改良熱化合物は、前記空洞を充填する、請求項１１記載
    の電子モジュール。
JP7236351A 1994-09-26 1995-09-14 電子モジュール Expired - Fee Related JP2818390B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US311815 1994-09-26
US08/311,815 US5506753A (en) 1994-09-26 1994-09-26 Method and apparatus for a stress relieved electronic module

Publications (2)

Publication Number Publication Date
JPH08111502A JPH08111502A (ja) 1996-04-30
JP2818390B2 true JP2818390B2 (ja) 1998-10-30

Family

ID=23208616

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7236351A Expired - Fee Related JP2818390B2 (ja) 1994-09-26 1995-09-14 電子モジュール

Country Status (5)

Country Link
US (1) US5506753A (ja)
EP (1) EP0706219A1 (ja)
JP (1) JP2818390B2 (ja)
CN (2) CN1041579C (ja)
MY (1) MY113073A (ja)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6498074B2 (en) 1996-10-29 2002-12-24 Tru-Si Technologies, Inc. Thinning and dicing of semiconductor wafers using dry etch, and obtaining semiconductor chips with rounded bottom edges and corners
EP0948808A4 (en) 1996-10-29 2000-05-10 Trusi Technologies Llc INTEGRATED CIRCUITS AND MANUFACTURING METHODS THEREOF
US6882030B2 (en) 1996-10-29 2005-04-19 Tru-Si Technologies, Inc. Integrated circuit structures with a conductor formed in a through hole in a semiconductor substrate and protruding from a surface of the substrate
FR2756133B1 (fr) * 1996-11-21 1999-06-11 Alsthom Cge Alcatel Assemblage de modules electroniques multi-niveaux
US5870823A (en) * 1996-11-27 1999-02-16 International Business Machines Corporation Method of forming a multilayer electronic packaging substrate with integral cooling channels
US6187412B1 (en) 1997-06-27 2001-02-13 International Business Machines Corporation Silicon article having columns and method of making
US5904502A (en) * 1997-09-04 1999-05-18 International Business Machines Corporation Multiple 3-dimensional semiconductor device processing method and apparatus
US6322903B1 (en) 1999-12-06 2001-11-27 Tru-Si Technologies, Inc. Package of integrated circuits and vertical integration
US6452265B1 (en) 2000-01-28 2002-09-17 International Business Machines Corporation Multi-chip module utilizing a nonconductive material surrounding the chips that has a similar coefficient of thermal expansion
DE10041829B4 (de) * 2000-08-25 2004-11-04 N F T Nanofiltertechnik Gmbh Kühlvorrichtung
US7044212B1 (en) 2000-08-25 2006-05-16 Net Nanofiltertechnik Gmbh Refrigeration device and a method for producing the same
US6717254B2 (en) 2001-02-22 2004-04-06 Tru-Si Technologies, Inc. Devices having substrates with opening passing through the substrates and conductors in the openings, and methods of manufacture
US6831370B2 (en) 2001-07-19 2004-12-14 Micron Technology, Inc. Method of using foamed insulators in three dimensional multichip structures
US6433413B1 (en) 2001-08-17 2002-08-13 Micron Technology, Inc. Three-dimensional multichip module
US6747347B2 (en) * 2001-08-30 2004-06-08 Micron Technology, Inc. Multi-chip electronic package and cooling system
US6686654B2 (en) 2001-08-31 2004-02-03 Micron Technology, Inc. Multiple chip stack structure and cooling system
US6787916B2 (en) 2001-09-13 2004-09-07 Tru-Si Technologies, Inc. Structures having a substrate with a cavity and having an integrated circuit bonded to a contact pad located in the cavity
US6848177B2 (en) 2002-03-28 2005-02-01 Intel Corporation Integrated circuit die and an electronic assembly having a three-dimensional interconnection scheme
US6908845B2 (en) * 2002-03-28 2005-06-21 Intel Corporation Integrated circuit die and an electronic assembly having a three-dimensional interconnection scheme
US20030183943A1 (en) * 2002-03-28 2003-10-02 Swan Johanna M. Integrated circuit die and an electronic assembly having a three-dimensional interconnection scheme
US6620638B1 (en) 2002-06-05 2003-09-16 Micron Technology, Inc. Testing of multi-chip electronic modules
US6927497B2 (en) * 2002-08-22 2005-08-09 Intel Corporation Multi-die semiconductor package
FR2857502B1 (fr) * 2003-07-10 2006-02-24 Soitec Silicon On Insulator Substrats pour systemes contraints
US20050046034A1 (en) * 2003-09-03 2005-03-03 Micron Technology, Inc. Apparatus and method for high density multi-chip structures
US7145249B2 (en) * 2004-03-29 2006-12-05 Intel Corporation Semiconducting device with folded interposer
US7378725B2 (en) * 2004-03-31 2008-05-27 Intel Corporation Semiconducting device with stacked dice
US20050285254A1 (en) * 2004-06-23 2005-12-29 Buot Joan R V Semiconducting device having stacked dice
KR20120000282A (ko) * 2010-06-25 2012-01-02 삼성전자주식회사 히트 스프레더 및 그를 포함하는 반도체 패키지
US9096784B2 (en) 2010-07-23 2015-08-04 International Business Machines Corporation Method and system for allignment of graphite nanofibers for enhanced thermal interface material performance
JP5725163B2 (ja) * 2011-03-31 2015-05-27 富士通株式会社 三次元実装半導体装置及びその製造方法
US8367478B2 (en) * 2011-06-02 2013-02-05 International Business Machines Corporation Method and system for internal layer-layer thermal enhancement
US9257359B2 (en) 2011-07-22 2016-02-09 International Business Machines Corporation System and method to process horizontally aligned graphite nanofibers in a thermal interface material used in 3D chip stacks
US9583676B2 (en) 2011-10-21 2017-02-28 Koninklijke Philips N.V. Low warpage wafer bonding through use of slotted substrates
CN103404248B (zh) * 2012-11-13 2016-06-15 华为技术有限公司 散热器及散热系统
US9245813B2 (en) * 2013-01-30 2016-01-26 International Business Machines Corporation Horizontally aligned graphite nanofibers in etched silicon wafer troughs for enhanced thermal performance
US9090004B2 (en) 2013-02-06 2015-07-28 International Business Machines Corporation Composites comprised of aligned carbon fibers in chain-aligned polymer binder
US9082744B2 (en) 2013-07-08 2015-07-14 International Business Machines Corporation Method for aligning carbon nanotubes containing magnetic nanoparticles in a thermosetting polymer using a magnetic field
JP6430153B2 (ja) * 2014-06-10 2018-11-28 国立研究開発法人産業技術総合研究所 半導体装置、インターポーザ及びその製造方法
CN110366355B (zh) * 2019-07-12 2020-06-12 湖南维胜科技有限公司 一种柔性印刷基板

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4211354A (en) * 1978-04-06 1980-07-08 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Method for alleviating thermal stress damage in laminates
US4451973A (en) * 1981-04-28 1984-06-05 Matsushita Electronics Corporation Method for manufacturing a plastic encapsulated semiconductor device and a lead frame therefor
US4525921A (en) * 1981-07-13 1985-07-02 Irvine Sensors Corporation High-density electronic processing package-structure and fabrication
US4918511A (en) * 1985-02-01 1990-04-17 Advanced Micro Devices, Inc. Thermal expansion compensated metal lead frame for integrated circuit package
US4778950A (en) * 1985-07-22 1988-10-18 Digital Equipment Corporation Anisotropic elastomeric interconnecting system
US4706166A (en) * 1986-04-25 1987-11-10 Irvine Sensors Corporation High-density electronic modules--process and product
US5195020A (en) * 1987-05-25 1993-03-16 Fujitsu Limited Cooling system used with an electronic circuit device for cooling circuit components included therein having a thermally conductive compound layer and method for forming the layer
US4983533A (en) * 1987-10-28 1991-01-08 Irvine Sensors Corporation High-density electronic modules - process and product
US4952999A (en) * 1988-04-26 1990-08-28 National Semiconductor Corporation Method and apparatus for reducing die stress
JPH0750759B2 (ja) * 1988-07-01 1995-05-31 シャープ株式会社 半導体装置
US5098609A (en) * 1989-11-03 1992-03-24 The Research Foundation Of State Univ. Of N.Y. Stable high solids, high thermal conductivity pastes
JPH0779144B2 (ja) * 1992-04-21 1995-08-23 インターナショナル・ビジネス・マシーンズ・コーポレイション 耐熱性半導体チップ・パッケージ
US5422435A (en) * 1992-05-22 1995-06-06 National Semiconductor Corporation Stacked multi-chip modules and method of manufacturing

Also Published As

Publication number Publication date
CN1041579C (zh) 1999-01-06
US5506753A (en) 1996-04-09
MY113073A (en) 2001-11-30
JPH08111502A (ja) 1996-04-30
CN1206227A (zh) 1999-01-27
CN1110094C (zh) 2003-05-28
CN1119788A (zh) 1996-04-03
EP0706219A1 (en) 1996-04-10

Similar Documents

Publication Publication Date Title
JP2818390B2 (ja) 電子モジュール
JP3422675B2 (ja) 電子集積回路パッケージ
US4695870A (en) Inverted chip carrier
US6225695B1 (en) Grooved semiconductor die for flip-chip heat sink attachment
TWI527132B (zh) 晶片封裝，電子計算裝置及用以傳遞信號之方法
TWI520305B (zh) 斜坡堆疊晶片封裝中之光學通訊
US7528009B2 (en) Wafer-leveled chip packaging structure and method thereof
US4698662A (en) Multichip thin film module
KR100269528B1 (ko) 고성능 멀티 칩 모듈 패키지
JPH09129791A (ja) 基板に取り付けられた熱だめおよび複数の集積回路のための熱接続構造
JPH0754845B2 (ja) 段状電子装置パッケージ
CA2002213A1 (en) High Performance Integrated Circuit Chip Package and Method of Making Same
JP2950472B2 (ja) 電子集積回路パッケージのメタライゼーション構造を形成する方法
JPH07106477A (ja) 熱伝導板付きヒートシンクアセンブリ
KR20020079477A (ko) 다중소자모듈 형태의 반도체 장치
WO2006039176A1 (en) Die exhibiting an effective coefficient of thermal expansion equivalent to a substrate mounted thereon, and processes of making same
JPS6338247A (ja) Ｉｃチップ用高密度マイクロパッケ−ジ
JP3943165B2 (ja) チップ・スタックおよびコンデンサ取付の配置
TW202131460A (zh) 用以切斷熱串擾之散熱片切斷器及絕緣矽穿孔
JPH01235264A (ja) 半導体集積回路装置
KR102621485B1 (ko) 반도체 디바이스 및 제조 방법
JPH11214448A (ja) 半導体装置および半導体装置の製造方法
JPS6161449A (ja) マルチチップ集積回路パッケ−ジ
JPS60226149A (ja) ヒ−トシンク付セラミツクパツケ−ジ
JP2831864B2 (ja) 半導体パッケージ及びその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees