JP2815507B2 - 圧電素子駆動回路の異常検出回路 - Google Patents
圧電素子駆動回路の異常検出回路Info
- Publication number
- JP2815507B2 JP2815507B2 JP4126331A JP12633192A JP2815507B2 JP 2815507 B2 JP2815507 B2 JP 2815507B2 JP 4126331 A JP4126331 A JP 4126331A JP 12633192 A JP12633192 A JP 12633192A JP 2815507 B2 JP2815507 B2 JP 2815507B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- piezoelectric element
- comparator
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dot-Matrix Printers And Others (AREA)
- Apparatuses For Generation Of Mechanical Vibrations (AREA)
Description
【０００１】
【産業上の利用分野】本発明はドットインパクト型プリ
ンタの印字ワイヤの駆動等に用いられる圧電素子の駆動
回路の異常検出回路に関し、特に、システム稼働前に圧
電素子駆動回路の動作をチェックできるようにすること
により、圧電素子とその駆動回路の異常状態を事前に検
出することができる圧電素子駆動回路の異常検出回路に
関するものである。
ンタの印字ワイヤの駆動等に用いられる圧電素子の駆動
回路の異常検出回路に関し、特に、システム稼働前に圧
電素子駆動回路の動作をチェックできるようにすること
により、圧電素子とその駆動回路の異常状態を事前に検
出することができる圧電素子駆動回路の異常検出回路に
関するものである。
【０００２】
【従来の技術】図６は、本発明の前提となる、トランス
を用いた圧電素子の駆動回路を示す図である。同図にお
いて、Ｅは電源、Ｔ１０はトランス、Ｍ１０は印字ワイ
ヤ駆動用の圧電素子、ＴＲ１０およびＴＲ２０はトラン
ジスタ、Ｄ１０およびＤ２０はダイオード、Ａ１０およ
びＡ２０はトランジスタ駆動バッファ、Ｓ１０は充電信
号、Ｓ２０は放電信号である。
を用いた圧電素子の駆動回路を示す図である。同図にお
いて、Ｅは電源、Ｔ１０はトランス、Ｍ１０は印字ワイ
ヤ駆動用の圧電素子、ＴＲ１０およびＴＲ２０はトラン
ジスタ、Ｄ１０およびＤ２０はダイオード、Ａ１０およ
びＡ２０はトランジスタ駆動バッファ、Ｓ１０は充電信
号、Ｓ２０は放電信号である。
【０００３】図７は図６に示す駆動回路の動作を示すタ
イムチャートであり、は充電信号Ｓ１０，は放電信
号Ｓ２０，はトランスＴ１０の１次側電流ｉ１，は
トランスＴ１０の２次側電流ｉ２，は圧電素子Ｍ１０
の電圧ＶＭ１である。次に、図６および図７を用いて図
６の圧電素子駆動回路の動作を説明する。図６におい
て、図示しない制御回路より印字パターンに応じて印字
ワイヤ駆動信号が出力されると、図６の圧電素子駆動回
路に図７に示す充電信号Ｓ１０が加わる。充電信号Ｓ
１０はトランジスタ駆動バッファＡ１０を介してトラン
ジスタＴＲ１０のゲートに加わり、トランジスタＴＲ１
０はオンになる。トランジスタＴＲ１０がオンになる
と、「電源Ｅ→トランスＴ１０の１次側→トランジスタ
ＴＲ１０→電源Ｅ」の経路で電流が流れ、トランスＴ１
０の１次側には図７に示すように電流ｉ１が流れる。
ここで、充電信号の幅をｔ、電源電圧をＥ、トランス１
次側のインダクタンスをＬ１とすると、トランスＴ１０
の１次側の電流のピーク値はｉｐはｉｐ＝Ｅ・ｔ／Ｌ１
となる。
イムチャートであり、は充電信号Ｓ１０，は放電信
号Ｓ２０，はトランスＴ１０の１次側電流ｉ１，は
トランスＴ１０の２次側電流ｉ２，は圧電素子Ｍ１０
の電圧ＶＭ１である。次に、図６および図７を用いて図
６の圧電素子駆動回路の動作を説明する。図６におい
て、図示しない制御回路より印字パターンに応じて印字
ワイヤ駆動信号が出力されると、図６の圧電素子駆動回
路に図７に示す充電信号Ｓ１０が加わる。充電信号Ｓ
１０はトランジスタ駆動バッファＡ１０を介してトラン
ジスタＴＲ１０のゲートに加わり、トランジスタＴＲ１
０はオンになる。トランジスタＴＲ１０がオンになる
と、「電源Ｅ→トランスＴ１０の１次側→トランジスタ
ＴＲ１０→電源Ｅ」の経路で電流が流れ、トランスＴ１
０の１次側には図７に示すように電流ｉ１が流れる。
ここで、充電信号の幅をｔ、電源電圧をＥ、トランス１
次側のインダクタンスをＬ１とすると、トランスＴ１０
の１次側の電流のピーク値はｉｐはｉｐ＝Ｅ・ｔ／Ｌ１
となる。
【０００４】充電信号Ｓ１０がオフになると、トランジ
スタＴＲ１０がオフになるため、トランスＴ１０の１次
側に流れていた電流ｉ１はトランスＴ１０の２次側に転
流し、トランスＴ１０の２次側には図７に示す電流ｉ
２が流れる。この電流ｉ２は「トランスＴ１０の２次側
→圧電素子Ｍ１０→ダイオードＤ２０→トランスＴ１０
の２次側」の経路で流れ、図７に示すように圧電素子
Ｍ１０の端子電圧ＶＭ１は上昇する。すなわち、トラン
スＴ１０の１次側に流れていた電流によるエネルギーは
トランスＴ１０やダイオードＤ２０等によるロスを除い
た部分が圧電素子Ｍ１０に移動し、圧電素子Ｍ１０の端
子電圧として現れる。
スタＴＲ１０がオフになるため、トランスＴ１０の１次
側に流れていた電流ｉ１はトランスＴ１０の２次側に転
流し、トランスＴ１０の２次側には図７に示す電流ｉ
２が流れる。この電流ｉ２は「トランスＴ１０の２次側
→圧電素子Ｍ１０→ダイオードＤ２０→トランスＴ１０
の２次側」の経路で流れ、図７に示すように圧電素子
Ｍ１０の端子電圧ＶＭ１は上昇する。すなわち、トラン
スＴ１０の１次側に流れていた電流によるエネルギーは
トランスＴ１０やダイオードＤ２０等によるロスを除い
た部分が圧電素子Ｍ１０に移動し、圧電素子Ｍ１０の端
子電圧として現れる。
【０００５】圧電素子Ｍ１０は電圧が印加されると機械
的に変位し、アクチュエータ部を介して印字ワイヤを駆
動し、印刷用紙にドットを印字する。次いで、前述した
図示しない制御回路より、図７に示す放電信号Ｓ２０
が加わると、トランジスタＴＲ２０がオンになり、圧電
素子Ｍ１０に蓄積されていた電荷は、「圧電素子Ｍ１０
→トランスＴ１０の２次側→トランジスタＴＲ２０→圧
電素子Ｍ１０」の経路で放電し、圧電素子Ｍ１０の端子
電圧ＶＭ１は図７に示すように低下する。
的に変位し、アクチュエータ部を介して印字ワイヤを駆
動し、印刷用紙にドットを印字する。次いで、前述した
図示しない制御回路より、図７に示す放電信号Ｓ２０
が加わると、トランジスタＴＲ２０がオンになり、圧電
素子Ｍ１０に蓄積されていた電荷は、「圧電素子Ｍ１０
→トランスＴ１０の２次側→トランジスタＴＲ２０→圧
電素子Ｍ１０」の経路で放電し、圧電素子Ｍ１０の端子
電圧ＶＭ１は図７に示すように低下する。
【０００６】圧電素子Ｍ１０の端子電圧ＶＭ１がほぼ０
になった時点で放電信号Ｓ２０はオフとなり、トランジ
スタＴＲ２０はオフとなる。トランジスタＴＲ２０がオ
フとなると、トランスＴ１０の２次側に流れていた電流
はトランスＴ１０の１次側に転流し、「トランスＴ１０
の１次側→電源Ｅ→ダイオードＤ１０→トランスＴ１０
の１次側」の経路で流れる。一般に電源Ｅには容量の大
きなコンデンサが設けられており、上記放電により生じ
た余分の電荷は電源Ｅに設けられたコンデンサに戻され
る。また、圧電素子Ｍ１０に蓄積されていたエネルギー
が放電することにより、圧電素子の機械的変位は元に戻
る。
になった時点で放電信号Ｓ２０はオフとなり、トランジ
スタＴＲ２０はオフとなる。トランジスタＴＲ２０がオ
フとなると、トランスＴ１０の２次側に流れていた電流
はトランスＴ１０の１次側に転流し、「トランスＴ１０
の１次側→電源Ｅ→ダイオードＤ１０→トランスＴ１０
の１次側」の経路で流れる。一般に電源Ｅには容量の大
きなコンデンサが設けられており、上記放電により生じ
た余分の電荷は電源Ｅに設けられたコンデンサに戻され
る。また、圧電素子Ｍ１０に蓄積されていたエネルギー
が放電することにより、圧電素子の機械的変位は元に戻
る。
【０００７】図８は、本発明の前提となる、インダクタ
を用いた圧電素子の駆動回路を示す図である。同図にお
いて、Ｅは電源、Ｌ１１はインダクタ、Ｍ１１は印字ワ
イヤ駆動用の圧電素子、ＴＲ１１ないしＴＲ６１はトラ
ンジスタ、Ｄ１１ないしＤ４１はダイオード、Ａ１１な
いしＡ４１はトランジスタ駆動バッファ、Ｒ１１ないし
Ｒ４１は抵抗、Ｓ１１は充電信号、Ｓ２１は放電信号で
ある。
を用いた圧電素子の駆動回路を示す図である。同図にお
いて、Ｅは電源、Ｌ１１はインダクタ、Ｍ１１は印字ワ
イヤ駆動用の圧電素子、ＴＲ１１ないしＴＲ６１はトラ
ンジスタ、Ｄ１１ないしＤ４１はダイオード、Ａ１１な
いしＡ４１はトランジスタ駆動バッファ、Ｒ１１ないし
Ｒ４１は抵抗、Ｓ１１は充電信号、Ｓ２１は放電信号で
ある。
【０００８】図９は図８に示す駆動回路の動作を示すタ
イムチャートであり、は充電信号Ｓ１１，は放電信
号Ｓ２１，は電源Ｅの電流ｉ１，は圧電素子Ｍ１１
の電流ｉ２，は圧電素子Ｍ１０の電圧ＶＭ２である。
次に、図８および図９を用いて図８の圧電素子駆動回路
の動作を説明する。図８において、前記したのと同様
に、図９に示す充電信号Ｓ１１が加わると、充電信号
Ｓ１１はトランジスタ駆動バッファＡ１１およびＡ４１
を介してトランジスタＴＲ５１およびＴＲ２１に加わ
り、トランジスタＴＲ１１およびＴＲ２１はオンにな
る。トランジスタＴＲ１１およびＴＲ２１がオンになる
と、「電源Ｅ→トランジスタＴＲ１１→インダクタＬ１
１→トランジスタＴＲ２１→電源Ｅ」の経路で電流が流
れ、インダクタＬ１１には図９に示すように電流ｉ１
が流れる。ここで、充電信号の幅をｔ、電源電圧をＥ、
インダクタのインダクタンスをＬ１とすると、図６の場
合と同様、インダクタＬ１１の電流のピーク値はｉｐは
ｉｐ＝Ｅ・ｔ／Ｌ１となる。
イムチャートであり、は充電信号Ｓ１１，は放電信
号Ｓ２１，は電源Ｅの電流ｉ１，は圧電素子Ｍ１１
の電流ｉ２，は圧電素子Ｍ１０の電圧ＶＭ２である。
次に、図８および図９を用いて図８の圧電素子駆動回路
の動作を説明する。図８において、前記したのと同様
に、図９に示す充電信号Ｓ１１が加わると、充電信号
Ｓ１１はトランジスタ駆動バッファＡ１１およびＡ４１
を介してトランジスタＴＲ５１およびＴＲ２１に加わ
り、トランジスタＴＲ１１およびＴＲ２１はオンにな
る。トランジスタＴＲ１１およびＴＲ２１がオンになる
と、「電源Ｅ→トランジスタＴＲ１１→インダクタＬ１
１→トランジスタＴＲ２１→電源Ｅ」の経路で電流が流
れ、インダクタＬ１１には図９に示すように電流ｉ１
が流れる。ここで、充電信号の幅をｔ、電源電圧をＥ、
インダクタのインダクタンスをＬ１とすると、図６の場
合と同様、インダクタＬ１１の電流のピーク値はｉｐは
ｉｐ＝Ｅ・ｔ／Ｌ１となる。
【０００９】充電信号Ｓ１１がオフになると、トランジ
スタＴＲ２１，ＴＲ５１およびＴＲ１１がオフになるた
め、インダクタＬ１１に流れていた電流は「インダクタ
Ｌ１１→ダイオードＤ３１→圧電素子Ｍ１１→ダイオー
ドＤ４１→インダクタＬ１１」の経路で図９に示す電
流ｉ２が流れ、図９に示すように圧電素子Ｍ１０の端
子電圧ＶＭ２は上昇する。
スタＴＲ２１，ＴＲ５１およびＴＲ１１がオフになるた
め、インダクタＬ１１に流れていた電流は「インダクタ
Ｌ１１→ダイオードＤ３１→圧電素子Ｍ１１→ダイオー
ドＤ４１→インダクタＬ１１」の経路で図９に示す電
流ｉ２が流れ、図９に示すように圧電素子Ｍ１０の端
子電圧ＶＭ２は上昇する。
【００１０】その結果、図６の駆動回路の場合と同様、
圧電素子Ｍ１０は機械的に変位し、印刷用紙にドットを
印字する。次いで、図９に示すように放電信号Ｓ２１
が図８の回路に加わると、トランジスタＴＲ６１，ＴＲ
３１およびＴＲ４１がオンになり、圧電素子Ｍ１１に蓄
積されていた電荷は、「圧電素子Ｍ１１→トランジスタ
ＴＲ３１→インダクタＬ１１→トランジスタＴＲ４１→
圧電素子Ｍ１１」の経路で放電し、圧電素子Ｍ１１の端
子電圧ＶＭ２は図９に示すように低下する。
圧電素子Ｍ１０は機械的に変位し、印刷用紙にドットを
印字する。次いで、図９に示すように放電信号Ｓ２１
が図８の回路に加わると、トランジスタＴＲ６１，ＴＲ
３１およびＴＲ４１がオンになり、圧電素子Ｍ１１に蓄
積されていた電荷は、「圧電素子Ｍ１１→トランジスタ
ＴＲ３１→インダクタＬ１１→トランジスタＴＲ４１→
圧電素子Ｍ１１」の経路で放電し、圧電素子Ｍ１１の端
子電圧ＶＭ２は図９に示すように低下する。
【００１１】圧電素子Ｍ１１の端子電圧ＶＭ２がほぼ０
になった時点で放電信号Ｓ２１はオフとなり、トランジ
スタＴＲ６１，ＴＲ３１およびＴＲ４１はオフとなる。
トランジスタＴＲ６１，ＴＲ３１およびＴＲ４１がオフ
となると、インダクタＬ１１に流れていた電流は「イン
ダクタＬ１１→ダイオードＤ１１→電源Ｅ→ダイオード
Ｄ２１→インダクタＬ１１」の経路で流れ、圧電素子Ｍ
１１に蓄積されていた余分のエネルギーは電源Ｅに戻さ
れる。また、圧電素子Ｍ１１に蓄積されていたエネルギ
ーが放電することにより、圧電素子の機械的変位は元に
もどる。
になった時点で放電信号Ｓ２１はオフとなり、トランジ
スタＴＲ６１，ＴＲ３１およびＴＲ４１はオフとなる。
トランジスタＴＲ６１，ＴＲ３１およびＴＲ４１がオフ
となると、インダクタＬ１１に流れていた電流は「イン
ダクタＬ１１→ダイオードＤ１１→電源Ｅ→ダイオード
Ｄ２１→インダクタＬ１１」の経路で流れ、圧電素子Ｍ
１１に蓄積されていた余分のエネルギーは電源Ｅに戻さ
れる。また、圧電素子Ｍ１１に蓄積されていたエネルギ
ーが放電することにより、圧電素子の機械的変位は元に
もどる。
【００１２】上記した圧電素子駆動回路においては、圧
電素子およびその駆動回路のトランジスタに比較的高い
電圧が印加され、これらの素子の耐圧の劣化等に起因す
る異常が生じやすい。このため、通常、図６，図８に示
した圧電素子駆動回路には、圧電素子や駆動回路の短絡
状態やオープン状態を検出するための異常検出回路が設
けられ、システムの稼働中に圧電素子あるいは駆動回路
が異常になったとき、その異常状態を検出し動作を停止
させている。
電素子およびその駆動回路のトランジスタに比較的高い
電圧が印加され、これらの素子の耐圧の劣化等に起因す
る異常が生じやすい。このため、通常、図６，図８に示
した圧電素子駆動回路には、圧電素子や駆動回路の短絡
状態やオープン状態を検出するための異常検出回路が設
けられ、システムの稼働中に圧電素子あるいは駆動回路
が異常になったとき、その異常状態を検出し動作を停止
させている。
【００１３】ところで、上記のように、システムの稼働
中の異常状態を検出して動作を停止させるだけでなく、
次の理由により、駆動回路と圧電素子の状態をシステム
の稼働前に調べる機能が必要になることがある。 異常が検出された時には、故障した部品以外の部品
にもストレスが加わってしまっており、事前に異常な部
品をチェックしておきたい。 プリント・ヘッド等では１ピンが故障してもシステ
ム・ダウンする場合があり、システム・ダウンすること
なく業務を続けたい。 試験や修理時に故障箇所をいち早く発見したい。
中の異常状態を検出して動作を停止させるだけでなく、
次の理由により、駆動回路と圧電素子の状態をシステム
の稼働前に調べる機能が必要になることがある。 異常が検出された時には、故障した部品以外の部品
にもストレスが加わってしまっており、事前に異常な部
品をチェックしておきたい。 プリント・ヘッド等では１ピンが故障してもシステ
ム・ダウンする場合があり、システム・ダウンすること
なく業務を続けたい。 試験や修理時に故障箇所をいち早く発見したい。
【００１４】しかしながら、上記した従来の異常検出回
路では、事前に圧電素子あるいは駆動回路の異常状態を
検出することができず、上記要求に対応することができ
なかつた。
路では、事前に圧電素子あるいは駆動回路の異常状態を
検出することができず、上記要求に対応することができ
なかつた。
【００１５】
【発明が解決しようとする課題】本発明は上記従来技術
の問題点に鑑みなされたものであって、圧電素子とその
駆動回路の異常状態を、容易に検出できるようにすると
ともに、その劣化状態をシステムの稼働前に調べること
ができる、圧電素子駆動回路の異常検出回路を提供する
ことを目的とする。
の問題点に鑑みなされたものであって、圧電素子とその
駆動回路の異常状態を、容易に検出できるようにすると
ともに、その劣化状態をシステムの稼働前に調べること
ができる、圧電素子駆動回路の異常検出回路を提供する
ことを目的とする。
【００１６】
【課題を解決するための手段】図１は本発明の原理構成
図である。上記課題を解決するため、本発明の請求項１
の発明は、圧電素子Ｍ１，…，Ｍｎを充電し、所定時間
後、圧電素子Ｍ１，…，Ｍｎの電荷を放電させることに
より圧電素子Ｍ１，…，Ｍｎを駆動する圧電素子駆動回
路の異常検出回路において、複数の圧電素子Ｍ１，…，
Ｍｎの端子電圧をワイヤード・オアするダイオードと、
上記ワイアードオア出力を第１の基準電圧と比較し、ワ
イアードオア出力が第１の基準電圧を越えたとき、第１
の出力を発生する第１の比較器２ａと、上記ワイアード
オア出力を第２の基準電圧と比較し、ワイアードオア出
力が第２の基準電圧より小さくなったとき、第２の出力
を発生する第２の比較器２ｂと、上記第１の比較器２ａ
の出力が接続される第１のゲート回路と、該ゲート回路
が出力を発生してから所定時間後に出力を発生する第１
のタイマ回路と、該タイマ回路の出力を上記第１のゲー
ト回路に接続する回路とから構成され、上記第１の比較
器２ａが出力を発生したとき、上記第１のタイマの出力
を上記第１のゲート回路に供給することにより、上記第
１の出力をラッチする第１のラッチ／タイマ回路２ｃ
と、上記第２の比較器２ｂの出力が接続される第２のゲ
ート回路と、該ゲート回路が出力を発生してから所定時
間後に出力を発生する第２のタイマ回路と、該タイマ回
路の出力を上記第２のゲート回路に接続する回路とから
構成され、上記第２の比較器２ｂが出力を発生したと
き、上記第２のタイマの出力を上記第２のゲート回路に
供給することにより、上記第２の出力をラッチする第２
のラッチ／タイマ回路２ｄとを設ける。 そして、上記第
１、第２のラッチ／タイマ回路２ｃ，２ｄの出力を監視
することにより、圧電素子Ｍ１，…，Ｍｎの充電動作終
了時の端子電圧および放電動作終了時の端子電圧を監視
し、圧電素子Ｍ１，…，Ｍｎおよびその駆動回路の異常
を検出するようにしたものである。
図である。上記課題を解決するため、本発明の請求項１
の発明は、圧電素子Ｍ１，…，Ｍｎを充電し、所定時間
後、圧電素子Ｍ１，…，Ｍｎの電荷を放電させることに
より圧電素子Ｍ１，…，Ｍｎを駆動する圧電素子駆動回
路の異常検出回路において、複数の圧電素子Ｍ１，…，
Ｍｎの端子電圧をワイヤード・オアするダイオードと、
上記ワイアードオア出力を第１の基準電圧と比較し、ワ
イアードオア出力が第１の基準電圧を越えたとき、第１
の出力を発生する第１の比較器２ａと、上記ワイアード
オア出力を第２の基準電圧と比較し、ワイアードオア出
力が第２の基準電圧より小さくなったとき、第２の出力
を発生する第２の比較器２ｂと、上記第１の比較器２ａ
の出力が接続される第１のゲート回路と、該ゲート回路
が出力を発生してから所定時間後に出力を発生する第１
のタイマ回路と、該タイマ回路の出力を上記第１のゲー
ト回路に接続する回路とから構成され、上記第１の比較
器２ａが出力を発生したとき、上記第１のタイマの出力
を上記第１のゲート回路に供給することにより、上記第
１の出力をラッチする第１のラッチ／タイマ回路２ｃ
と、上記第２の比較器２ｂの出力が接続される第２のゲ
ート回路と、該ゲート回路が出力を発生してから所定時
間後に出力を発生する第２のタイマ回路と、該タイマ回
路の出力を上記第２のゲート回路に接続する回路とから
構成され、上記第２の比較器２ｂが出力を発生したと
き、上記第２のタイマの出力を上記第２のゲート回路に
供給することにより、上記第２の出力をラッチする第２
のラッチ／タイマ回路２ｄとを設ける。 そして、上記第
１、第２のラッチ／タイマ回路２ｃ，２ｄの出力を監視
することにより、圧電素子Ｍ１，…，Ｍｎの充電動作終
了時の端子電圧および放電動作終了時の端子電圧を監視
し、圧電素子Ｍ１，…，Ｍｎおよびその駆動回路の異常
を検出するようにしたものである。
【００１７】本発明の請求項２の発明は、請求項１の発
明において、スイッチング素子と抵抗の直列回路と、該
直列回路に並列に接続された抵抗から構成されるディス
チャージ回路２ｅを上記ワイアードオアの出力側に接続
し、圧電素子Ｍ１，…，Ｍｎの放電動作終了後、ディス
チャージ回路２ｅにより圧電素子Ｍ１，…，Ｍｎの電荷
を放電させるようにしたものである。
明において、スイッチング素子と抵抗の直列回路と、該
直列回路に並列に接続された抵抗から構成されるディス
チャージ回路２ｅを上記ワイアードオアの出力側に接続
し、圧電素子Ｍ１，…，Ｍｎの放電動作終了後、ディス
チャージ回路２ｅにより圧電素子Ｍ１，…，Ｍｎの電荷
を放電させるようにしたものである。
【００１８】本発明の請求項３の発明は、請求項１また
は請求項２の発明において、圧電素子を通常印字時の間
隔より短い機構部が誤動作しない程度の充放電間隔で駆
動し、電源投入後、システム稼働前に圧電素子Ｍ１，
…，Ｍｎおよびその駆動回路の異常検出動作を行うよう
にしたものである。
は請求項２の発明において、圧電素子を通常印字時の間
隔より短い機構部が誤動作しない程度の充放電間隔で駆
動し、電源投入後、システム稼働前に圧電素子Ｍ１，
…，Ｍｎおよびその駆動回路の異常検出動作を行うよう
にしたものである。
【００１９】
【作用】
請求項１の発明において、複数の圧電素子Ｍ
１，…，Ｍｎの端子電圧をワイヤード・オアし、ワイア
ード・オア出力を第１の比較器２ａ、第２の比較器２ｂ
に与え、第１の基準電圧、第２の基準電圧と比較する。
圧電素子Ｍ１，…，Ｍｎの充電動作終了時、その端子電
圧は第１の比較器２ａにおいて、第１の基準電圧と比較
され、圧電素子Ｍ１，…，Ｍｎの充電電圧が第１の基準
電圧より大になると第１の比較器２ａは充電動作が正常
に行われたことを示す出力信号を発生する。
１，…，Ｍｎの端子電圧をワイヤード・オアし、ワイア
ード・オア出力を第１の比較器２ａ、第２の比較器２ｂ
に与え、第１の基準電圧、第２の基準電圧と比較する。
圧電素子Ｍ１，…，Ｍｎの充電動作終了時、その端子電
圧は第１の比較器２ａにおいて、第１の基準電圧と比較
され、圧電素子Ｍ１，…，Ｍｎの充電電圧が第１の基準
電圧より大になると第１の比較器２ａは充電動作が正常
に行われたことを示す出力信号を発生する。
【００２０】また、圧電素子Ｍ１，…，Ｍｎの放電動作
終了時、その端子電圧は第２の比較器２ｂにおいて、第
２の基準電圧と比較され、圧電素子Ｍ１，…，Ｍｎの放
電電圧が第２の基準電圧より小になると第２の比較器２
ｂは放電動作が正常に行われたことを示す出力信号を発
生する。 上記第１の比較器２ａが出力を発生すると、ラ
ッチ／タイマ回路のタイマが所定時間後に出力を発生
し、この出力は第１のゲート回路に与えられ、第１の比
較器２ａの出力がラッチされる。 また、上記第２の比較
器２ｂが出力を発生すると、ラッチ／タイマ回路２ｃ，
２ｄのタイマが所定時間後に出力を発生し、この出力は
第２のゲート回路に与えられ、第２の比較器２ｂの出力
がラッチされる。
終了時、その端子電圧は第２の比較器２ｂにおいて、第
２の基準電圧と比較され、圧電素子Ｍ１，…，Ｍｎの放
電電圧が第２の基準電圧より小になると第２の比較器２
ｂは放電動作が正常に行われたことを示す出力信号を発
生する。 上記第１の比較器２ａが出力を発生すると、ラ
ッチ／タイマ回路のタイマが所定時間後に出力を発生
し、この出力は第１のゲート回路に与えられ、第１の比
較器２ａの出力がラッチされる。 また、上記第２の比較
器２ｂが出力を発生すると、ラッチ／タイマ回路２ｃ，
２ｄのタイマが所定時間後に出力を発生し、この出力は
第２のゲート回路に与えられ、第２の比較器２ｂの出力
がラッチされる。
【００２１】以上のように圧電素子の充電動作終了時の
端子電圧および放電動作終了時の端子電圧を第１および
第２の基準電圧と比較して、比較結果を第１、第２のラ
ッチ／タイマ回路２ｃ，２ｄによりラッチし、第１、第
２のラッチ／タイマ回路２ｃ，２ｄの出力を監視するこ
とにより、異常を判別しているので、圧電素子Ｍ１，
…，Ｍｎおよびその駆動回路の充電動作、放電動作のチ
ェックを容易に行うことができる。また、タイマ回路を
備えたラッチ／タイマ回路２ｃ，２ｄを用いているの
で、ノイズ等による誤動作を防止することができる。
端子電圧および放電動作終了時の端子電圧を第１および
第２の基準電圧と比較して、比較結果を第１、第２のラ
ッチ／タイマ回路２ｃ，２ｄによりラッチし、第１、第
２のラッチ／タイマ回路２ｃ，２ｄの出力を監視するこ
とにより、異常を判別しているので、圧電素子Ｍ１，
…，Ｍｎおよびその駆動回路の充電動作、放電動作のチ
ェックを容易に行うことができる。また、タイマ回路を
備えたラッチ／タイマ回路２ｃ，２ｄを用いているの
で、ノイズ等による誤動作を防止することができる。
【００２２】請求項２の発明においては、請求項１の発
明において、スイッチング素子と抵抗の直列回路と、該
直列回路に並列に接続された抵抗から構成されるディス
チャージ回路２ｅを上記ワイアードオアの出力側に接続
し、圧電素子Ｍ１，…，Ｍｎの放電動作終了後、ディス
チャージ回路２ｅにより圧電素子Ｍ１，…，Ｍｎの電荷
を放電させるようにしたので、放電終了後の圧電素子の
残留電圧が次のチェック動作、あるいは、次の別の動作
に悪影響が及ぼすのを防止することができる。
明において、スイッチング素子と抵抗の直列回路と、該
直列回路に並列に接続された抵抗から構成されるディス
チャージ回路２ｅを上記ワイアードオアの出力側に接続
し、圧電素子Ｍ１，…，Ｍｎの放電動作終了後、ディス
チャージ回路２ｅにより圧電素子Ｍ１，…，Ｍｎの電荷
を放電させるようにしたので、放電終了後の圧電素子の
残留電圧が次のチェック動作、あるいは、次の別の動作
に悪影響が及ぼすのを防止することができる。
【００２３】また、ディスチャージ回路２ｅをスイッチ
ング素子と抵抗の直列回路と、該直列回路に並列に接続
された抵抗から構成したので、圧電素子の放電動作が正
常に行われない場合には、直列回路に並列に接続された
抵抗を介して、圧電素子の残留電荷がある程度放電さ
れ、その後スイッチング素子と抵抗の直列回路を介して
残留電荷を放電させることができ、ディスチャージ回路
２ｅに加わる熱ストレスを低減化することができる。
ング素子と抵抗の直列回路と、該直列回路に並列に接続
された抵抗から構成したので、圧電素子の放電動作が正
常に行われない場合には、直列回路に並列に接続された
抵抗を介して、圧電素子の残留電荷がある程度放電さ
れ、その後スイッチング素子と抵抗の直列回路を介して
残留電荷を放電させることができ、ディスチャージ回路
２ｅに加わる熱ストレスを低減化することができる。
【００２４】請求項３の発明においては、請求項１また
は請求項３の発明において、圧電素子を通常印字時の間
隔より短い機構部が誤動作しない（誤印字が行われな
い）程度の充放電間隔で駆動し、電源投入後、システム
稼働前に、圧電素子Ｍ１，…，Ｍｎおよびその駆動回路
の異常検出動作を行うようにしたので、圧電素子および
その駆動回路の劣化を事前にチェックすることができ
る。すなわち、圧電素子の充電信号と放電信号の間隔を
短くすれば、印字ワイヤ等の被駆動体は通常動作時に必
要とされるストローク移動せず、誤った印字動作が行わ
れることがない。したがって、電源投入後、システム稼
働前には、圧電素子の充電信号と放電信号の間隔を短く
し、圧電素子Ｍ１，…，Ｍｎおよびその駆動回路の異常
検出動作を行う。
は請求項３の発明において、圧電素子を通常印字時の間
隔より短い機構部が誤動作しない（誤印字が行われな
い）程度の充放電間隔で駆動し、電源投入後、システム
稼働前に、圧電素子Ｍ１，…，Ｍｎおよびその駆動回路
の異常検出動作を行うようにしたので、圧電素子および
その駆動回路の劣化を事前にチェックすることができ
る。すなわち、圧電素子の充電信号と放電信号の間隔を
短くすれば、印字ワイヤ等の被駆動体は通常動作時に必
要とされるストローク移動せず、誤った印字動作が行わ
れることがない。したがって、電源投入後、システム稼
働前には、圧電素子の充電信号と放電信号の間隔を短く
し、圧電素子Ｍ１，…，Ｍｎおよびその駆動回路の異常
検出動作を行う。
【００２５】
【実施例】図２は本発明の第１の実施例を示す図であ
る。本実施例は電源投入後、システムの稼働前に、図
６，図８に示した複数の圧電素子駆動回路を順番に動作
させ、そのときの各圧電素子に印加される電圧を基準電
圧と比較することにより、圧電素子とその駆動回路が正
常であるか否かをチェックするものであり、図２のダイ
オードＤ１ないしＤｎのアノード側が複数の圧電素子の
正側の端子に接続される。
る。本実施例は電源投入後、システムの稼働前に、図
６，図８に示した複数の圧電素子駆動回路を順番に動作
させ、そのときの各圧電素子に印加される電圧を基準電
圧と比較することにより、圧電素子とその駆動回路が正
常であるか否かをチェックするものであり、図２のダイ
オードＤ１ないしＤｎのアノード側が複数の圧電素子の
正側の端子に接続される。
【００２６】図２において、Ｄ１ないしＤｎは複数の圧
電素子の正側の電圧をワイヤード・オア結合するための
ダイオードであり、その出力は抵抗Ｒ１，Ｒ２に接続さ
れ分圧される。ＣＭＰ１，ＣＭＰ３は抵抗Ｒ１，Ｒ２に
おいて分圧された電圧と基準電圧１および基準電圧２を
比較するコンパレータであり、その出力はそれぞれ、負
論理入力ナンドゲートＧ１，負論理入力オアゲートＧ３
に接続される。負論理入力ナンドゲートＧ１はイネーブ
ル信号とコンパレータＣＭＰ１の出力のナンドをとるゲ
ートであり、その出力は負論理入力オアゲートＧ２に接
続される（以下、Ｇ１をナンドゲート、Ｇ２およびＧ３
をオアゲートと呼ぶ）。
電素子の正側の電圧をワイヤード・オア結合するための
ダイオードであり、その出力は抵抗Ｒ１，Ｒ２に接続さ
れ分圧される。ＣＭＰ１，ＣＭＰ３は抵抗Ｒ１，Ｒ２に
おいて分圧された電圧と基準電圧１および基準電圧２を
比較するコンパレータであり、その出力はそれぞれ、負
論理入力ナンドゲートＧ１，負論理入力オアゲートＧ３
に接続される。負論理入力ナンドゲートＧ１はイネーブ
ル信号とコンパレータＣＭＰ１の出力のナンドをとるゲ
ートであり、その出力は負論理入力オアゲートＧ２に接
続される（以下、Ｇ１をナンドゲート、Ｇ２およびＧ３
をオアゲートと呼ぶ）。
【００２７】Ｇ４，Ｇ５はアンドゲートであり、オアゲ
ートＧ２，Ｇ３とともにラッチ回路を形成しており、オ
アゲートＧ２あるいはオアゲートＧ３にナンドゲートＧ
１あるいはコンパレータＣＭＰ３より入力信号が加わる
と、アンドゲートＧ４，Ｇ５にクリア信号が加わるま
で、出力状態を保持する。アンドゲートＧ４，Ｇ５の出
力はオープン・コレクタ型式であって、抵抗Ｒ５，Ｒ６
を介してコンデンサＣ１，Ｃ２、抵抗Ｒ７，Ｒ８に接続
されており、コンデンサＣ１，Ｃ２、抵抗Ｒ７，Ｒ８は
アンドゲートＧ４，Ｇ５が出力をハイレベルにすると充
電動作を開始する。
ートＧ２，Ｇ３とともにラッチ回路を形成しており、オ
アゲートＧ２あるいはオアゲートＧ３にナンドゲートＧ
１あるいはコンパレータＣＭＰ３より入力信号が加わる
と、アンドゲートＧ４，Ｇ５にクリア信号が加わるま
で、出力状態を保持する。アンドゲートＧ４，Ｇ５の出
力はオープン・コレクタ型式であって、抵抗Ｒ５，Ｒ６
を介してコンデンサＣ１，Ｃ２、抵抗Ｒ７，Ｒ８に接続
されており、コンデンサＣ１，Ｃ２、抵抗Ｒ７，Ｒ８は
アンドゲートＧ４，Ｇ５が出力をハイレベルにすると充
電動作を開始する。
【００２８】ＣＭＰ２，ＣＭＰ４はコンデンサＣ１，Ｃ
２の端子電圧と基準電圧３を比較するコンパレータであ
り、コンデンサＣ１，抵抗Ｒ７，コンパレータＣＭＰ
２、および、コンデンサＣ２，抵抗Ｒ８，コンパレータ
ＣＭＰ４でそれぞれタイマ回路を構成しており、アンド
ゲートＧ４，Ｇ５がハイレベルになってからコンデンサ
Ｃ１，抵抗Ｒ７、コンデンサＣ２、抵抗Ｒ８の時定数で
定まる所定時間後にコンパレータＣＭＰ２，ＣＭＰ４は
出力を反転するコンパレータＣＭＰ２，ＣＭＰ４の出力
は、それぞれ、ラッチ回路を形成するためオアゲートＧ
２，Ｇ３の入力端子に接続されるとともに、圧電素子の
放電チェック信号、充電チェック信号として出力され
る。
２の端子電圧と基準電圧３を比較するコンパレータであ
り、コンデンサＣ１，抵抗Ｒ７，コンパレータＣＭＰ
２、および、コンデンサＣ２，抵抗Ｒ８，コンパレータ
ＣＭＰ４でそれぞれタイマ回路を構成しており、アンド
ゲートＧ４，Ｇ５がハイレベルになってからコンデンサ
Ｃ１，抵抗Ｒ７、コンデンサＣ２、抵抗Ｒ８の時定数で
定まる所定時間後にコンパレータＣＭＰ２，ＣＭＰ４は
出力を反転するコンパレータＣＭＰ２，ＣＭＰ４の出力
は、それぞれ、ラッチ回路を形成するためオアゲートＧ
２，Ｇ３の入力端子に接続されるとともに、圧電素子の
放電チェック信号、充電チェック信号として出力され
る。
【００２９】図３は図２に示す実施例の動作を示すタイ
ムチャートであり、同図において、（ａ）は圧電素子駆
動回路に加わる充電信号（図６，図８のＳ１０，Ｓ１
１）、（ｂ）は圧電素子駆動回路に加わる放電信号（図
６，図８のＳ２０，Ｓ２１）、（ｃ）は圧電素子の電
圧、（ｄ）はコンパレータＣＭＰ３の出力、（ｅ）はコ
ンパレータＣＭＰ４の出力、（ｆ）はコンパレータＣＭ
Ｐ１の出力、（ｇ）はイネーブル信号、（ｈ）はナンド
ゲートＧ１の出力、（ｉ）はコンパレータＣＭＰ２出
力、（ｊ）はクリア信号である。
ムチャートであり、同図において、（ａ）は圧電素子駆
動回路に加わる充電信号（図６，図８のＳ１０，Ｓ１
１）、（ｂ）は圧電素子駆動回路に加わる放電信号（図
６，図８のＳ２０，Ｓ２１）、（ｃ）は圧電素子の電
圧、（ｄ）はコンパレータＣＭＰ３の出力、（ｅ）はコ
ンパレータＣＭＰ４の出力、（ｆ）はコンパレータＣＭ
Ｐ１の出力、（ｇ）はイネーブル信号、（ｈ）はナンド
ゲートＧ１の出力、（ｉ）はコンパレータＣＭＰ２出
力、（ｊ）はクリア信号である。
【００３０】次に図３を参照して図２の実施例の動作を
説明する。図示しない圧電素子駆動回路に図３に示す充
電信号（ａ）が加わると、圧電素子の電圧は図３の
（ｃ）に示す様に上昇し、また、放電信号（ｂ）が加わ
ると、圧電素子の電圧は図３の（ｃ）に示す様に下降し
て、振動を繰り返しながら、所定の電圧に戻る。
説明する。図示しない圧電素子駆動回路に図３に示す充
電信号（ａ）が加わると、圧電素子の電圧は図３の
（ｃ）に示す様に上昇し、また、放電信号（ｂ）が加わ
ると、圧電素子の電圧は図３の（ｃ）に示す様に下降し
て、振動を繰り返しながら、所定の電圧に戻る。
【００３１】圧電素子駆動回路に充電信号（ａ）が加わ
り、圧電素子の電圧が上昇し、その電圧が図２の基準電
圧２より高くなると、コンパレータＣＭＰ３の出力はロ
ーレベルとなる（図３（ｄ）参照）。コンパレータＣＭ
Ｐ３の出力はオアゲートＧ３に与えられ、オアゲートＧ
３の出力はハイレベルとなる。一方、アンドゲートＧ５
の入力端子に加わるクリア信号は通常ハイレベルなの
で、オアゲートＧ３の出力がハイレベルとなるとアンド
ゲートＧ５の出力はハイレベルとなり、コンデンサＣ２
が充電される。
り、圧電素子の電圧が上昇し、その電圧が図２の基準電
圧２より高くなると、コンパレータＣＭＰ３の出力はロ
ーレベルとなる（図３（ｄ）参照）。コンパレータＣＭ
Ｐ３の出力はオアゲートＧ３に与えられ、オアゲートＧ
３の出力はハイレベルとなる。一方、アンドゲートＧ５
の入力端子に加わるクリア信号は通常ハイレベルなの
で、オアゲートＧ３の出力がハイレベルとなるとアンド
ゲートＧ５の出力はハイレベルとなり、コンデンサＣ２
が充電される。
【００３２】コンデンサＣ２の充電電圧が基準電圧３よ
り大になるとコンパレータＣＭＰ４の出力がローレベル
となり（図３（ｅ）参照）、圧電素子もしくはその駆動
回路が充電時において正常であることを示す「充電チェ
ック信号」を出力する。また、コンパレータＣＭＰ４の
出力のローレベル信号はオアゲートＧ３の他方の入力端
子に加わり、コンパレータＣＭＰ３の出力がハイレベル
に復帰しても、オアゲートＧ３の入力をハイレベルに保
ち、コンパレータＣＭＰ４の出力をローレベルに保持す
る。
り大になるとコンパレータＣＭＰ４の出力がローレベル
となり（図３（ｅ）参照）、圧電素子もしくはその駆動
回路が充電時において正常であることを示す「充電チェ
ック信号」を出力する。また、コンパレータＣＭＰ４の
出力のローレベル信号はオアゲートＧ３の他方の入力端
子に加わり、コンパレータＣＭＰ３の出力がハイレベル
に復帰しても、オアゲートＧ３の入力をハイレベルに保
ち、コンパレータＣＭＰ４の出力をローレベルに保持す
る。
【００３３】なお、上記保持状態は、アンドゲートＧ５
に加わるクリア信号がローレベルとなるとアンドゲート
Ｇ５の出力がローレベルとなるので解除される（図３
（ｊ），（ｅ）参照）。また、上記圧電素子の充電時に
おいて、圧電素子もしくはその駆動回路が正常に動作せ
ず、圧電素子の電圧が基準電圧２より上昇しない場合に
はコンパレータＣＭＰ３の出力がローレベルとならず、
上記した「充電チェック信号」は出力されない。
に加わるクリア信号がローレベルとなるとアンドゲート
Ｇ５の出力がローレベルとなるので解除される（図３
（ｊ），（ｅ）参照）。また、上記圧電素子の充電時に
おいて、圧電素子もしくはその駆動回路が正常に動作せ
ず、圧電素子の電圧が基準電圧２より上昇しない場合に
はコンパレータＣＭＰ３の出力がローレベルとならず、
上記した「充電チェック信号」は出力されない。
【００３４】次に、図示しない圧電素子駆動回路に放電
信号が加わると（図３（ｂ）参照）、圧電素子の電圧は
図３（ｃ）に示すように下降し、その電圧が基準電圧１
より低くなるとコンパレータＣＭＰ１の出力はローレベ
ルとなる（図３（ｆ）参照）。一方、図示しない圧電素
子駆動回路に放電信号が加わると、図２の異常検出回路
におけるイネーブル信号が所定時間ローレベルとなる
（図３（ｇ）参照）。
信号が加わると（図３（ｂ）参照）、圧電素子の電圧は
図３（ｃ）に示すように下降し、その電圧が基準電圧１
より低くなるとコンパレータＣＭＰ１の出力はローレベ
ルとなる（図３（ｆ）参照）。一方、図示しない圧電素
子駆動回路に放電信号が加わると、図２の異常検出回路
におけるイネーブル信号が所定時間ローレベルとなる
（図３（ｇ）参照）。
【００３５】コンパレータＣＭＰ１の出力がローレベル
となり、また、イネーブル信号がローレベルとなると、
ナンドゲートＧ１の出力がローレベルとなり（図３
（ｈ）参照）、オアゲートＧ２の出力がハイレベルとな
る。一方、前記したように、アンドゲートＧ４の入力端
子に加わるクリア信号は通常ハイレベルなので、オアゲ
ートＧ２の出力がハイレベルとなるとアンドゲートＧ４
の出力はハイレベルとなり、コンデンサＣ１が充電され
る。
となり、また、イネーブル信号がローレベルとなると、
ナンドゲートＧ１の出力がローレベルとなり（図３
（ｈ）参照）、オアゲートＧ２の出力がハイレベルとな
る。一方、前記したように、アンドゲートＧ４の入力端
子に加わるクリア信号は通常ハイレベルなので、オアゲ
ートＧ２の出力がハイレベルとなるとアンドゲートＧ４
の出力はハイレベルとなり、コンデンサＣ１が充電され
る。
【００３６】コンデンサＣ１の充電電圧が基準電圧３よ
り大になるとコンパレータＣＭＰ２の出力がローレベル
となり（図３（ｉ）参照）、圧電素子もしくはその駆動
回路が放電時において正常であることを示す「放電チェ
ック信号」を出力する。また、前記したように、コンパ
レータＣＭＰ２の出力のローレベル信号はオアゲートＧ
２の他方の入力端子に加わり、ナンドゲートＧ１の出力
がハイレベルに復帰しても、オアゲートＧ２の入力をハ
イレベルに保ち、コンパレータＣＭＰ２の出力をローレ
ベルに保持する。
り大になるとコンパレータＣＭＰ２の出力がローレベル
となり（図３（ｉ）参照）、圧電素子もしくはその駆動
回路が放電時において正常であることを示す「放電チェ
ック信号」を出力する。また、前記したように、コンパ
レータＣＭＰ２の出力のローレベル信号はオアゲートＧ
２の他方の入力端子に加わり、ナンドゲートＧ１の出力
がハイレベルに復帰しても、オアゲートＧ２の入力をハ
イレベルに保ち、コンパレータＣＭＰ２の出力をローレ
ベルに保持する。
【００３７】上記保持状態は、アンドゲートＧ４に加わ
るクリア信号がローレベルとなるとアンドゲートＧ４の
出力がローレベルとなるので解除される（図３（ｊ），
（ｉ）参照）。また、上記圧電素子の放電時において、
圧電素子もしくはその駆動回路が正常に動作せず、圧電
素子の電圧が基準電圧１以下にならない場合にはコンパ
レータＣＭＰ２の出力がローレベルとならず、上記した
「放電チェック信号」は出力されない。
るクリア信号がローレベルとなるとアンドゲートＧ４の
出力がローレベルとなるので解除される（図３（ｊ），
（ｉ）参照）。また、上記圧電素子の放電時において、
圧電素子もしくはその駆動回路が正常に動作せず、圧電
素子の電圧が基準電圧１以下にならない場合にはコンパ
レータＣＭＰ２の出力がローレベルとならず、上記した
「放電チェック信号」は出力されない。
【００３８】上記実施例におけるチェックはシステム稼
働前のチェックなので、充電信号と放電信号の間隔〔図
３における充電信号（ａ）と放電信号（ｂ）の間隔〕は
通常動作時の間隔とする必要はない。すなわち、圧電素
子の充電信号と放電信号の間隔を、印字ワイヤ等の被駆
動体が通常動作時に必要とされるストローク移動しない
ような機構部が誤動作しない程度の長さに調整し、誤っ
た印字動作が行われないようにし、圧電素子の充電電圧
が正常なことと放電動作終了時に圧電素子の電圧が所定
電圧以下になっていることを確認できればよい。
働前のチェックなので、充電信号と放電信号の間隔〔図
３における充電信号（ａ）と放電信号（ｂ）の間隔〕は
通常動作時の間隔とする必要はない。すなわち、圧電素
子の充電信号と放電信号の間隔を、印字ワイヤ等の被駆
動体が通常動作時に必要とされるストローク移動しない
ような機構部が誤動作しない程度の長さに調整し、誤っ
た印字動作が行われないようにし、圧電素子の充電電圧
が正常なことと放電動作終了時に圧電素子の電圧が所定
電圧以下になっていることを確認できればよい。
【００３９】なお、上記実施例においては、複数の圧電
素子の正側の電圧をワイヤード・オア結合するためのダ
イオードＤ１ないしＤｎを設けているが、チェックする
圧電素子が１個の場合には、上記ダイオードＤ１ないし
Ｄｎは必要ない。また、上記実施例においては、オアゲ
ートＧ２，Ｇ３、アンドゲートＧ４，Ｇ５からなるラッ
チ回路およびコンデンサＣ１，Ｃ２、抵抗Ｒ７，Ｒ８か
らなるタイマ回路をアナログ回路で構成しているが、こ
れらを、フリップフロップ、カウンタなどからなるデジ
タル回路で構成することもできる。
素子の正側の電圧をワイヤード・オア結合するためのダ
イオードＤ１ないしＤｎを設けているが、チェックする
圧電素子が１個の場合には、上記ダイオードＤ１ないし
Ｄｎは必要ない。また、上記実施例においては、オアゲ
ートＧ２，Ｇ３、アンドゲートＧ４，Ｇ５からなるラッ
チ回路およびコンデンサＣ１，Ｃ２、抵抗Ｒ７，Ｒ８か
らなるタイマ回路をアナログ回路で構成しているが、こ
れらを、フリップフロップ、カウンタなどからなるデジ
タル回路で構成することもできる。
【００４０】以上説明したように、本実施例において
は、圧電素子の充電電圧が正常なこと、および、放電動
作終了時に圧電素子の電圧が所定値以下になっているこ
とを、システム稼働前に検出しているので、事前に圧電
素子もしくはその駆動回路の劣化を検出することができ
る。ところで、図２に示した実施例において、複数の圧
電素子およびその駆動回路のチェックを行う場合や、チ
ェック後すぐに別の動作を行う場合には、放電終了後の
残留電圧により（例えば、アクチュエータの振動から誘
起されたり、あるいは、圧電素子駆動回路が正常に動作
しない場合に発生する）、次のチェック動作、あるい
は、次の別の動作に悪影響を及ぼすことがある。
は、圧電素子の充電電圧が正常なこと、および、放電動
作終了時に圧電素子の電圧が所定値以下になっているこ
とを、システム稼働前に検出しているので、事前に圧電
素子もしくはその駆動回路の劣化を検出することができ
る。ところで、図２に示した実施例において、複数の圧
電素子およびその駆動回路のチェックを行う場合や、チ
ェック後すぐに別の動作を行う場合には、放電終了後の
残留電圧により（例えば、アクチュエータの振動から誘
起されたり、あるいは、圧電素子駆動回路が正常に動作
しない場合に発生する）、次のチェック動作、あるい
は、次の別の動作に悪影響を及ぼすことがある。
【００４１】これを防ぐため、例えばトランジスタ等の
スイッチング素子と抵抗とで構成される、圧電素子充電
電荷のディスチャージ回路を設け、圧電素子の放電動作
が終了したら直ちに、ディスチャージ回路により、圧電
素子の電荷を完全に０とすることが有効である。図４
は、上記したディスチャージ回路の実施例を示す図であ
る。同図において、ＴＲ１はトランジスタ、Ｒ１１は抵
抗、Ｄ１ないしＤｎはダイオードを示し、同図のＡ点は
図２のダイオードＤ１ないしＤｎのカソード側のＡ点に
接続される。
スイッチング素子と抵抗とで構成される、圧電素子充電
電荷のディスチャージ回路を設け、圧電素子の放電動作
が終了したら直ちに、ディスチャージ回路により、圧電
素子の電荷を完全に０とすることが有効である。図４
は、上記したディスチャージ回路の実施例を示す図であ
る。同図において、ＴＲ１はトランジスタ、Ｒ１１は抵
抗、Ｄ１ないしＤｎはダイオードを示し、同図のＡ点は
図２のダイオードＤ１ないしＤｎのカソード側のＡ点に
接続される。
【００４２】同図において、トランジスタＴＲ１のベー
スには、圧電素子の放電動作が終了した後、所定時間だ
け信号が印加され、圧電素子に充電されていた電荷は、
ダイオードＤ１ないしＤｎ→抵抗Ｒ１１→トランジスタ
ＴＲ１を介して放電される。また、例えば、圧電素子駆
動回路が正常に動作しない等の理由により、圧電素子の
放電動作が正常に行われない場合には、図４に示したデ
ィスチャージ回路により圧電素子の電荷が全て消費され
ることとなり、そのトランジスタなどに大きな熱ストレ
スが加わる。
スには、圧電素子の放電動作が終了した後、所定時間だ
け信号が印加され、圧電素子に充電されていた電荷は、
ダイオードＤ１ないしＤｎ→抵抗Ｒ１１→トランジスタ
ＴＲ１を介して放電される。また、例えば、圧電素子駆
動回路が正常に動作しない等の理由により、圧電素子の
放電動作が正常に行われない場合には、図４に示したデ
ィスチャージ回路により圧電素子の電荷が全て消費され
ることとなり、そのトランジスタなどに大きな熱ストレ
スが加わる。
【００４３】図５は放電動作が正常に行われない場合の
熱ストレスを低減化するための実施例を示す図であり、
同図においては、図４の実施例に加え、抵抗Ｒ２１が付
加されている。同図において、例えば、圧電素子駆動回
路が正常に動作しない等の理由により、圧電素子の放電
動作が正常に行われない場合には、ダイオードＤ１ない
しＤｎ、抵抗Ｒ２１を介して、圧電素子の残留電荷があ
る程度放電される。その後トランジスタＴＲ１を駆動
し、抵抗Ｒ１１およびトランジスタＴＲ１を介して残留
電荷を放電させることにより、ディスチャージ回路に加
わる熱ストレスを低減化することができる。
熱ストレスを低減化するための実施例を示す図であり、
同図においては、図４の実施例に加え、抵抗Ｒ２１が付
加されている。同図において、例えば、圧電素子駆動回
路が正常に動作しない等の理由により、圧電素子の放電
動作が正常に行われない場合には、ダイオードＤ１ない
しＤｎ、抵抗Ｒ２１を介して、圧電素子の残留電荷があ
る程度放電される。その後トランジスタＴＲ１を駆動
し、抵抗Ｒ１１およびトランジスタＴＲ１を介して残留
電荷を放電させることにより、ディスチャージ回路に加
わる熱ストレスを低減化することができる。
【００４４】
【発明の効果】以上説明したことから明らかなように、
本発明においては、圧電素子の充電終了時の端子電圧お
よび放電動作終了時の端子電圧を第１および第２の基準
電圧と比較し、比較結果を第１、第２のラッチ／タイマ
回路によりラッチし、第１、第２のラッチ／タイマ回路
の出力を監視することにより、異常を判別しているの
で、圧電素子およびその駆動回路の充電動作、放電動作
のチェックを容易に行うことができる。また、異常検出
動作を電源投入後、システム稼働前に行うようにするこ
とにより、圧電素子およびその駆動回路の劣化を事前に
チェックすることが可能となる。
本発明においては、圧電素子の充電終了時の端子電圧お
よび放電動作終了時の端子電圧を第１および第２の基準
電圧と比較し、比較結果を第１、第２のラッチ／タイマ
回路によりラッチし、第１、第２のラッチ／タイマ回路
の出力を監視することにより、異常を判別しているの
で、圧電素子およびその駆動回路の充電動作、放電動作
のチェックを容易に行うことができる。また、異常検出
動作を電源投入後、システム稼働前に行うようにするこ
とにより、圧電素子およびその駆動回路の劣化を事前に
チェックすることが可能となる。
【００４５】また、異常検出動作を電源投入後、システ
ム稼働前に行うようにすることにより、圧電素子および
その駆動回路の劣化を事前にチェックすることが可能と
なる。
ム稼働前に行うようにすることにより、圧電素子および
その駆動回路の劣化を事前にチェックすることが可能と
なる。
【図１】本発明の原理構成図である。
【図２】本発明の実施例を示す図である。
【図３】実施例の動作を示すタイム・チャートである。
【図４】ディスチャージ回路の実施例を示す図である。
【図５】ディスチャージ回路の他の実施例を示す図であ
る。
る。
【図６】本発明の前提となる第１の圧電素子駆動回路の
構成を示す図である。
構成を示す図である。
【図７】第１の圧電素子駆動回路の動作を示すタイム・
チャートである。
チャートである。
【図８】本発明の前提となる第２の圧電素子駆動回路の
構成を示す図である。
構成を示す図である。
【図９】第２の圧電素子駆動回路の動作を示すタイム・
チャートである。
チャートである。
Ｍ１，…，Ｍｎ， 圧電素子 ２ａ，２ｂ，ＣＭＰ１，ＣＭＰ２ ＣＭＰ３，ＣＭＰ４
比較器 ２ｃ，２ｄ ラッチ／タイマ回路 ２ｅ ディスチャージ回路 Ｄ１，…，Ｄｎ ダイオード Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５，Ｒ６，Ｒ７，Ｒ８，Ｒ
９，Ｒ１０，Ｒ１１，Ｒ２ 抵抗 Ｇ１ 負論理入力ナンドゲート Ｇ２，Ｇ３ 負論理入力オアゲート Ｇ４，Ｇ５ アンドゲート Ｃ１，Ｃ２ コンデンサ Ｔｒ１ トランジスタ
比較器 ２ｃ，２ｄ ラッチ／タイマ回路 ２ｅ ディスチャージ回路 Ｄ１，…，Ｄｎ ダイオード Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５，Ｒ６，Ｒ７，Ｒ８，Ｒ
９，Ｒ１０，Ｒ１１，Ｒ２ 抵抗 Ｇ１ 負論理入力ナンドゲート Ｇ２，Ｇ３ 負論理入力オアゲート Ｇ４，Ｇ５ アンドゲート Ｃ１，Ｃ２ コンデンサ Ｔｒ１ トランジスタ
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) B41J 2/30 B06B 1/06
Claims (3)
- 【請求項１】 圧電素子(M1,…,Mn)を充電し、所定時間
後、圧電素子(M1,…,Mn)の電荷を放電させることにより
圧電素子(M1,…,Mn)を駆動する圧電素子駆動回路の異常
検出回路であって、 複数の圧電素子(M1,…,Mn)の端子電圧をワイヤード・オ
アするダイオードと、 上記ワイアードオア出力を第１の基準電圧と比較し、ワ
イアードオア出力が第１の基準電圧を越えたとき、第１
の出力を発生する第１の比較器(2a)と、 上記ワイアードオア出力を第２の基準電圧と比較し、ワ
イアードオア出力が第２の基準電圧より小さくなったと
き、第２の出力を発生する第２の比較器(2b)と、 上記第１の比較器(2a)の出力が接続される第１のゲート
回路と、該ゲート回路が出力を発生してから所定時間後
に出力を発生する第１のタイマ回路と、該タイマ回路の
出力を上記第１のゲート回路に接続する回路とから構成
され、上記第１の比較器(2a)が出力を発生したとき、上
記第１のタイマの出力を上記第１のゲート回路に供給す
ることにより、上記第１の出力をラッチする第１のラッ
チ／タイマ回路(2c)と、 上記第２の比較器(2b)の出力が接続される第２のゲート
回路と、該ゲート回路が出力を発生してから所定時間後
に出力を発生する第２のタイマ回路と、該タイマ回路の
出力を上記第２のゲート回路に接続する回路とから構成
され、上記第２の比較器(2b)が出力を発生したとき、上
記第２のタイマの出力を上記第２のゲート回路に供給す
ることにより、上記第２の出力をラッチする第２のラッ
チ／タイマ回路(2d)とを備え、 上記第１、第２のラッチ／タイマ回路(2c,2d) の出力を
監視することにより、圧電素子(M1,…,Mn)の充電動作終
了時の端子電圧および放電動作終了時の端子電圧を監視
し、圧電素子(M1,…,Mn)およびその駆動回路の異常を検
出することを特徴とする圧電素子駆動回路の異常検出回
路。 - 【請求項２】 スイッチング素子と抵抗の直列回路と、
該直列回路に並列に接続された抵抗から構成されるディ
スチャージ回路(2e)を上記ワイアードオアの出力側に接
続し、 圧電素子(M1,…,Mn)の放電動作終了後、ディスチャージ
回路(2e)により圧電素子(M1,…,Mn)の電荷を放電させる
ことを特徴とする請求項１の圧電素子駆動回路の異常検
出回路。 - 【請求項３】 圧電素子を通常印字時の間隔より短い誤
印字が行われない程度の充放電間隔で駆動し、電源投入
後、システム稼働前に圧電素子(M1,…,Mn)およびその駆
動回路の異常検出動作を行うことを特徴とする請求項１
または請求項２の圧電素子駆動回路の異常検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4126331A JP2815507B2 (ja) | 1992-05-19 | 1992-05-19 | 圧電素子駆動回路の異常検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4126331A JP2815507B2 (ja) | 1992-05-19 | 1992-05-19 | 圧電素子駆動回路の異常検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05318780A JPH05318780A (ja) | 1993-12-03 |
| JP2815507B2 true JP2815507B2 (ja) | 1998-10-27 |
Family
ID=14932545
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4126331A Expired - Fee Related JP2815507B2 (ja) | 1992-05-19 | 1992-05-19 | 圧電素子駆動回路の異常検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2815507B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19910388C2 (de) * | 1999-03-09 | 2001-03-29 | Siemens Ag | Verfahren zur Überprüfung eines kapazitiven Stellgliedes |
| JP4651224B2 (ja) * | 2001-05-14 | 2011-03-16 | 太平洋セメント株式会社 | 寿命判定回路付圧電アクチュエータ駆動回路 |
| DE10336639A1 (de) * | 2003-08-08 | 2005-03-03 | Robert Bosch Gmbh | Verfahren und Vorrichtung zur Funktionsdiagnose eines Piezoaktors eines Kraftstoffzumesssystems einer Brennkraftmaschine |
| JP2009094284A (ja) * | 2007-10-09 | 2009-04-30 | Canon Inc | 圧電アクチュエータ駆動装置およびこれを用いた露光装置 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5513943A (en) * | 1978-07-17 | 1980-01-31 | Nippon Chemical Condenser Kk | Method of inspecting shortage of electrolytic condenser |
| JPS5940265A (ja) * | 1982-08-31 | 1984-03-05 | Matsushita Electric Works Ltd | 電流検出装置 |
| JPS61176860A (ja) * | 1985-02-01 | 1986-08-08 | Hitachi Lighting Ltd | 電圧検知回路 |
| JPS62246744A (ja) * | 1986-04-18 | 1987-10-27 | Nec Corp | ドツトインパクトプリンタおよびその印字方式 |
| JPS62251842A (ja) * | 1986-04-24 | 1987-11-02 | Canon Inc | デ−タ出力装置 |
| JPS62180899U (ja) * | 1986-05-09 | 1987-11-17 | ||
| JPH0265530A (ja) * | 1988-08-31 | 1990-03-06 | Fujitsu Ltd | ロツクアツプ防止回路 |
| JPH0351148A (ja) * | 1989-07-20 | 1991-03-05 | Pfu Ltd | ラインドットプリンタの印字制御方式 |
| JP2890600B2 (ja) * | 1990-02-08 | 1999-05-17 | 富士通株式会社 | ワイヤドットプリンタ駆動回路 |
| JPH0422854A (ja) * | 1990-05-17 | 1992-01-27 | Matsushita Seiko Co Ltd | 炭酸ガス濃度検知装置 |
| JPH04286657A (ja) * | 1991-03-18 | 1992-10-12 | Fujitsu Ltd | 圧電素子の異常検出回路 |
-
1992
- 1992-05-19 JP JP4126331A patent/JP2815507B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05318780A (ja) | 1993-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111699622B (zh) | 电力转换装置 | |
| JPS6056062B2 (ja) | ゲ−トタ−ンオフサイリスタのゲ−ト回路 | |
| JP2815507B2 (ja) | 圧電素子駆動回路の異常検出回路 | |
| KR101339350B1 (ko) | 절연형 스위칭 전원 | |
| US6040988A (en) | Converter with DC voltage intermediate circuit and method for operating such a converter | |
| JP3979594B2 (ja) | バッテリの電圧検出装置 | |
| JPH0720703B2 (ja) | 圧電素子駆動回路 | |
| US5114252A (en) | Printer with protection from discharge line disconnection | |
| CN111293880A (zh) | 一种直流功率变换电路 | |
| JP2728815B2 (ja) | プリントヘッド駆動回路の疑似負荷装置 | |
| JPH10143259A (ja) | 突入電流防止回路 | |
| JP3687424B2 (ja) | パルス電源装置 | |
| JP2875081B2 (ja) | パルスレーザ用パルス発生装置 | |
| JP2906844B2 (ja) | ゲートターンオフサイリスタのゲート回路 | |
| JP3275245B2 (ja) | 無停電電源式電気装置 | |
| JP7158319B2 (ja) | 電源装置 | |
| EP1376838A1 (en) | Current-powered converter with energy recovery clamping circuit | |
| JP2820563B2 (ja) | パルスレーザ用パルス発生装置 | |
| JP3023021B2 (ja) | 印字ヘッド駆動装置 | |
| JP3698937B2 (ja) | 高圧スイッチ装置 | |
| JPH08223905A (ja) | Ｇｔｏサイリスタのゲート駆動装置 | |
| JPH04290753A (ja) | 電源装置 | |
| JPH06255134A (ja) | 圧電素子の異常検出方式 | |
| JPH04165922A (ja) | 電源電圧補償回路 | |
| JPH0442848B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |