JP2875081B2 - パルスレーザ用パルス発生装置 - Google Patents
パルスレーザ用パルス発生装置Info
- Publication number
- JP2875081B2 JP2875081B2 JP34413591A JP34413591A JP2875081B2 JP 2875081 B2 JP2875081 B2 JP 2875081B2 JP 34413591 A JP34413591 A JP 34413591A JP 34413591 A JP34413591 A JP 34413591A JP 2875081 B2 JP2875081 B2 JP 2875081B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- power supply
- laser
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】この発明は、銅蒸気レーザやエキ
シマレーザ等の繰り返しパルス放電により、短波長パル
スレーザを発生させるためのパルスレーザ用パルス発生
装置に関するものである。
シマレーザ等の繰り返しパルス放電により、短波長パル
スレーザを発生させるためのパルスレーザ用パルス発生
装置に関するものである。
【０００２】
【従来の技術】図６は従来の銅蒸気レーザを用いたパル
スレーザ用パルス発生装置を示す構成図であり、図にお
いて、１は高圧電源、２は高圧電源１に接続された充電
用リアクトル、３は充電用リアクトル２に直列接続され
た充電用ダイオード、４は充電用ダイオード３に直列接
続された充放電用のコンデンサ、８は複数のＦＥＴ（電
界効果トランジスタ）等から成る高速スイッチ素子９の
直並列回路で構成されるスイッチ回路で、充電用ダイオ
ード３と高圧電源１との間に接続されている。２０は高
速スイッチ素子９の各並列回路段に接続された分圧保護
用の非線形素子から成るクランプ回路である。
スレーザ用パルス発生装置を示す構成図であり、図にお
いて、１は高圧電源、２は高圧電源１に接続された充電
用リアクトル、３は充電用リアクトル２に直列接続され
た充電用ダイオード、４は充電用ダイオード３に直列接
続された充放電用のコンデンサ、８は複数のＦＥＴ（電
界効果トランジスタ）等から成る高速スイッチ素子９の
直並列回路で構成されるスイッチ回路で、充電用ダイオ
ード３と高圧電源１との間に接続されている。２０は高
速スイッチ素子９の各並列回路段に接続された分圧保護
用の非線形素子から成るクランプ回路である。
【０００３】１０はコンデンサ４に直列接続された逆電
流抑制素子で、複数個のダイオードの直並列回路で構成
されている。１１は逆電流抑制素子１０に並列接続され
たバイパス抵抗、７は逆電流抑制素子１０とコンデンサ
４を介してスイッチ回路８と並列に接続されたレーザ放
電管、５はレーザ放電管７に並列接続された充電用抵抗
である。
流抑制素子で、複数個のダイオードの直並列回路で構成
されている。１１は逆電流抑制素子１０に並列接続され
たバイパス抵抗、７は逆電流抑制素子１０とコンデンサ
４を介してスイッチ回路８と並列に接続されたレーザ放
電管、５はレーザ放電管７に並列接続された充電用抵抗
である。
【０００４】１２はスイッチ回路８を駆動するゲート回
路であり、このスイッチ回路８を構成するＦＥＴ等の各
高速スイッチ素子９の並列回路段の共通ゲート端子Ｇと
共通ソース端子Ｓとの間に接続され、ゲート端子Ｇに導
通信号を加えるように成されている。
路であり、このスイッチ回路８を構成するＦＥＴ等の各
高速スイッチ素子９の並列回路段の共通ゲート端子Ｇと
共通ソース端子Ｓとの間に接続され、ゲート端子Ｇに導
通信号を加えるように成されている。
【０００５】１３は光パルスを発生する光発振器、１４
は光発振器１３で発生した光パルスを各ゲート回路１２
内の光電変換素子に与えるための光ファイバである。
は光発振器１３で発生した光パルスを各ゲート回路１２
内の光電変換素子に与えるための光ファイバである。
【０００６】１５はゲート電源回路、１６はゲート電源
回路１５の電源電圧を各ゲート回路１２に供給する電源
線である。
回路１５の電源電圧を各ゲート回路１２に供給する電源
線である。
【０００７】１７は各高速スイッチ素子９の両端ａ，ｂ
に過電圧が加えられるのを防止するスナバ回路、１８は
スナバ回路１７の出力電圧を検出する検出回路、１９は
各検出回路１８の検出信号により高圧電源１を制御する
保護回路である。
に過電圧が加えられるのを防止するスナバ回路、１８は
スナバ回路１７の出力電圧を検出する検出回路、１９は
各検出回路１８の検出信号により高圧電源１を制御する
保護回路である。
【０００８】図７はゲート回路１２の構成を示すもの
で、２１は上記光ファイバ１４で伝送された上記光パル
スを電気的なパルス信号に変換する光電変換素子、２２
は光電変換素子２１の出力側に接続されたバイアス抵
抗、２３は光電変換素子２１から出されるパルス信号を
波形整形して導通信号と成し、上記ゲート端子Ｇに加え
る波形整形回路である。２４は電源線１６が接続される
コネクタである。
で、２１は上記光ファイバ１４で伝送された上記光パル
スを電気的なパルス信号に変換する光電変換素子、２２
は光電変換素子２１の出力側に接続されたバイアス抵
抗、２３は光電変換素子２１から出されるパルス信号を
波形整形して導通信号と成し、上記ゲート端子Ｇに加え
る波形整形回路である。２４は電源線１６が接続される
コネクタである。
【０００９】図８はゲート電源回路１５の構成を示し、
２５は交流電源、２６は交流電源２５の交流電圧が加え
られる絶縁トランス、２７は絶縁トランス２５の複数の
２次巻線から得られる電圧を整流平滑し、電源電圧とし
て電源線１６を通じてゲート回路１２に供給する整流回
路である。
２５は交流電源、２６は交流電源２５の交流電圧が加え
られる絶縁トランス、２７は絶縁トランス２５の複数の
２次巻線から得られる電圧を整流平滑し、電源電圧とし
て電源線１６を通じてゲート回路１２に供給する整流回
路である。
【００１０】図９はスナバ回路１７の構成を示し、２８
は高速スイッチ素子９の並列回路段の両端ａ，ｂの過電
圧を検出するダイオード、２９はダイオード２８で検出
した過電圧を吸収するコンデンサ、３０はコンデンサ２
９の電圧を放電させる抵抗、３１はダイオード２８の端
子電圧を検出するダイオード、３２は抵抗３０の端子電
圧を検出するダイオードで、ダイオード３１と共にｃ点
に接続されている。
は高速スイッチ素子９の並列回路段の両端ａ，ｂの過電
圧を検出するダイオード、２９はダイオード２８で検出
した過電圧を吸収するコンデンサ、３０はコンデンサ２
９の電圧を放電させる抵抗、３１はダイオード２８の端
子電圧を検出するダイオード、３２は抵抗３０の端子電
圧を検出するダイオードで、ダイオード３１と共にｃ点
に接続されている。
【００１１】図１０は検出回路１８の構成を示し、３３
はスナバ回路１７のｃ点の電圧と第１の基準電圧ＶRef1
とを比較する第１の比較器で、比較結果を示す信号をｅ
点に出力する。
はスナバ回路１７のｃ点の電圧と第１の基準電圧ＶRef1
とを比較する第１の比較器で、比較結果を示す信号をｅ
点に出力する。
【００１２】図１１は保護回路１９の構成を示し、３４
は各検出回路１８のｅ点の出力の論理和をとり、その論
理和出力をｆ点から高圧電源１に加えるＯＲ回路であ
る。
は各検出回路１８のｅ点の出力の論理和をとり、その論
理和出力をｆ点から高圧電源１に加えるＯＲ回路であ
る。
【００１３】図１２は高圧電源１の構成を示し、３５は
高電圧を発生する直流電源、３６は直流電源３５に直列
に接続されたトランジスタ、３７は上記ｆ点の出力によ
り制御され、その反転出力でトランジスタ３６をＯＮ・
ＯＦＦ制御するフリップフロップである。
高電圧を発生する直流電源、３６は直流電源３５に直列
に接続されたトランジスタ、３７は上記ｆ点の出力によ
り制御され、その反転出力でトランジスタ３６をＯＮ・
ＯＦＦ制御するフリップフロップである。
【００１４】図１３はクランプ回路２０の構成を示し、
同図（ａ）において、３８はＦＥＴ等の高速スイッチ素
子９のドレイン・ゲート間に接続されたツェナーダイオ
ード、３９はゲート・ソース間に接続された抵抗であ
る。同図（ｂ）はツェナーダイオード３８のみを用いた
場合を示す。
同図（ａ）において、３８はＦＥＴ等の高速スイッチ素
子９のドレイン・ゲート間に接続されたツェナーダイオ
ード、３９はゲート・ソース間に接続された抵抗であ
る。同図（ｂ）はツェナーダイオード３８のみを用いた
場合を示す。
【００１５】次に動作について説明する。図６におい
て、高圧電源１から充電リアクトル２、充電用ダイオー
ド３、バイパス抵抗１１及び充電用抵抗５を通じて、ゆ
っくりとコンデンサ４に高電圧Ｖ0が充電される。次に
スイッチ回路８が各ゲート回路１２の導通信号に導通す
ると、コンデンサ４の高電圧Ｖ0 が逆電流抑制素子１０
を介してレーザ放電管７に数百ナノ秒間のパルス電圧を
印加する。これによって、レーザ放電管７が放電し、そ
の放電電流ｉx が、コンデンサ４，スイッチ回路８，レ
ーザ放電管７，逆電流抑制素子１０及びコンデンサ４の
経路を流れる。このとき逆電流抑制素子１０は回路のイ
ンダクタンスによる振動電流の逆方向電流を抑制する。
また、上記導通信号は一定の繰り返し周期で出力され
る。
て、高圧電源１から充電リアクトル２、充電用ダイオー
ド３、バイパス抵抗１１及び充電用抵抗５を通じて、ゆ
っくりとコンデンサ４に高電圧Ｖ0が充電される。次に
スイッチ回路８が各ゲート回路１２の導通信号に導通す
ると、コンデンサ４の高電圧Ｖ0 が逆電流抑制素子１０
を介してレーザ放電管７に数百ナノ秒間のパルス電圧を
印加する。これによって、レーザ放電管７が放電し、そ
の放電電流ｉx が、コンデンサ４，スイッチ回路８，レ
ーザ放電管７，逆電流抑制素子１０及びコンデンサ４の
経路を流れる。このとき逆電流抑制素子１０は回路のイ
ンダクタンスによる振動電流の逆方向電流を抑制する。
また、上記導通信号は一定の繰り返し周期で出力され
る。
【００１６】図７のゲート回路１２において、光発振器
１３から光ファイバ１４を通じて送られて来たパルス幅
の狭い光パルスは光電変換素子２１で電気的なパルス信
号に変換される。このパルス信号は波形整形回路２３で
波形整形されることにより、パルス幅の狭いパルス信号
から成る導通信号として、スイッチ回路８の各ＦＥＴの
各並列回路段の共通ゲート端子Ｇに加えられ各ＦＥＴを
導通させることにより、スイッチ回路８全体を導通させ
る。このとき、上記各並列回路段の両端の電圧は、クラ
ンプ回路２０により分圧ばらつきを除去されて、バラン
スが保たれる。
１３から光ファイバ１４を通じて送られて来たパルス幅
の狭い光パルスは光電変換素子２１で電気的なパルス信
号に変換される。このパルス信号は波形整形回路２３で
波形整形されることにより、パルス幅の狭いパルス信号
から成る導通信号として、スイッチ回路８の各ＦＥＴの
各並列回路段の共通ゲート端子Ｇに加えられ各ＦＥＴを
導通させることにより、スイッチ回路８全体を導通させ
る。このとき、上記各並列回路段の両端の電圧は、クラ
ンプ回路２０により分圧ばらつきを除去されて、バラン
スが保たれる。
【００１７】図８のゲート電源回路１５において、交流
電源２５の交流電圧は絶縁トランス２６を介して各整流
回路２７で直流電圧となる。この直流電圧は電源線１６
を介して各ゲート回路１２に電源電圧として供給され
る。
電源２５の交流電圧は絶縁トランス２６を介して各整流
回路２７で直流電圧となる。この直流電圧は電源線１６
を介して各ゲート回路１２に電源電圧として供給され
る。
【００１８】図９のスナバ回路１７において、検出用の
ダイオード２８は高速スイッチ素子９の各並列回路段に
おいて、スイッチング時のタイミングずれによって特定
の並列回路段に過電圧が印加されるのを防止するように
働き、コンデンサ２９に過電圧が吸収される。また、抵
抗３０は、コンデンサ２９に蓄えられた電圧を上記繰り
返し周期より長い周期で放電させるように働く。この結
果、抵抗３０の両端の電圧は、ａ−ｂ間にかかる略最大
電圧に直流的に維持されることになる。コンデンサ２９
の両端の電圧とａ−ｂ間の電圧とをダイオード３１，３
２で合成し、ｃ−ｄ間より検出回路１８に送る。
ダイオード２８は高速スイッチ素子９の各並列回路段に
おいて、スイッチング時のタイミングずれによって特定
の並列回路段に過電圧が印加されるのを防止するように
働き、コンデンサ２９に過電圧が吸収される。また、抵
抗３０は、コンデンサ２９に蓄えられた電圧を上記繰り
返し周期より長い周期で放電させるように働く。この結
果、抵抗３０の両端の電圧は、ａ−ｂ間にかかる略最大
電圧に直流的に維持されることになる。コンデンサ２９
の両端の電圧とａ−ｂ間の電圧とをダイオード３１，３
２で合成し、ｃ−ｄ間より検出回路１８に送る。
【００１９】図１０の検出回路１８において、第１の比
較器３３はｃ−ｄ間の電圧を第１の基準電圧ＶRef1と比
較し、ｃ−ｄ間の電圧が高ければ比較器３３よりｅ点に
信号を出力する。このｅ点の信号は保護回路１９に伝送
される。
較器３３はｃ−ｄ間の電圧を第１の基準電圧ＶRef1と比
較し、ｃ−ｄ間の電圧が高ければ比較器３３よりｅ点に
信号を出力する。このｅ点の信号は保護回路１９に伝送
される。
【００２０】図１１の保護回路１９において、各ｅ点の
信号が入力されるＯＲ回路３４は各検出回路１８からの
いずれかの信号がＨＩＧＨになると、ｆ点にＨＩＧＨを
出力する。その結果、図１２に示す高圧電源１のフリッ
プフロップ３７を通してトランジスタ３６がＯＦＦとな
り、直流電源３５の電圧の供給がストップされる。
信号が入力されるＯＲ回路３４は各検出回路１８からの
いずれかの信号がＨＩＧＨになると、ｆ点にＨＩＧＨを
出力する。その結果、図１２に示す高圧電源１のフリッ
プフロップ３７を通してトランジスタ３６がＯＦＦとな
り、直流電源３５の電圧の供給がストップされる。
【００２１】以上のように、各高速スイッチ素子９の並
列回路段の両端の電圧が第１の基準電圧ＶRef1より大き
くなると、高圧電源１の動作が止まり、レーザ動作を停
止するように構成されている。上記両端の電圧が大きく
なる理由としては、並列回路段の直列接続のバランスが
崩れて充電時に過電圧が印加されるなどがある。
列回路段の両端の電圧が第１の基準電圧ＶRef1より大き
くなると、高圧電源１の動作が止まり、レーザ動作を停
止するように構成されている。上記両端の電圧が大きく
なる理由としては、並列回路段の直列接続のバランスが
崩れて充電時に過電圧が印加されるなどがある。
【００２２】
【発明が解決しようとする課題】従来のパルスレーザ用
パルス発生装置は以上のように構成されているので、高
速スイッチ素子９の各並列回路段の過電圧から装置を保
護することはできるが、短絡等により電圧が加えられな
い異常を検出して装置を保護することはできなかった。
即ち、何らかのトラブルにより高速スイッチ素子９やツ
ェナ−ダイオード３８が破壊してその並列回路段が短絡
状態なっても、検出回路１８は動作せず、破壊を知るこ
とができないという問題点があった。
パルス発生装置は以上のように構成されているので、高
速スイッチ素子９の各並列回路段の過電圧から装置を保
護することはできるが、短絡等により電圧が加えられな
い異常を検出して装置を保護することはできなかった。
即ち、何らかのトラブルにより高速スイッチ素子９やツ
ェナ−ダイオード３８が破壊してその並列回路段が短絡
状態なっても、検出回路１８は動作せず、破壊を知るこ
とができないという問題点があった。
【００２３】また、スイッチ回路８はインダクタンスを
小さくするため、レーザ放電管７に密接させたり、また
スイッチ回路８自身の電流帰還回路となる金属で覆った
り、またノイズ等の点から全部を小形のケース内に納め
たりする。そのためクランプ回路２０が破壊した場合、
その交換を行うには、スイッチ回路８内にクランプ回路
２０が内蔵されているため、交換が容易でなくまた時間
がかかる等の問題点があった。
小さくするため、レーザ放電管７に密接させたり、また
スイッチ回路８自身の電流帰還回路となる金属で覆った
り、またノイズ等の点から全部を小形のケース内に納め
たりする。そのためクランプ回路２０が破壊した場合、
その交換を行うには、スイッチ回路８内にクランプ回路
２０が内蔵されているため、交換が容易でなくまた時間
がかかる等の問題点があった。
【００２４】この発明は上記のような問題点を解消する
ためになされたもので、高速スイッチ素子が短絡状態に
なった場合でも、レーザ動作を停止できると共に、クラ
ンプ回路の交換を容易に行えるようにしたパルスレーザ
用パルス発生装置を得ることを目的とする。
ためになされたもので、高速スイッチ素子が短絡状態に
なった場合でも、レーザ動作を停止できると共に、クラ
ンプ回路の交換を容易に行えるようにしたパルスレーザ
用パルス発生装置を得ることを目的とする。
【００２５】
【課題を解決するための手段】請求項１の発明に係るパ
ルスレーザ用パルス発生装置は検出回路に過電圧を検出
する第１の比較器と、異常な低電圧を検出する第２の比
較器とを設けたものである。
ルスレーザ用パルス発生装置は検出回路に過電圧を検出
する第１の比較器と、異常な低電圧を検出する第２の比
較器とを設けたものである。
【００２６】請求項２の発明に係るパルスレーザ用パル
ス発生装置は、コンデンサの充放電電圧のピーク値が所
定の低電圧より低くなったことを検出し、この検出によ
り上記２つの比較器を有する各検出回路による異常低電
圧検出を無効となるようにしたものである。
ス発生装置は、コンデンサの充放電電圧のピーク値が所
定の低電圧より低くなったことを検出し、この検出によ
り上記２つの比較器を有する各検出回路による異常低電
圧検出を無効となるようにしたものである。
【００２７】請求項３の発明に係るパルスレーザ用パル
ス発生装置は、上記異常低電圧の検出があったとき、ど
の検出回路での異常検出があったのかを検出するように
したものである。
ス発生装置は、上記異常低電圧の検出があったとき、ど
の検出回路での異常検出があったのかを検出するように
したものである。
【００２８】請求項４の発明に係るパルスレーザ用パル
ス発生装置は、異常低電圧検出があったとき、その検出
位置に正常を示す信号を与えるスイッチを設けたもので
ある。
ス発生装置は、異常低電圧検出があったとき、その検出
位置に正常を示す信号を与えるスイッチを設けたもので
ある。
【００２９】請求項５の発明に係るパルスレーザ用パル
ス発生装置は、各クランプ回路をゲート電源回路内の各
ゲート回路に対する電源線間に接続したものである。
ス発生装置は、各クランプ回路をゲート電源回路内の各
ゲート回路に対する電源線間に接続したものである。
【００３０】
【作用】請求項１の発明におけるパルスレーザ用パルス
発生装置は、装置を過電圧と短絡等による異常低電圧と
から保護することができる。
発生装置は、装置を過電圧と短絡等による異常低電圧と
から保護することができる。
【００３１】請求項２の発明におけるパルスレーザ用パ
ルス発生装置は、レーザ放電管が低電圧状態で動作して
いるときに、誤って異常と検出されることを防止でき
る。
ルス発生装置は、レーザ放電管が低電圧状態で動作して
いるときに、誤って異常と検出されることを防止でき
る。
【００３２】請求項３の発明におけるパルスレーザ用パ
ルス発生装置は、スイッチ回路においてどの並列回路段
に異常が生じたのかを表示等により知ることができる。
ルス発生装置は、スイッチ回路においてどの並列回路段
に異常が生じたのかを表示等により知ることができる。
【００３３】請求項４の発明におけるパルスレーザ用パ
ルス発生装置は、異常が生じても強制的に正常に成され
るので、特に支障がない場合等には、他の正常な並列回
路段を用いて引き続きレーザ動作を行うことができる。
ルス発生装置は、異常が生じても強制的に正常に成され
るので、特に支障がない場合等には、他の正常な並列回
路段を用いて引き続きレーザ動作を行うことができる。
【００３４】請求項５の発明におけるパルスレーザ用パ
ルス発生装置は、クランプ回路の素子が破壊した場合
に、容易に変換を行うことができる。
ルス発生装置は、クランプ回路の素子が破壊した場合
に、容易に変換を行うことができる。
【００３５】
【実施例】実施例１．以下、請求項１の発明の一実施例
を図について説明する。図１は検出回路１８の実施例を
示し、図１０と対応する部分には同一符号を付してあ
る。図１において、４０は第２の比較器で、ｃ点の電圧
と上記第１の基準電圧ＶRef1より充分低い第２の基準電
圧ＶRef2とを比較し、比較結果を示す信号をｅ点に出力
する。
を図について説明する。図１は検出回路１８の実施例を
示し、図１０と対応する部分には同一符号を付してあ
る。図１において、４０は第２の比較器で、ｃ点の電圧
と上記第１の基準電圧ＶRef1より充分低い第２の基準電
圧ＶRef2とを比較し、比較結果を示す信号をｅ点に出力
する。
【００３６】次に動作について説明する。第２の基準電
圧ＶRef2は、高速スイッチ素子９の破壊等により並列回
路段に電圧が印加されない場合の異常の判断をするため
の基準の電圧であり、第１の基準電圧ＶRef1より大幅に
低い値に設定されている。また、第１の基準電圧ＶRef1
は各並列回路段に印加できる許容電圧に設定されてい
る。従って、各並列回路段の両端の電圧が、レーザ動作
中に、各並列回路段の直列回路におけるアンバランスに
より高くなりすぎた場合には、第１の基準電圧ＶRef1に
より異常を検出する。また並列回路段の両端の電圧が高
速スイッチ素子９の破壊等の理由で低くなった場合に
は、第２の基準電圧ＶRef2により異常を検出することが
できる。
圧ＶRef2は、高速スイッチ素子９の破壊等により並列回
路段に電圧が印加されない場合の異常の判断をするため
の基準の電圧であり、第１の基準電圧ＶRef1より大幅に
低い値に設定されている。また、第１の基準電圧ＶRef1
は各並列回路段に印加できる許容電圧に設定されてい
る。従って、各並列回路段の両端の電圧が、レーザ動作
中に、各並列回路段の直列回路におけるアンバランスに
より高くなりすぎた場合には、第１の基準電圧ＶRef1に
より異常を検出する。また並列回路段の両端の電圧が高
速スイッチ素子９の破壊等の理由で低くなった場合に
は、第２の基準電圧ＶRef2により異常を検出することが
できる。
【００３７】実施例２．図２は請求項２，３，４の発明
による保護回路１９の実施例を示し、図１１と対応する
部分には同一符号を付してある。図２において、４１は
図５のコンデンサ４の充放電電圧Ｖ0 のピーク値を検出
するピークホールド回路、４２，４３，４４はピークホ
ールド回路４１を構成するダイオード，コンデンサ，抵
抗である。
による保護回路１９の実施例を示し、図１１と対応する
部分には同一符号を付してある。図２において、４１は
図５のコンデンサ４の充放電電圧Ｖ0 のピーク値を検出
するピークホールド回路、４２，４３，４４はピークホ
ールド回路４１を構成するダイオード，コンデンサ，抵
抗である。
【００３８】４５は第３の比較器で、ピークホールド回
路４１で検出したピーク電圧と第３の基準電圧ＶRef3と
を比較し、比較結果を示す信号をｇ点に出力する。４６
はｇ点の信号とＯＲ回路３４の出力とが加えられる無効
手段としてのＡＮＤ回路、４７はＯＲ回路３４に各検出
回路１８のｅ点から加えられる各入力とｇ点の信号とか
ら加えられるＡＮＤ回路、４８は各ＡＮＤ回路４７の出
力で点灯される検出手段としてのＬＥＤ等の表示素子、
４９はＯＲ回路３４の各入力を接地するスイッチであ
る。
路４１で検出したピーク電圧と第３の基準電圧ＶRef3と
を比較し、比較結果を示す信号をｇ点に出力する。４６
はｇ点の信号とＯＲ回路３４の出力とが加えられる無効
手段としてのＡＮＤ回路、４７はＯＲ回路３４に各検出
回路１８のｅ点から加えられる各入力とｇ点の信号とか
ら加えられるＡＮＤ回路、４８は各ＡＮＤ回路４７の出
力で点灯される検出手段としてのＬＥＤ等の表示素子、
４９はＯＲ回路３４の各入力を接地するスイッチであ
る。
【００３９】次に動作について説明する。銅蒸気レーザ
の場合等には、レーザ放電管７の加熱中に電圧Ｖ0 が低
い状態で動作することがあり、コンデンサ４の充電電圧
が上記第２の基準電圧ＶRef2より低いことがある。この
ような場合には、図１の第２の比較器４０によって常に
異常と認知してしまう。これを避けるために、スイッチ
回路８に印加されている電圧Ｖ0 がある電圧以下の場合
には、異常検出を行わないようにしたものがこの実施例
である。
の場合等には、レーザ放電管７の加熱中に電圧Ｖ0 が低
い状態で動作することがあり、コンデンサ４の充電電圧
が上記第２の基準電圧ＶRef2より低いことがある。この
ような場合には、図１の第２の比較器４０によって常に
異常と認知してしまう。これを避けるために、スイッチ
回路８に印加されている電圧Ｖ0 がある電圧以下の場合
には、異常検出を行わないようにしたものがこの実施例
である。
【００４０】図２において、ピークホールド回路４１で
検出された電圧Ｖ0 のピーク電圧が第３の基準電圧Ｖ
Ref3より低いときには、ｇ点にＬＯＷ信号を出力する。
その結果、ＡＮＤ回路４６によって、各第２の比較器４
０による低電圧異常検出を受け付けないようにしてい
る。これによってレーザ放電管７の加熱中など充電電圧
が低い場合には、保護回路１９が誤認知しないようにす
ることができる。
検出された電圧Ｖ0 のピーク電圧が第３の基準電圧Ｖ
Ref3より低いときには、ｇ点にＬＯＷ信号を出力する。
その結果、ＡＮＤ回路４６によって、各第２の比較器４
０による低電圧異常検出を受け付けないようにしてい
る。これによってレーザ放電管７の加熱中など充電電圧
が低い場合には、保護回路１９が誤認知しないようにす
ることができる。
【００４１】また、ｇ点の出力がＨＩＧＨのとき、各検
出回路１８の第１，第２の比較器３３，４０により異常
が検出され、ＯＲ回路３４の入力の１つがＨＩＧＨにな
ると対応するＡＮＤ回路４７の１つがＯＮとなり、その
出力により表示素子４８が点灯するので、各並列回路段
のどれが異常かを知ることができる。
出回路１８の第１，第２の比較器３３，４０により異常
が検出され、ＯＲ回路３４の入力の１つがＨＩＧＨにな
ると対応するＡＮＤ回路４７の１つがＯＮとなり、その
出力により表示素子４８が点灯するので、各並列回路段
のどれが異常かを知ることができる。
【００４２】さらにその点灯した表示素子４８と対応す
るスイッチ４９を閉じると、ＯＲ回路３４の対応する入
力が強制的にＬＯＷ（正常）となるため、高圧電源１は
停止せず、そのままレーザ動作を続けることができる。
このような処置は、例えば、１つの並列回路段が故障し
ても、そのまま他の並列回路段を用いてとりあえず動作
を続けたいような場合に行われる。
るスイッチ４９を閉じると、ＯＲ回路３４の対応する入
力が強制的にＬＯＷ（正常）となるため、高圧電源１は
停止せず、そのままレーザ動作を続けることができる。
このような処置は、例えば、１つの並列回路段が故障し
ても、そのまま他の並列回路段を用いてとりあえず動作
を続けたいような場合に行われる。
【００４３】実施例３．図３，図４は請求項５の発明の
実施例を示し、図６，図８と対応する部分には同一符号
が付されている。図３において、ゲート電源回路１５に
は追加された１本の電源線１６を介してスイッチ回路８
の高圧側の一方の電位ａn+1 が接続されている。図４は
ゲート電源回路１５の実施例であり、電源線１６を介し
て入力されたスイッチ回路８の高圧側電位ａn+1 が入力
されている。ゲート電源回路１５内のａn,ａn-1 …ａ1
点はそれぞれ各並列回路段のソース電位を示しており、
またａn+1 は最上位の並列回路段のドレイン電位を示し
ている。それらの点ａn+1 〜ａ1 の間にはクランプ回路
２０が接続されている。従って、これらのクランプ回路
２０は、結局、各並列回路段のドレイン・ソース間に接
続されたことになる。
実施例を示し、図６，図８と対応する部分には同一符号
が付されている。図３において、ゲート電源回路１５に
は追加された１本の電源線１６を介してスイッチ回路８
の高圧側の一方の電位ａn+1 が接続されている。図４は
ゲート電源回路１５の実施例であり、電源線１６を介し
て入力されたスイッチ回路８の高圧側電位ａn+1 が入力
されている。ゲート電源回路１５内のａn,ａn-1 …ａ1
点はそれぞれ各並列回路段のソース電位を示しており、
またａn+1 は最上位の並列回路段のドレイン電位を示し
ている。それらの点ａn+1 〜ａ1 の間にはクランプ回路
２０が接続されている。従って、これらのクランプ回路
２０は、結局、各並列回路段のドレイン・ソース間に接
続されたことになる。
【００４４】このような構成をとることにより、クラン
プ回路２０をゲート電源回路１５内に内蔵できる。ゲー
ト電源回路１５は比較的スペースに余裕があり、クラン
プ回路２０の取り替えを容易に行うことができると共
に、保守等の時間が大幅に短縮される。
プ回路２０をゲート電源回路１５内に内蔵できる。ゲー
ト電源回路１５は比較的スペースに余裕があり、クラン
プ回路２０の取り替えを容易に行うことができると共
に、保守等の時間が大幅に短縮される。
【００４５】図５はクランプ回路２０と並列に発光ダイ
オード５０を接続したものである。これにより、もし、
どこかの並列回路段が破壊して短絡状態になった場合に
は、対応する発光ダイオード５０が消えるため、破壊を
外部から簡単に検出でき、交換をすぐに行うことができ
る。
オード５０を接続したものである。これにより、もし、
どこかの並列回路段が破壊して短絡状態になった場合に
は、対応する発光ダイオード５０が消えるため、破壊を
外部から簡単に検出でき、交換をすぐに行うことができ
る。
【００４６】
【発明の効果】以上のように、請求項１の発明によれ
ば、検出回路に過電圧を検出する第１の比較器と、異常
な低電圧を検出する第２の比較器とを設けたので、装置
を過電圧と短絡等による異常低電圧とから保護すること
ができる効果がある。
ば、検出回路に過電圧を検出する第１の比較器と、異常
な低電圧を検出する第２の比較器とを設けたので、装置
を過電圧と短絡等による異常低電圧とから保護すること
ができる効果がある。
【００４７】請求項２の発明によれば、コンデンサの充
放電電圧のピーク値が所定の低電圧より低くなったこと
を検出し、この検出により上記２つの比較器を有する各
検出回路による異常低電圧検出を無効となるようにした
ので、レーザ放電管が低電圧状態で動作しているとき
に、誤って異常と検出されることを防止できる効果があ
る。
放電電圧のピーク値が所定の低電圧より低くなったこと
を検出し、この検出により上記２つの比較器を有する各
検出回路による異常低電圧検出を無効となるようにした
ので、レーザ放電管が低電圧状態で動作しているとき
に、誤って異常と検出されることを防止できる効果があ
る。
【００４８】請求項３の発明によれば、上記異常低電圧
検出があったとき、どの検出回路での異常検出があった
のかを検出するようにしたので、スイッチ回路において
どの並列回路段に異常が生じたのかを表示等により知る
ことができる効果がある。
検出があったとき、どの検出回路での異常検出があった
のかを検出するようにしたので、スイッチ回路において
どの並列回路段に異常が生じたのかを表示等により知る
ことができる効果がある。
【００４９】請求項４の発明によれば、異常低電圧検出
があったとき、その検出位置に正常を示す信号を与える
スイッチを設けたので、異常が生じても強制的に正常に
成されるので、特に支障がない場合には、他の正常な並
列回路段を用いて引き続きレーザ動作を行うことができ
る効果がある。
があったとき、その検出位置に正常を示す信号を与える
スイッチを設けたので、異常が生じても強制的に正常に
成されるので、特に支障がない場合には、他の正常な並
列回路段を用いて引き続きレーザ動作を行うことができ
る効果がある。
【００５０】請求項５の発明によれば、各クランプ回路
をゲート電源回路内の各ゲート回路に対する電源線間に
接続したので、クランプ回路の素子が破壊した場合に、
容易に交換を行うことができる効果がある。
をゲート電源回路内の各ゲート回路に対する電源線間に
接続したので、クランプ回路の素子が破壊した場合に、
容易に交換を行うことができる効果がある。
【図１】請求項１の発明の一実施例によるパルスレーザ
用パルス発生装置における検出回路の構成図である。
用パルス発生装置における検出回路の構成図である。
【図２】請求項２，３，４の発明の一実施例によるパル
スレーザ用パルス発生装置における保護回路の構成図で
ある。
スレーザ用パルス発生装置における保護回路の構成図で
ある。
【図３】請求項５の発明の一実施例のよるパルスレーザ
用パルス発生装置の構成図である。
用パルス発生装置の構成図である。
【図４】同装置におけるゲート電源回路の構成図であ
る。
る。
【図５】同装置の他の実施例によるゲート電源回路の構
成図である。
成図である。
【図６】従来のパルスレーザ用パルス発生装置の構成図
である。
である。
【図７】同装置におけるゲート回路の構成図である。
【図８】同装置におけるゲート電源回路の構成図であ
る。
る。
【図９】同装置におけるスナバ回路の構成図である。
【図１０】同装置における検出回路の構成図である。
【図１１】同装置における保護回路の構成図である。
【図１２】同装置における高圧電源の構成図である。
【図１３】同装置におけるクランプ回路の構成図であ
る。
る。
１ 高圧電源 ４ コンデンサ ７ レーザ放電管 ８ スイッチ回路 ９ 高速スイッチ素子 １２ ゲート回路 １５ ゲート電源回路 １９ 保護回路 ２０ クランプ回路 ３３ 第１の比較器 ４０ 第２の比較器 ４１ ピークホールド回路 ４５ 第３の比較器 ４６ ＡＮＤ回路（無効手段） ４８ 表示素子（検出手段） ４９ スイッチ
フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01S 3/097 - 3/0977 H02M 9/04 H03K 3/57 H03K 17/10
Claims (5)
- 【請求項１】 高圧電源によりコンデンサを充電し、複
数の高速スイッチ素子の直並列回路から成るスイッチ回
路を導通させることにより上記コンデンサを放電させ、
その放電電流をレーザ放電管に供給するように成された
パルスレーザ用パルス発生装置において、上記複数の高
速スイッチ素子の各並列回路段の両端電圧と第１の基準
電圧を比較することにより過電圧を検出する複数の第１
の比較器と、上記両端電圧と上記第１の基準電圧より低
い第２の基準電圧とを比較することにより異常電圧を検
出する複数の第２の比較器と、上記第１及び第２の比較
器の比較結果に基づいて上記高圧電源を制御する保護回
路とを設けたことを特徴とするパルスレーザ用パルス発
生装置。 - 【請求項２】 上記コンデンサの充放電電圧のピーク電
圧を検出するピークホールド回路と、上記ピークホール
ド回路で検出したピーク電圧と第３の基準電圧とを比較
する第３の比較器と、上記第３の比較器の比較結果に応
じて上記第２の比較器の比較結果を無効とする無効手段
とを設けた請求項１記載のパルスレーザ用パルス発生装
置。 - 【請求項３】 上記複数の第１及び第２の比較器の各々
の比較結果を個別に検出する検出手段を設けた請求項１
記載のパルスレーザ用パルス発生装置。 - 【請求項４】 上記第１及び第２の比較結果に拘らず上
記高圧電源を正常に制御する信号を与えるスイッチを備
えた請求項１記載のパルスレーザ用パルス発生装置。 - 【請求項５】 高圧電源によりコンデンサを充電し、複
数の高速スイッチ素子の直並列回路から成るスイッチ回
路を複数のゲート回路から出力される導通信号により導
通させることにより、上記コンデンサを放電させ、その
放電電流をレーザ放電管に供給するように成されると共
に、上記高速スイッチ素子の各並列回路段の両端電圧を
クランプする複数のクランプ回路が設けられ、かつ上記
複数のゲート回路にそれぞれ電源を供給するゲート電源
回路を備えたパルスレーザ用パルス発生装置において、
上記スイッチ回路の最高圧側の電位を上記ゲート電源回
路に導き、上記クランプ回路のうち１つは上記導かれた
最高圧側の電位と上記ゲート電源回路内の最高圧側並列
段のソース側準電位間に接続され、上記各クラン プ回路
の他のものは上記ゲート電源回路内の各並列段のソース
側電位とその上位の並列段のソース電位間に接続された
ことを特徴とするパルスレーザ用パルス発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34413591A JP2875081B2 (ja) | 1991-12-03 | 1991-12-03 | パルスレーザ用パルス発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34413591A JP2875081B2 (ja) | 1991-12-03 | 1991-12-03 | パルスレーザ用パルス発生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05160490A JPH05160490A (ja) | 1993-06-25 |
| JP2875081B2 true JP2875081B2 (ja) | 1999-03-24 |
Family
ID=18366912
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34413591A Expired - Fee Related JP2875081B2 (ja) | 1991-12-03 | 1991-12-03 | パルスレーザ用パルス発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2875081B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3991450B2 (ja) * | 1998-06-16 | 2007-10-17 | 三菱電機株式会社 | 高周波交流電源装置 |
| TWM313812U (en) * | 2006-11-27 | 2007-06-11 | Micro Star Int Co Ltd | Computer device with over voltage protection |
| JP4598852B2 (ja) * | 2008-11-07 | 2010-12-15 | ファナック株式会社 | ガスレーザ発振器で補助放電の消滅を判別する方法およびガスレーザ発振器 |
-
1991
- 1991-12-03 JP JP34413591A patent/JP2875081B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05160490A (ja) | 1993-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5200878A (en) | Drive circuit for current sense igbt | |
| EP0371928A2 (en) | Protection of power converters from voltage spikes | |
| EP0659037B1 (en) | Gas discharge lamp ballast circuit with indicator of ballast operability | |
| US7548402B2 (en) | High voltage pulse generating circuit | |
| JP2875081B2 (ja) | パルスレーザ用パルス発生装置 | |
| US4677346A (en) | Drive and control circuits for gate capacitance latch with refresh lamp ballast | |
| EP0147695A2 (en) | Second Breakdown protection circuit for X-Ray generator inverter | |
| JPH10164854A (ja) | 電力変換器 | |
| JPH11579A (ja) | 電気集塵用パルス電源装置及びその保護方法 | |
| JP2820563B2 (ja) | パルスレーザ用パルス発生装置 | |
| JPH01292790A (ja) | マグネトロン用インバータ電源 | |
| JPH05102571A (ja) | 高電圧パルス発生装置 | |
| JP4636357B2 (ja) | 高電圧パルス電源回路 | |
| JP3088057B2 (ja) | フラッシュランプ用トリガ回路 | |
| JPH05160483A (ja) | パルスレーザ用パルス発生装置 | |
| JP3081478B2 (ja) | 低電圧点灯回路 | |
| KR970006428Y1 (ko) | 과전류 보호회로 | |
| JP2773502B2 (ja) | スイッチング電源装置 | |
| KR100920767B1 (ko) | 하이 파워 증폭기용 펄스 모듈레이터의 오버슈트 방지회로 | |
| JP2555401B2 (ja) | パルス電力発生装置 | |
| JP2001078463A (ja) | 主スイッチ過電流保護回路を備えた高周波インバータ | |
| JP2647525B2 (ja) | パルス発生回路 | |
| JPH0316416A (ja) | パルス発生回路 | |
| JPS61126799A (ja) | 三極ｘ線管の制御回路 | |
| JPH05160486A (ja) | パルスレーザ用パルス発生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080114 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090114 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100114 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |