JP2802971B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2802971B2 JP2802971B2 JP18817691A JP18817691A JP2802971B2 JP 2802971 B2 JP2802971 B2 JP 2802971B2 JP 18817691 A JP18817691 A JP 18817691A JP 18817691 A JP18817691 A JP 18817691A JP 2802971 B2 JP2802971 B2 JP 2802971B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- conductivity type
- semiconductor device
- type semiconductor
- trapping
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体装置、特に、スイ
ッチング特性の優れた半導体装置の構造に関するもので
ある。
ッチング特性の優れた半導体装置の構造に関するもので
ある。
【０００２】
【従来の技術】従来、シリコン等の半導体材料によりＰ
Ｎ接合を形成した半導体装置、例えば、整流ダイオ−
ド、トランジスタ、サイリスタ等に種々の構造が実用化
されている。
Ｎ接合を形成した半導体装置、例えば、整流ダイオ−
ド、トランジスタ、サイリスタ等に種々の構造が実用化
されている。
【０００３】図１は従来の半導体装置の一例を示す構造
であって、整流ダイオ−ドとして利用されるものであ
る。図１において、２は一導電型半導体領域（例えば、
Ｎ領域）、３は２と逆導電型の逆導電型半導体領域（例
えば、Ｐ+領域）、１は２と同一の一導電型高濃度半導
体領域（例えば、Ｎ+領域）、５は絶縁膜（例えば、酸
化膜）、６はアノ−ドオ−ミック金属、７はカソ−ドオ
−ミック金属であり、一導電型半導体領域２と逆導電型
半導体領域３との間に主接合を形成し、整流用の半導体
装置を構成する。
であって、整流ダイオ−ドとして利用されるものであ
る。図１において、２は一導電型半導体領域（例えば、
Ｎ領域）、３は２と逆導電型の逆導電型半導体領域（例
えば、Ｐ+領域）、１は２と同一の一導電型高濃度半導
体領域（例えば、Ｎ+領域）、５は絶縁膜（例えば、酸
化膜）、６はアノ−ドオ−ミック金属、７はカソ−ドオ
−ミック金属であり、一導電型半導体領域２と逆導電型
半導体領域３との間に主接合を形成し、整流用の半導体
装置を構成する。
【０００４】図１のＰ＋Ｎ型半導体装置に順電圧を印加
すると、０．０５２ボルト（３００゜Ｋ）を越える電圧
からはＰ＋領域３よりＮ領域２に正孔が注入され、Ｎ領
域２には電子と正孔がほぼ同数流れるようになる。順電
圧の印加を取り去ると、Ｎ領域２の電子は有効質量が小
さいために、移動度μｅが正孔の移動度μｈにくらべて
大きいため、Ｐ＋領域３側に移動し去ったり、近くの正
孔と再結合して短時間に消滅する。一方、移動度の小さ
な正孔は、Ｎ＋領域１側への移動に数μ秒程度の長時間
がかかり、無視し得る電荷量になるまでは次の信号を入
力できない。なお、゜ＫはＫＥＬＶＩＮ単位温度を意味
し、絶対温度として摂氏温度Ｃに対し（Ｋ＝２７３＋
Ｃ）の関係にある。従って３００゜Ｋは２７℃を意味
し、一般に常温として慣用的に使用される。
すると、０．０５２ボルト（３００゜Ｋ）を越える電圧
からはＰ＋領域３よりＮ領域２に正孔が注入され、Ｎ領
域２には電子と正孔がほぼ同数流れるようになる。順電
圧の印加を取り去ると、Ｎ領域２の電子は有効質量が小
さいために、移動度μｅが正孔の移動度μｈにくらべて
大きいため、Ｐ＋領域３側に移動し去ったり、近くの正
孔と再結合して短時間に消滅する。一方、移動度の小さ
な正孔は、Ｎ＋領域１側への移動に数μ秒程度の長時間
がかかり、無視し得る電荷量になるまでは次の信号を入
力できない。なお、゜ＫはＫＥＬＶＩＮ単位温度を意味
し、絶対温度として摂氏温度Ｃに対し（Ｋ＝２７３＋
Ｃ）の関係にある。従って３００゜Ｋは２７℃を意味
し、一般に常温として慣用的に使用される。
【０００５】従って、前記せる正孔を速い速度で捕獲
し、消滅させ、逆回復時間(ｔｒｒ)を改善した半導体装
置が実用化されている。第１に、半導体領域内にＡｕ、
Ｆｅ、Ｐｔ、Ｃｕ等の重金属をド−ピングしてキャリア
電荷の再結合を促進する重金属ド−ピング型半導体装置
又は接合がある。この型では、ｔｒｒの値を数μｓｅｃ
〜数ｎｓｅｃとすることができる。
し、消滅させ、逆回復時間(ｔｒｒ)を改善した半導体装
置が実用化されている。第１に、半導体領域内にＡｕ、
Ｆｅ、Ｐｔ、Ｃｕ等の重金属をド−ピングしてキャリア
電荷の再結合を促進する重金属ド−ピング型半導体装置
又は接合がある。この型では、ｔｒｒの値を数μｓｅｃ
〜数ｎｓｅｃとすることができる。
【０００６】第２に、他の従来技術例として図１のＰ+
領域の電子ポテンシャルより低い電子ポテンシャルをも
った金属をＮ領域表面にショットキ接触させることによ
り移動度の小さな正孔の注入をおさえ、ほとんど移動度
の大きな電子流でキャリア電荷を構成することにより、
ｔｒｒを数１０ｎｓｅｃ〜数ｎｓｅｃの半導体装置又は
接合を得ることができる。
領域の電子ポテンシャルより低い電子ポテンシャルをも
った金属をＮ領域表面にショットキ接触させることによ
り移動度の小さな正孔の注入をおさえ、ほとんど移動度
の大きな電子流でキャリア電荷を構成することにより、
ｔｒｒを数１０ｎｓｅｃ〜数ｎｓｅｃの半導体装置又は
接合を得ることができる。
【０００７】しかして、前記の第１及び第２の半導体装
置又は接合はスイッチング特性の改善をなし得るが、第
１の装置又は接合は、不純物として重金属ド−ピングを
するため、逆漏れ電流や順電圧降下の増加をもたらし、
又、第２の装置又は接合は、低い電子ポテンシャルをも
つ金属とのショットキ接合を形成するほど、高い逆電圧
印加時に、この低いポテンシャルを越える電子流が多量
となり、結果として逆漏れ電流の増大をもたらす。この
ように、スイッチング特性を改善した従来の半導体装置
は特に、逆方向特性の低下、即ち、逆漏れ電流の増大に
問題があった。
置又は接合はスイッチング特性の改善をなし得るが、第
１の装置又は接合は、不純物として重金属ド−ピングを
するため、逆漏れ電流や順電圧降下の増加をもたらし、
又、第２の装置又は接合は、低い電子ポテンシャルをも
つ金属とのショットキ接合を形成するほど、高い逆電圧
印加時に、この低いポテンシャルを越える電子流が多量
となり、結果として逆漏れ電流の増大をもたらす。この
ように、スイッチング特性を改善した従来の半導体装置
は特に、逆方向特性の低下、即ち、逆漏れ電流の増大に
問題があった。
【０００８】
【発明の目的】本発明は、逆方向電圧印加時の逆漏れ電
流を小さく、高速のスイッチングタイムを得る半導体装
置の提供を目的とする。
流を小さく、高速のスイッチングタイムを得る半導体装
置の提供を目的とする。
【０００９】
【実施例】図２は本発明の実施例１の構造図で、（ａ）
は断面正面図、（ｂ）はＸ−Ｘ′平面図である。図１と
同一符号は同一部分をあらわす（以下、各図共、同様と
する。）。一導電型半導体領域２として１０Ω・ｃｍの
Ｎ型シリコン基板を用い、その表面から公知の方法で、
逆導電型半導体領域３として、幅１０μｍ、深さ５μｍ
のＰ+領域を形成した。又、Ｎ型シリコン基板２の表面
に、Ｐ+領域３の中心位置から正孔の拡散長Ｌh以下の距
離ｌ＝１０μｍの位置で幅１μｍ、深さ２μｍのＰ+領
域から成る捕獲領域４を形成する。４は３によってはさ
まれたキャリア電荷の通路内に設けられることになる。
なお、１０Ω・ｃｍのＮ型シリコン中の正孔拡散長Ｌｈ
は３００゜Ｋで約１１０μｍである。次いで、３、４の
Ｐ+領域形成熱処理時と同時に公知の方法で絶縁膜５
（酸化膜）を形成する。更に、アノ−ドオ−ミック金属
６、Ｎ+領域１、カソ−ドオ−ミック金属７をそれぞ
れ、形成し接続した。なお、捕獲領域４は、電気的には
アノ−ド、カソ−ド等の外部電極から強制的な電位を与
えられず、浮遊電位状態におくものとする。
は断面正面図、（ｂ）はＸ−Ｘ′平面図である。図１と
同一符号は同一部分をあらわす（以下、各図共、同様と
する。）。一導電型半導体領域２として１０Ω・ｃｍの
Ｎ型シリコン基板を用い、その表面から公知の方法で、
逆導電型半導体領域３として、幅１０μｍ、深さ５μｍ
のＰ+領域を形成した。又、Ｎ型シリコン基板２の表面
に、Ｐ+領域３の中心位置から正孔の拡散長Ｌh以下の距
離ｌ＝１０μｍの位置で幅１μｍ、深さ２μｍのＰ+領
域から成る捕獲領域４を形成する。４は３によってはさ
まれたキャリア電荷の通路内に設けられることになる。
なお、１０Ω・ｃｍのＮ型シリコン中の正孔拡散長Ｌｈ
は３００゜Ｋで約１１０μｍである。次いで、３、４の
Ｐ+領域形成熱処理時と同時に公知の方法で絶縁膜５
（酸化膜）を形成する。更に、アノ−ドオ−ミック金属
６、Ｎ+領域１、カソ−ドオ−ミック金属７をそれぞ
れ、形成し接続した。なお、捕獲領域４は、電気的には
アノ−ド、カソ−ド等の外部電極から強制的な電位を与
えられず、浮遊電位状態におくものとする。
【００１０】図２の構造において、捕獲領域４のＰ+領
域の形成により、順電圧印加時に一導電型半導体領域２
であるＮ領域に注入された多量の正孔を順電圧の除去時
に急速に捕獲消滅することができる。
域の形成により、順電圧印加時に一導電型半導体領域２
であるＮ領域に注入された多量の正孔を順電圧の除去時
に急速に捕獲消滅することができる。
【００１１】図３は、本発明装置のスイッチング特性図
であり、逆回復時間ｔｒｒと距離ｌの関係を示す。図２
に示すように、Ｓは逆導電型半導体領域３ではさまれた
キャリア電荷の通路間隔、Ｗは捕獲領域４の幅、ｌは３
の中心から捕獲領域４間距離である。前記せる図２の半
導体装置において、Ｗ＝１μｍ一定でＳをパラメ−タに
した場合のｔｒｒとｌの関係を示しており、ｌを正孔の
拡散長Ｌｈ以内に選択することによりｔｒｒの減少を達
成することができた。間隔Ｓが１００μｍ、３０μｍ、
２μｍと小になるほどｔｒｒも小さくなることがわか
る。このことはキャリア電荷の捕獲領域４への通路をせ
まくすることがより効果的であることを示しており、捕
獲領域４内及びその近傍でキャリア密度を高くすること
により、所謂、オ−ジェ再結合現象が見られ、急速に少
数キャリアが消滅するものと考えられる。なお、順方向
特性及び逆方向特性は図１のＰ+Ｎ接合のものと同等の
ものを得ている。
であり、逆回復時間ｔｒｒと距離ｌの関係を示す。図２
に示すように、Ｓは逆導電型半導体領域３ではさまれた
キャリア電荷の通路間隔、Ｗは捕獲領域４の幅、ｌは３
の中心から捕獲領域４間距離である。前記せる図２の半
導体装置において、Ｗ＝１μｍ一定でＳをパラメ−タに
した場合のｔｒｒとｌの関係を示しており、ｌを正孔の
拡散長Ｌｈ以内に選択することによりｔｒｒの減少を達
成することができた。間隔Ｓが１００μｍ、３０μｍ、
２μｍと小になるほどｔｒｒも小さくなることがわか
る。このことはキャリア電荷の捕獲領域４への通路をせ
まくすることがより効果的であることを示しており、捕
獲領域４内及びその近傍でキャリア密度を高くすること
により、所謂、オ−ジェ再結合現象が見られ、急速に少
数キャリアが消滅するものと考えられる。なお、順方向
特性及び逆方向特性は図１のＰ+Ｎ接合のものと同等の
ものを得ている。
【００１２】図４は、本発明の他の実施例２のＸ−Ｘ′
平面図を示す。断面正面図は図２（ａ）と同様の構造で
あり、省略した。しかして、図４では、捕獲領域４は逆
導電型半導体領域３で取り囲むようにしたキャリア電荷
の通路内に設けている。
平面図を示す。断面正面図は図２（ａ）と同様の構造で
あり、省略した。しかして、図４では、捕獲領域４は逆
導電型半導体領域３で取り囲むようにしたキャリア電荷
の通路内に設けている。
【００１３】図５は、本発明の他の実施例３の構造図で
ある。それは捕獲領域４の設置位置及び材料を変更した
実施例であって、設置位置は逆導電型半導体領域３には
さまれた一導電型半導体領域２の表面に形成し、その材
料を金属とした。３のＰ+領域の中心位置から４への位
置ｌは正孔の拡散長Ｌｈ以内に形成される。又、捕獲領
域４はアノ−ドオ−ミック金属６とは絶縁膜５で絶縁さ
れ、浮遊電位状態を保持せしむる。図５の本発明半導体
装置においても図３のスイッチング特性図とほぼ同様の
特性を示した。又、捕獲領域４の幅Ｗ及びキャリア電荷
の通路間隔Ｓが狭くなると捕獲領域４の近傍でオ−ジェ
再結合現象が発生しやすくなり、ｔｒｒの減少傾向がつ
よまる。
ある。それは捕獲領域４の設置位置及び材料を変更した
実施例であって、設置位置は逆導電型半導体領域３には
さまれた一導電型半導体領域２の表面に形成し、その材
料を金属とした。３のＰ+領域の中心位置から４への位
置ｌは正孔の拡散長Ｌｈ以内に形成される。又、捕獲領
域４はアノ−ドオ−ミック金属６とは絶縁膜５で絶縁さ
れ、浮遊電位状態を保持せしむる。図５の本発明半導体
装置においても図３のスイッチング特性図とほぼ同様の
特性を示した。又、捕獲領域４の幅Ｗ及びキャリア電荷
の通路間隔Ｓが狭くなると捕獲領域４の近傍でオ−ジェ
再結合現象が発生しやすくなり、ｔｒｒの減少傾向がつ
よまる。
【００１４】図６は、本発明の他の実施例４の構造図で
ある。図６では、トレンチ溝により、Ｐ+領域３を分割
形成し、トレンチ溝の底部に捕獲領域４を蒸着等による
金属層又はＰ+半導体で形成し、Ｐ+領域３相互間はＣＶ
Ｄ法によるＳｉＯ2等の絶縁物８で埋設した構造であ
り、前記の実施例と同様にｔｒｒを減少できる。
ある。図６では、トレンチ溝により、Ｐ+領域３を分割
形成し、トレンチ溝の底部に捕獲領域４を蒸着等による
金属層又はＰ+半導体で形成し、Ｐ+領域３相互間はＣＶ
Ｄ法によるＳｉＯ2等の絶縁物８で埋設した構造であ
り、前記の実施例と同様にｔｒｒを減少できる。
【００１５】半導体装置に設ける捕獲領域４の数や、図
２の捕獲領域４のＰ+領域の深さ、図６の捕獲領域４の
金属層の深さ、厚さは製造上、設計上の必要から任意に
選択し得るものであって図示のものに限定されない。
又、半導体の導電型の等価的な変換をはじめ、本実施例
の各部分の変形、変換、付加は本発明の要旨の範囲で任
意に選択実施し得るものである。なお、本発明の適用は
整流用の半導体装置に限定されることなく、整流接合を
有する各種の個別素子や集積回路装置等にも適用される
ものである。
２の捕獲領域４のＰ+領域の深さ、図６の捕獲領域４の
金属層の深さ、厚さは製造上、設計上の必要から任意に
選択し得るものであって図示のものに限定されない。
又、半導体の導電型の等価的な変換をはじめ、本実施例
の各部分の変形、変換、付加は本発明の要旨の範囲で任
意に選択実施し得るものである。なお、本発明の適用は
整流用の半導体装置に限定されることなく、整流接合を
有する各種の個別素子や集積回路装置等にも適用される
ものである。
【００１６】
【発明の効果】以上説明したように本発明の半導体装置
は、順方向及び逆方向特性を劣化させることなく、スイ
ッチング特性を大幅に改善することができるので、広範
囲に利用でき、産業上の効果きわめて大なるものであ
る。
は、順方向及び逆方向特性を劣化させることなく、スイ
ッチング特性を大幅に改善することができるので、広範
囲に利用でき、産業上の効果きわめて大なるものであ
る。
【図１】従来の半導体装置の構造図である。
【図２】本発明の実施例１の構造図であり、（ａ）は断
面正面図、（ｂ）はＸ−Ｘ′平面図である。
面正面図、（ｂ）はＸ−Ｘ′平面図である。
【図３】図２の半導体装置のスイッチング特性図であ
る。
る。
【図４】本発明の実施例２のＸ−Ｘ′平面図である。
【図５】本発明の実施例３の構造図である。
【図６】本発明の実施例４の構造図である。
１ 一導電型高濃度半導体領域 ２ 一導電型半導体領域 ３ 逆導電型半導体領域（主接合） ４ 捕獲領域 ５ 絶縁膜 ６ アノ−ドオ−ミック金属 ７ カソ−ドオ−ミック金属 ８ 絶縁膜 Ａ アノ−ド Ｃ カソ−ド ｌ、Ｓ、Ｗ 指定の寸法
Claims (1)
- 【請求項１】 一導電型半導体領域に接し逆導電型半導
体領域を設けて整流主接合を形成した半導体装置におい
て、逆導電型半導体領域で取り囲むか、又は、狭むよう
に形成したキャリア電荷の通路を設け、該通路の内部又
は表面に正孔に対する低いポテンシャルをもつ半導体、
又は金属から成るキャリア電荷の捕獲領域を設け、該逆
導電型半導体領域の中心部と該捕獲領域の距離をキャリ
ア電荷の拡散長以内にすると共に、該捕獲領域を浮遊電
位状態に保持するようにしたことを特徴とする半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18817691A JP2802971B2 (ja) | 1991-07-02 | 1991-07-02 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18817691A JP2802971B2 (ja) | 1991-07-02 | 1991-07-02 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0513784A JPH0513784A (ja) | 1993-01-22 |
| JP2802971B2 true JP2802971B2 (ja) | 1998-09-24 |
Family
ID=16219098
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18817691A Expired - Lifetime JP2802971B2 (ja) | 1991-07-02 | 1991-07-02 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2802971B2 (ja) |
-
1991
- 1991-07-02 JP JP18817691A patent/JP2802971B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0513784A (ja) | 1993-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Yamamoto et al. | Thin‐MIS‐Structure Si Negative‐Resistance Diode | |
| CN102473723B (zh) | 功率用半导体装置及其制造方法 | |
| JPS589366A (ja) | トランジスタ | |
| JP2005303027A (ja) | 半導体装置 | |
| KR100406247B1 (ko) | 옴접촉체를제조하는방법및이러한옴접촉체를구비한반도체소자 | |
| JPH07105496B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JP4282972B2 (ja) | 高耐圧ダイオード | |
| JP2786196B2 (ja) | 絶縁ゲート型半導体装置 | |
| US3210620A (en) | Semiconductor device providing diode functions | |
| US3500137A (en) | Cryogenic semiconductor devices | |
| EP0163031B1 (en) | Superconducting transistor | |
| JP3103655B2 (ja) | 半導体装置 | |
| US3225272A (en) | Semiconductor triode | |
| CN112951905A (zh) | 一种SiC逆导型绝缘栅双极型晶体管器件及其制造方法 | |
| JPH10335633A (ja) | Ｐ型領域上の接触 | |
| JP3673334B2 (ja) | 半導体ダイオード | |
| JP3963151B2 (ja) | 炭化珪素半導体装置 | |
| JP2802971B2 (ja) | 半導体装置 | |
| JP3103665B2 (ja) | 半導体装置 | |
| JPH0612823B2 (ja) | 二方向性の電力用高速ｍｏｓｆｅｔ素子 | |
| US4569118A (en) | Planar gate turn-off field controlled thyristors and planar junction gate field effect transistors, and method of making same | |
| EP0106044A2 (en) | Space charge modulating semiconductor device and circuit comprising it | |
| JP3142067B2 (ja) | 半導体装置 | |
| JPH04355966A (ja) | 静電誘導形半導体素子とその製造方法 | |
| JPH03173133A (ja) | 半導体装置およびその半導体装置を使用する電子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070717 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20080717 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090717 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090717 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 12 Free format text: PAYMENT UNTIL: 20100717 |