JP2802605B2 - ダミーボールを用いたｂｇａ半導体パッケージ及びその補修方法 - Google Patents

ダミーボールを用いたｂｇａ半導体パッケージ及びその補修方法

Info

Publication number
JP2802605B2
JP2802605B2 JP8002707A JP270796A JP2802605B2 JP 2802605 B2 JP2802605 B2 JP 2802605B2 JP 8002707 A JP8002707 A JP 8002707A JP 270796 A JP270796 A JP 270796A JP 2802605 B2 JP2802605 B2 JP 2802605B2
Authority
JP
Japan
Prior art keywords
dummy
balls
conductive ball
conductive
semiconductor package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP8002707A
Other languages
English (en)
Other versions
JPH09129771A (ja
Inventor
永坤 金
東兪 金
Original Assignee
エル・ジー・セミコン・カンパニー・リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エル・ジー・セミコン・カンパニー・リミテッド filed Critical エル・ジー・セミコン・カンパニー・リミテッド
Publication of JPH09129771A publication Critical patent/JPH09129771A/ja
Application granted granted Critical
Publication of JP2802605B2 publication Critical patent/JP2802605B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/225—Correcting or repairing of printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/02—Arrangements of circuit components or wiring on supporting structure
    • H05K7/10—Plug-in assemblages of components, e.g. IC sockets
    • H05K7/1053—Plug-in assemblages of components, e.g. IC sockets having interior leads
    • H05K7/1061—Plug-in assemblages of components, e.g. IC sockets having interior leads co-operating by abutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0286—Programmable, customizable or modifiable circuits
    • H05K1/0293—Individual printed conductors which are adapted for modification, e.g. fusable or breakable conductors, printed switches
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0305—Solder used for other purposes than connections between PCB or components, e.g. for filling vias or for programmable patterns
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0126—Dispenser, e.g. for solder paste, for supplying conductive paste for screen printing or for filling holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/041—Solder preforms in the shape of solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/17—Post-manufacturing processes
    • H05K2203/173—Adding connections between adjacent pads or conductors, e.g. for modifying or repairing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0047—Drilling of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ダミーボール（du
mmy ball）を用いたボールグリッドアレイ（ball grid
arrays 以下、ＢＧＡと略称す）半導体パッケージ及
びその補修方法に係るもので、詳しくは、ソルダージョ
イント部位に不良が発生したとき、局部的に補修を行い
得るダミーボールを用いたＢＧＡ半導体パッケージ及び
その補修方法に関するものである。
【０００２】
【従来の技術】従来ＢＧＡ半導体パッケージにおいて
は、図４に示したように、基板１の両方側上下両面に所
定大きさのレジストフィルム９が夫々接着され、それら
レシズトフィルム９間に貫通ホール８が夫々形成され、
それら貫通ホール８内部に上部５ａ及び下部５ｂを有す
る導体パターン５が夫々収納され、前記基板１上中央部
位に半導体チップ３が接着剤２により接着され、該半導
体チップ３上面両方側にパッド３ａが夫々形成されてそ
れらパッド３ａがワイヤー４により前記導体パターン５
の上部５ａに夫々ワイヤーボンディングされ、該導体パ
ターン５の下部５ｂとエポキシ成形体の下部露出面とに
は複数のソルダーボール６が夫々掛合されていた。
【０００３】叉、このような半導体パッケージを印刷回
路基板１０上に実装し、電気的に連結するときは、図５
に示したように、パッド１０ａの成形された印刷回路基
板１０上に、ＢＧＡ半導体パッケージの各ソルダーボー
ル６を夫々合致させ、リフロー（refLow）接合を施して
それらソルダーボール６を印刷回路基板１０上の各パッ
ド１０ａに夫々電気的に連結させていた。
【０００４】
【発明が解決しようとする課題】然るに、このような従
来ＢＧＡ半導体パッケージにおいては、各ソルだーボー
ルの電気的接続の不良な状態が発生した場合は、電気的
検査時にインピーダンスの値が上昇し、巳むを得ず全て
のソルダーボールを除去してクリーニング工程を施し、
再び、ＢＧＡ半導体パッケージの各ソルダーボール６を
印刷回路基板１０上の各パッド１０ａに電気的連結する
工程を施行するようになるという不都合な点があった。
【０００５】
【課題を解決するための手段】本発明の目的は、ダミー
ボールを用いソルダーボールの電気的連結不良状態が発
生したとき局部的に補修を行い得るダミーボールを用い
たＢＧＡ半導体パッケージ及びその補修方法を提供しよ
うとするものである。叉、本発明の他の目的は、半導体
パッケージを効率的に印刷回路基板上に実装して電気的
に連結させ、生産性を向上して原価を減少し得るダミー
ボールを用いたＢＧＡ半導体パッケージ及びその補修方
法を提供しようとするものである。
【０００６】そして、このような目的は、ＢＧＡ半導体
パッケージの基板下面エポキシ成形体の露出部位に複数
のダミー導電線ボールが所定間隔を置いて夫々掛合さ
れ、それらダミー導電性ボールの周辺放射状位置にアク
チーブ導電性ボールが夫々配置掛合され、それらアクチ
ーブ導電性ボールに対応する印刷回路基板上面に所定形
状の延長部を有したアクチーブ導電性ボールパッドが夫
々形成され、それらダミー導電性ボールに対応する印刷
回路基板上面に所定形状の延長部を有したダミー導電性
ボールパッドが夫々形成され、実装の場合それらアクチ
ーブ導電性ボールが各アクチーブ導電性ボールパッドに
電気的連結されるとき不良状態が発生すると、前記ダミ
ー導電性ボール及びダミー導電性ボールパッドにより該
不良の状態を補修し得るように構成されたダミーボール
を用いたＢＧＡ半導体パッケージを提供することにより
達成される。
【０００７】そして、このような目的は、印刷回路基板
上に所定形状の延長部を有する複数のダミー導電性ボー
ルパッドを夫々形成する段階と、それらダミー導電性ボ
ールパッドの周辺放射状位置に複数のアクチーブ導電性
ボールパッドを所定形状の延長部を有して夫々形成する
段階と、それらダミー導電性ボールパッド及びアクチー
ブ導電性ボールパッド上にダミー導電性ボール及びアク
チーブ導電性ボールを夫々付着する段階と、ＢＧＡ半導
体パッケージの基板下面エポキシ成形体の露出部位をそ
れらダミー導電性ボール及びアクチーブ導電性ボール上
に合致させリフロー接合を施してそれらアクチーブ導電
性ボールにより電気的連結する段階と、検査器を用い接
続の不良なアクチーブ導電性ボールを探索する段階と、
接続の不良なアクチーブ導電性ボールに隣接されたダミ
ー導電性ボールパッドの延長部と該不良なアクチーブ導
電性ボールのアクチーブ導電性ボールパッド延長部間の
半導体基板叉は印刷回路基板にマイクロドリルにより補
修孔を穿孔形成する段階と、該補修孔からソルダーペー
ストを注入しダミー導電性ボールの一部を該ダミー導電
性ボールパッド延長部から不良なアクチーブ導電性ボー
ルパッドの延長部を経て該不良なアクチーブ導電性ボー
ルに補充させ該不良なアクチーブ導電性ボールを補修す
る段階と、を順次行うＢＧＡ半導体パッケージの補修方
法を提供することにより達成される。
【０００８】
【発明の実施の形態】以下本発明の実施の形態に対し説
明する。図１及び図２に示したように、本発明に係るＢ
ＧＡ半導体パッケージにおいては、ＢＧＡ半導体パッケ
ージの基板１下面エポキシ成形体７の露出部位に複数の
ダミー導電性ボール１５ａが夫々配列掛合され、それら
導電性ボール１５ａの周辺放射状位置に複数のアクチー
ブ導電性ボール１５、１５ｂが夫々配置掛合され、それ
らダミー導電性ボール１５ａに対応する印刷回路基板１
０上面に所定形状の延長部１７を有するダミー導電性ボ
ールパッド２"j ａが夫々形成され、それらアクチーブ
導電性ボール１５に対応する印刷回路基板１０上面に所
定形状の延長部１７を有するアクチーブ導電性ボールパ
ッド２５、２５ｂが夫々形成され、半導体パッケージの
実装時にそれらアクチーブ導電性ボール１５が各アクチ
ーブ導電性ボールパッド２５に電気的連結されるとき不
良状態が発生すると、前記ダミー導電性ボール１５ａ及
びダミー導電性ボールパッド２５ａにより該不良状態を
補修し得るようになっている。
【０００９】この場合、前記アクチーブ導電性ボール１
５及びダミー導電性ボール１５ａは前記半導体基板１の
下面露出部位に掛合せず、前記印刷回路基板１０上に前
記アクチーブ導電性ボールパッド２５及びダミー導電性
ボールパッド２５ａを夫々形成するとき、それら形成さ
れたアクチーブ導電性ボールパッド２５及びダミー導電
性ボールパッド２５ａ上面にソルダーペーストと用いて
夫々アクチーブ導電性ボール１５及びダミー導電性ボー
ル１５ａを接着形成することもできる。且つ、該ダミー
導電性ボール１５ａは前記アクチーブ導電性ボール１５
とは異なって、半導体チップと電気的に連結されないよ
うに形成する。
【００１０】叉、図２に示したように、印刷回路基板１
０上にダミー導電性ボールパッド２５ａ及びアクチーブ
導電性ボールパッド２５を夫々形成する場合において
は、先ず、印刷回路基板１０上に所定間隔を置いてダミ
ー導電性ボールパッド２５ａが夫々十字状の延長部１７
を有して形成される。次いで、それらダミー導電性ボー
ルパッド２５ａに隣接された放射状の位置に夫々９０°
の角度を有してアクチーブ導電性ボールパッド２５がそ
れら十字状の延長部１７に対応する延長部１７を一方側
に有して印刷回路基板１０上に形成される。
【００１１】従って、本実施形態においては、印刷回路
基板上にダミー導電性ボールパッド２５ａを中心とし放
射状にアクチーブ導電性ボールパッド２５が夫々複数個
形成されるようになっているが、それらダミー導電性ボ
ールパッド及びアクチーブ導電性ボールパッドの配置形
態及び配置数の比率は多様な形態に変更して形成するこ
とができる。以下、本発明に係るダミーボールを用いた
ＢＧＡ半導体パッケータの補修方法について説明する。
先ず、印刷回路基板上のアクチーブ導電性パッド２５及
びダミー導電性パッド２５ａ上に、ＢＧＡ半導体基板１
下面のエポキシ成形体露出部位が合致され、リフロー接
合が施されてアクチーブ導電性ボール１５により該ＢＧ
Ａ半導体基板が印刷回路基板上に電気的連結された後、
電気的特性検査を施してそれらアクチーブ導電性ボール
１５の不良状態を探索する。次いで、例えば、図２に示
したアクチーブ導電性ボールパッド２５ｂ上の図１に示
したアクチーブ導電性ボール１５ｂが接続不良であると
判断されると、図３に示したように、該不良のアクチー
ブ導電性ボール１５ｂのアクチーブ導電性ボールパッド
２５ｂの延長部１７と該不良のアクチーブ導電性ボール
１５ｂに隣接されたダミー導電性ボールパッド２５ａの
延長部１７間の半導体基板１叉は印刷回路基板２０部位
をマイクロドリル叉はその他の切削工具により穿孔し補
修孔２１を形成する。次いで、該補修孔２１からソルダ
ーペーストを注入しダミー導電性ボール１５ａの一部を
ダミー導電性ボールパッド２５ａの延長部１７から不良
なアクチーブ導電性ボールパッド２５ｂの延長部１７を
経て該不良なアクチーブ導電性ボール１５ｂに補充さ
せ、該不良なアクチーブ導電性ボール１５ｂを補修して
電気的に連結する。
【００１２】
【発明の効果】以上説明したように、本発明に係るダミ
ーボールを用いたＢＧＡ半導体パッケージ及びその補修
方法においては、ダミー導電性ボールを用い、半導体基
板と印刷回路基板間の電気的連結時に不良な状態が発生
するとき、該ダミー導電性ボールにより不良な導電性ボ
ールを補修して電気的連結を行うようになっているた
め、従来不良発生時に全ての導電性ボールを除去し再施
行していた工程が省かれ、生産性の向上と原価の低廉化
とを図り得るという効果がある。
【図面の簡単な説明】
【図１】本発明に係るダミーボールを用いたＢＧＡ半導
体パッケージと印刷回路基板との電気的連結状態表示概
略断面図である。
【図２】本発明に係るダミー導電性ボールパッドの配置
状態を示した図１Ａ部の拡大表示図である。
【図３】本発明に係る不良なアクチーブ導電性ボールの
補修状態を示した説明図である。
【図４】従来ＢＧＡ半導体パッケージを示した縦断面図
である。
【図５】従来ＢＧＡ半導体パッケージと印刷回路基板と
の電気的連結状態表示概略断面図である。
【符号の説明】
１；基板 ３：半導体チップ ５：導体パターン ７：エポキシ成形体 １０：印刷回路基板 １５：導電性ボール １５ａ：ダミー導電性ボール １５ｂ：不良アクチーブ導電性ボール １５ｃ：アクチーブ導電性ボール １７：遅延部 ２１：補修孔 ２３：ソルダー ２４：注入器 ２５ａ：ダミー導電性ボールパッド ２５ｃ：アクチーブ導電性ボールパッド

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項１】ダミーボールを用いたＢＧＡ半導体パッケ
    ージであって、 ＢＧＡ半導体パッケージの基板下面エポキシ成形体の露
    出部位に複数のダミー導電性ボールが所定間隔を有して
    夫々掛合され、それらダミー導電性ボールの周辺放射状
    の位置にアクチーブ導電性ボールが夫々掛合され、それ
    らアクチーブ導電性ボールに対応する印刷回路基板上面
    に所定形状の延長部を有するアクチーブ導電性ボールパ
    ッドが夫々形成され、それらダミー導電性ボールに対応
    する印刷回路基板上面に所定形状の延長部を有するダミ
    ー導電性ボールパッドが夫々形成され、実装の場合それ
    らアクチーブ導電性ボールが各アクチーブ導電性ボール
    パッドに電気的に連結されるとき不良状態が発生する
    と、前記ダミー導電性ボール及びダミー導電性ボールパ
    ッドにより該不良状態を補修し得るように構成されたダ
    ミーボールを用いたＢＧＡ半導体パッケージ。
  2. 【請求項２】前記ダミー導電性ボールパッドは、前記印
    刷回路基板上に十字状に延長された延長部を有して形成
    される請求項１記載のダミーボールを用いたＢＧＡ半導
    体パッケージ。
  3. 【請求項３】 前記アクチーブ導電性ボールパッドは、
    前記印刷回路基板上に隣接されて前記十字状延長部を有
    するダミー導電性ボールパッドの隣接された延長部位に
    対応し一方側にのみ延長される延長部を有して形成され
    る請求項２記載のダミーボールを用いたＢＧＡ半導体パ
    ッケージ。
  4. 【請求項４】前記ダミー導電性ボールは、前記半導体パ
    ッケージのチップとは電気的に連結されないように形成
    される請求項１記載のダミーボールを用いたＢＧＡ半導
    体パッケージ。
  5. 【請求項５】ダミーボールを用いたＢＧＡ半導体バッケ
    ージの電気的連結部位の補修方法であって、 、印刷回路基板上のアクチーブ導電性パッド及びダミ
    ー導電性パッド上に、半導体基板下面のエポキシ成形体
    の露出部位が合致され、リフロー接合が施されてアクチ
    ーブ導電性ボールにより該半導体基板が印刷回路基板上
    に電気的連結される工程と、 、電気的特性検査を施しそれらアクチーブ導電性ボー
    ルの接続不良状態を探索する工程と、 不良状態が検出されたとき、該不良なアクチーブ導電
    性ボールのアクチーブ導電性ボールパッドの延長部と該
    不良なアクチーブ導電性ボールに隣接されたダミー導電
    性ボールパッドの延長部間の半導体基板叉は印刷回路基
    板部位をマイクロドリルにより穿孔し補修孔を形成する
    工程と、 、該補修孔からソルダーペーストを注入しダミー導電
    性ボールの一部をダミー導電性ボールパッドの延長部か
    ら不良なアクチーブ導電性ボールパッドの延長部を経て
    該不良なアクチーブ導電性ボールに補充させ、該不良な
    アクチーブ導電性ボールを補修して電気的連結させる工
    程と、 を順次行うダミーボールを用いたＢＧＡ半導体パッケー
    ジの補修方法。
JP8002707A 1995-10-19 1996-01-11 ダミーボールを用いたｂｇａ半導体パッケージ及びその補修方法 Expired - Fee Related JP2802605B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR95P36169 1995-10-19
KR1019950036169A KR0157906B1 (ko) 1995-10-19 1995-10-19 더미볼을 이용한 비지에이 패키지 및 그 보수방법

Publications (2)

Publication Number Publication Date
JPH09129771A JPH09129771A (ja) 1997-05-16
JP2802605B2 true JP2802605B2 (ja) 1998-09-24

Family

ID=19430682

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8002707A Expired - Fee Related JP2802605B2 (ja) 1995-10-19 1996-01-11 ダミーボールを用いたｂｇａ半導体パッケージ及びその補修方法

Country Status (3)

Country Link
US (1) US5748450A (ja)
JP (1) JP2802605B2 (ja)
KR (1) KR0157906B1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990025708A (ko) * 1997-09-13 1999-04-06 윤종용 인쇄회로기판의 랜드패턴
JP4311774B2 (ja) 1998-03-11 2009-08-12 富士通株式会社 電子部品パッケージおよびプリント配線板
KR100541397B1 (ko) * 1998-06-25 2006-05-09 삼성전자주식회사 절연된 더미 솔더 볼을 갖는 비지에이 패키지
JP2000058704A (ja) * 1998-08-11 2000-02-25 Fujitsu Ltd Ｌｓｉパッケージ及びそのインナーリード配線方法
KR100339020B1 (ko) 1999-08-02 2002-05-31 윤종용 반도체칩 패키징 시스템 및 이를 이용한 반도체칩 패키징 방법
US6326554B1 (en) * 2000-03-23 2001-12-04 Motorola, Inc. Surface mount flexible interconnect and component carrier
US7276802B2 (en) * 2002-04-15 2007-10-02 Micron Technology, Inc. Semiconductor integrated circuit package having electrically disconnected solder balls for mounting
US6650016B1 (en) * 2002-10-01 2003-11-18 International Business Machines Corporation Selective C4 connection in IC packaging
US6977213B1 (en) * 2004-08-27 2005-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. IC chip solder bump structure and method of manufacturing same
CN100416807C (zh) * 2004-10-20 2008-09-03 力晶半导体股份有限公司 半导体封装结构及其制造方法
KR100691488B1 (ko) * 2004-12-28 2007-03-09 주식회사 하이닉스반도체 반도체 패키지
KR100702969B1 (ko) * 2005-04-19 2007-04-03 삼성전자주식회사 더미 솔더 볼을 갖는 ｂｇａ형 반도체 칩 패키지의 기판 실장 구조
JP2006303173A (ja) * 2005-04-20 2006-11-02 Mitsubishi Electric Corp 回路基板デバイスおよびその製造方法
JP2008227271A (ja) * 2007-03-14 2008-09-25 Fujitsu Ltd 電子装置および電子部品実装方法
WO2016119118A1 (zh) * 2015-01-27 2016-08-04 华为技术有限公司 一种电子模块返修方法
US10881007B2 (en) * 2017-10-04 2020-12-29 International Business Machines Corporation Recondition process for BGA using flux

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53129863A (en) * 1977-04-19 1978-11-13 Fujitsu Ltd Multilayer printed board
DE3402970A1 (de) * 1984-01-28 1985-08-01 Philips Patentverwaltung Gmbh, 2000 Hamburg Kontaktierungssystem fuer 2-polige elektronische bauelemente, insbesondere halbleiterbauelemente
US4700016A (en) * 1986-05-16 1987-10-13 International Business Machines Corporation Printed circuit board with vias at fixed and selectable locations
US4829404A (en) * 1987-04-27 1989-05-09 Flexmark, Inc. Method of producing a flexible circuit and master grid therefor
US5081561A (en) * 1988-02-19 1992-01-14 Microelectronics And Computer Technology Corporation Customizable circuitry
US4888665A (en) * 1988-02-19 1989-12-19 Microelectronics And Computer Technology Corporation Customizable circuitry
US5224022A (en) * 1990-05-15 1993-06-29 Microelectronics And Computer Technology Corporation Reroute strategy for high density substrates
US5220490A (en) * 1990-10-25 1993-06-15 Microelectronics And Computer Technology Corporation Substrate interconnect allowing personalization using spot surface links
US5243140A (en) * 1991-10-04 1993-09-07 International Business Machines Corporation Direct distribution repair and engineering change system
US5264664A (en) * 1992-04-20 1993-11-23 International Business Machines Corporation Programmable chip to circuit board connection
CA2138032A1 (en) * 1992-06-19 1994-01-06 Allen D. Hertz Self-aligning electrical contact array

Also Published As

Publication number Publication date
KR970024035A (ko) 1997-05-30
US5748450A (en) 1998-05-05
JPH09129771A (ja) 1997-05-16
KR0157906B1 (ko) 1998-12-01

Similar Documents

Publication Publication Date Title
JP2802605B2 (ja) ダミーボールを用いたｂｇａ半導体パッケージ及びその補修方法
KR100595047B1 (ko) 공간적칩배열장치의제조방법및그장치
JP2763020B2 (ja) 半導体パッケージ及び半導体装置
WO2003021672A3 (en) An electronic package having a thermal stretching layer
US20030160626A1 (en) Probe card and method of testing wafer having a plurality of semiconductor devices
JPH0621326A (ja) Ｐｃｂ基板上の多重パッケージ・モジュールとその作成方法
US6013953A (en) Semiconductor device with improved connection reliability
KR19980028019A (ko) 인쇄회로기판 스트립 구조와 이를 이용한 반도체 패키지 제조방법
US6727718B2 (en) Electronic component package, printed circuit board, and method of inspecting the printed circuit board
JP3459765B2 (ja) 実装検査システム
US20020061668A1 (en) Probe card and method of fabricating same
US6372543B1 (en) Wrap-around interconnect for fine pitch ball grid array
US5789930A (en) Apparatus and method to test for known good die
US7015585B2 (en) Packaged integrated circuit having wire bonds and method therefor
US6010058A (en) BGA package using a dummy ball and a repairing method thereof
US6002267A (en) In-line voltage plane tests for multi-chip modules
US6492715B1 (en) Integrated semiconductor package
US6509646B1 (en) Apparatus for reducing an electrical noise inside a ball grid array package
JP2837521B2 (ja) 半導体集積回路装置およびその配線変更方法
US6229219B1 (en) Flip chip package compatible with multiple die footprints and method of assembling the same
US20030094966A1 (en) Method for testing electrical characteristics of bumps
KR940006872Y1 (ko) 멀티 칩 모듈(Multi Chip Module)의 회로기판 구조
JPH08181239A (ja) フリップチップ実装用回路基板
US5519579A (en) Method and apparatus for replacing directly attached chip
JPH10335520A (ja) 表面実装型電子部品、配線基板、実装基板及び実装方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980602

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070717

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080717

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080717

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090717

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090717

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100717

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110717

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110717

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120717

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130717

Year of fee payment: 15

LAPS Cancellation because of no payment of annual fees