JP2801343B2 - 電源装置 - Google Patents
電源装置Info
- Publication number
- JP2801343B2 JP2801343B2 JP3172890A JP3172890A JP2801343B2 JP 2801343 B2 JP2801343 B2 JP 2801343B2 JP 3172890 A JP3172890 A JP 3172890A JP 3172890 A JP3172890 A JP 3172890A JP 2801343 B2 JP2801343 B2 JP 2801343B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- power supply
- voltage
- transformer
- waveform
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Power Conversion In General (AREA)
- Dc-Dc Converters (AREA)
Description
【発明の詳細な説明】 〔技術分野〕 本発明は電圧共振型のスイツチング電源装置に関する
ものであり、特に複写機・プリンタ等の電源として好適
な電源装置に関するものである。
ものであり、特に複写機・プリンタ等の電源として好適
な電源装置に関するものである。
従来共振型のコンバーターに於いては、負荷変動等に
より、共振条件が変化して、フライバツクパルス幅が変
わる場合がある。このため通常は、別の巻線からフライ
バツクパルスを取りだして、フライバツクパルスと同期
を取り、ドライブする手法がよく利用される。
より、共振条件が変化して、フライバツクパルス幅が変
わる場合がある。このため通常は、別の巻線からフライ
バツクパルスを取りだして、フライバツクパルスと同期
を取り、ドライブする手法がよく利用される。
しかしながら従来例では、以下の欠点が存在する。
従来は二次側等の別巻線にて検出巻線を設けていた
が、２次側の出力巻線数が多くなると、トランスの巻線
スペースやピンの取り出しの制約により、検出巻線を設
けるスペースがなくなる。
が、２次側の出力巻線数が多くなると、トランスの巻線
スペースやピンの取り出しの制約により、検出巻線を設
けるスペースがなくなる。
上述二次側等の別巻線にての検出巻線出は、２次側の
出力巻線数が多くなると、各巻線により結合の度合いが
異なり、必要とする巻線から出力を取る場合に良好な波
形を取りだせなくなる。
出力巻線数が多くなると、各巻線により結合の度合いが
異なり、必要とする巻線から出力を取る場合に良好な波
形を取りだせなくなる。
本発明は上記点に鑑みてなされたもので、その目的と
するところは、小型化、低コスト化を図るとともに、良
好なスイツチングを可能とする電源装置を提供すること
にある。
するところは、小型化、低コスト化を図るとともに、良
好なスイツチングを可能とする電源装置を提供すること
にある。
本発明では、電圧共振型のスイツチング電源装置にお
いて、トランス１次側のスイツチング手段のスイツチン
グ電流を検出する電流検出手段を備え、前記電流検出手
段の出力に基づいて過電流の検出及びフライバツク同期
信号の出力を行う。
いて、トランス１次側のスイツチング手段のスイツチン
グ電流を検出する電流検出手段を備え、前記電流検出手
段の出力に基づいて過電流の検出及びフライバツク同期
信号の出力を行う。
更に、前記電流検出手段はカレントトランスを有し、
前記カレントトランスの２次巻線の両端子に電流−電圧
変換手段を接続し、各々の電流−電圧変換手段の出力に
基づいて過電流検出及びフライバツク同期信号の出力を
行う。
前記カレントトランスの２次巻線の両端子に電流−電圧
変換手段を接続し、各々の電流−電圧変換手段の出力に
基づいて過電流検出及びフライバツク同期信号の出力を
行う。
これにより、１次側のスイツチング電流検出と同時に
フライバツク同期信号の出力を行うことが可能になる。
フライバツク同期信号の出力を行うことが可能になる。
第１図は、本発明の一実施例の電源装置を示す回路図
である。図中T201は電圧共振型のコンバータトランスで
ある。電圧共振型のコンバータトランスT201の一次側
は、AC入力１より入力された商用電源は、入力フイルタ
ー２を介してダイオードブリツジD101とコンデンサC101
とで整流された後、コンバータトランスT201へ供給され
ている。
である。図中T201は電圧共振型のコンバータトランスで
ある。電圧共振型のコンバータトランスT201の一次側
は、AC入力１より入力された商用電源は、入力フイルタ
ー２を介してダイオードブリツジD101とコンデンサC101
とで整流された後、コンバータトランスT201へ供給され
ている。
尚、コンデンサCPは、コンバータトランスT201のため
の共振用コンデンサーである。
の共振用コンデンサーである。
Q101はコンバータトランスT201の１次巻線L1をオン・
オフするためのスイツチ手段であって、パワーMOS・FET
により構成されている。
オフするためのスイツチ手段であって、パワーMOS・FET
により構成されている。
本電源では、二次側制御であるために、パワーMOS・F
ETQ101のドライブは、二次側にある制御回路３にて発生
されたドライブパルスをパルストランスT203を介してFE
Tドライブ回路４に印加することによりドライブする。
また、の補助電源回路は、の二次側制御回路にて電
源立ち上げ時に必要となる。
ETQ101のドライブは、二次側にある制御回路３にて発生
されたドライブパルスをパルストランスT203を介してFE
Tドライブ回路４に印加することによりドライブする。
また、の補助電源回路は、の二次側制御回路にて電
源立ち上げ時に必要となる。
T202は、Q101で示されるパワーMOS・FETに流れるスイ
ツチング電流を検出するためのカレント・トランスであ
る。本実施例ではカレント・トランスを電源一次側のパ
ワーMOS・FETQ101のソース側とダイオードブリツジD101
のマイナス端子の間に挿入される。カレント・トランス
T202は、電源一次側のパワーMOS・FETQ101スイツチング
電流を検出して、トランスの巻数比の電流を二次側に伝
達している。
ツチング電流を検出するためのカレント・トランスであ
る。本実施例ではカレント・トランスを電源一次側のパ
ワーMOS・FETQ101のソース側とダイオードブリツジD101
のマイナス端子の間に挿入される。カレント・トランス
T202は、電源一次側のパワーMOS・FETQ101スイツチング
電流を検出して、トランスの巻数比の電流を二次側に伝
達している。
カレントトランスT202の二次側では、トランジスタQ1
03,抵抗R103,ダイオードD107からなる電圧電流変換手段
とトランジスタQ104,抵抗R104,ダイオードD108からなる
電圧電流変換手段の両回路がカレント・トランスT202の
二次側の端子各々に接続される。
03,抵抗R103,ダイオードD107からなる電圧電流変換手段
とトランジスタQ104,抵抗R104,ダイオードD108からなる
電圧電流変換手段の両回路がカレント・トランスT202の
二次側の端子各々に接続される。
制御回路３はトランジスタQ103による出力に基づいて
過電流検出を行う。又、トランジスタQ104による出力は
制御回路３にフライバツク同期信号として入力する。
過電流検出を行う。又、トランジスタQ104による出力は
制御回路３にフライバツク同期信号として入力する。
又、コンバータトランスT201の２次側には複数の２次
巻線L2〜L5が設けられており、低圧から高圧まで種々の
出力（Ａ〜Ｅ）を取り出すことが可能となっている。２
次巻線L2からはダイオードD106,コンデンサC107を介し
て整流平滑された高圧出力Ｂが取り出される。又、２次
巻線L3からはダイオードD105,コンデンサC102により整
流平滑され、抵抗R101,R102を介して高圧出力Ａが取り
出される。尚、高圧出力A,Bは各種帯電器に供給され
る。２次巻線L3からの出力電圧は抵抗R105,R106により
検出され、制御回路３に入力する。制御回路３ではこの
検出電圧に応じてパルストランスT202を制御する。又、
高圧出力Ａは制御回路３からの信号によりオン・オフが
制御される高耐圧トランジスタQ105によりシリーズ制御
される。又、２次巻線L4からはダイオードD103,コンデ
ンサC103,C104を介して＋24VのDC出力Ｃ及びダイオード
D104、コンデンサC105,C106、三端子レギユレータQ102
及びコンデンサC107を介して＋5VのDC出力Ｄが取り出さ
れる。この＋5Vの電源は複写装置の各部制御をおこなう
マイクロコンピユータ及びメモリ等の周辺回路の電源と
して用いられる。又２次巻線L5からは安定器210を介し
て原稿露光のための蛍光灯LAMPにAC出力Ｅを供給する。
蛍光灯LAMPを余熱するか、あるいは点灯させるかは、蛍
光灯のフイラメントの一端をダイオードブリツジD102,
トランジスタQ106により制御することによって切り換え
られる。このトランジスタQ106も制御回路３からの信号
によりオン・オフが制御される。
巻線L2〜L5が設けられており、低圧から高圧まで種々の
出力（Ａ〜Ｅ）を取り出すことが可能となっている。２
次巻線L2からはダイオードD106,コンデンサC107を介し
て整流平滑された高圧出力Ｂが取り出される。又、２次
巻線L3からはダイオードD105,コンデンサC102により整
流平滑され、抵抗R101,R102を介して高圧出力Ａが取り
出される。尚、高圧出力A,Bは各種帯電器に供給され
る。２次巻線L3からの出力電圧は抵抗R105,R106により
検出され、制御回路３に入力する。制御回路３ではこの
検出電圧に応じてパルストランスT202を制御する。又、
高圧出力Ａは制御回路３からの信号によりオン・オフが
制御される高耐圧トランジスタQ105によりシリーズ制御
される。又、２次巻線L4からはダイオードD103,コンデ
ンサC103,C104を介して＋24VのDC出力Ｃ及びダイオード
D104、コンデンサC105,C106、三端子レギユレータQ102
及びコンデンサC107を介して＋5VのDC出力Ｄが取り出さ
れる。この＋5Vの電源は複写装置の各部制御をおこなう
マイクロコンピユータ及びメモリ等の周辺回路の電源と
して用いられる。又２次巻線L5からは安定器210を介し
て原稿露光のための蛍光灯LAMPにAC出力Ｅを供給する。
蛍光灯LAMPを余熱するか、あるいは点灯させるかは、蛍
光灯のフイラメントの一端をダイオードブリツジD102,
トランジスタQ106により制御することによって切り換え
られる。このトランジスタQ106も制御回路３からの信号
によりオン・オフが制御される。
第２図は第１図に示す回路各部における波形図であ
る。
る。
以下では、この波形例を使用して第１図と併せて説明
を行う。
を行う。
部の波形は、コンバータトランスT201のスイツチン
グを行うパワーMOS・FETQ101のドレイン電流波形であ
る。
グを行うパワーMOS・FETQ101のドレイン電流波形であ
る。
部の波形は、コンバータトランスT201のスイツチン
グを行うパワーMOS・FETQ101のドレイン電圧波形であ
る。
グを行うパワーMOS・FETQ101のドレイン電圧波形であ
る。
部の波形は抵抗R103の両端電圧波形である。
部の波形は抵抗R104の両端電圧波形である。
第２図の部の波形では電流が正・負に流れている
が、これは正方向が通常のスイツチング・オン時の電流
波形であり、コンバータトランスT201の一次側巻線のイ
ンダクタンスによって決定される電流波形である。
が、これは正方向が通常のスイツチング・オン時の電流
波形であり、コンバータトランスT201の一次側巻線のイ
ンダクタンスによって決定される電流波形である。
また負方向は、部の波形と一緒に見ると、部のパ
ワーMOS・FETのドレイン電圧波形、すなわちコンバータ
トランスT201のフライバツク波形の立ち下がり部に流れ
ていることからも明らかであるが、スイツチング・オフ
の回生電流に相当している。
ワーMOS・FETのドレイン電圧波形、すなわちコンバータ
トランスT201のフライバツク波形の立ち下がり部に流れ
ていることからも明らかであるが、スイツチング・オフ
の回生電流に相当している。
以上に示した電流を本実施例ではカレント・トランス
T202を介して二次側に伝達し、二次側ではトランジスタ
Q103,抵抗R103,ダイオードD107からなる電圧電流変換手
段と、トランジスタQ104,抵抗R104,ダイオードD108から
なる電圧電流変換手段の両回路が接続されており、抵抗
R103の両端電圧波形が部の波形に相当し、抵抗R104の
両端電圧波形が部の波形に相当している。
T202を介して二次側に伝達し、二次側ではトランジスタ
Q103,抵抗R103,ダイオードD107からなる電圧電流変換手
段と、トランジスタQ104,抵抗R104,ダイオードD108から
なる電圧電流変換手段の両回路が接続されており、抵抗
R103の両端電圧波形が部の波形に相当し、抵抗R104の
両端電圧波形が部の波形に相当している。
部の波形は第１図からも明らかなように一次側電流
の正方向と比例した波形となり、これよりR103の抵抗値
をカレント・トランスT202の二次側電流値との間で任意
の設定にすることにより過電流検知が可能となる。この
過電流検知は、パワーMOS・FETや周辺回路の保護の為に
必要となる。本実施例では、トランジスタQ103にて所定
値を検出して、スイツチさせてこれを二次側の制御回路
３に接続している。
の正方向と比例した波形となり、これよりR103の抵抗値
をカレント・トランスT202の二次側電流値との間で任意
の設定にすることにより過電流検知が可能となる。この
過電流検知は、パワーMOS・FETや周辺回路の保護の為に
必要となる。本実施例では、トランジスタQ103にて所定
値を検出して、スイツチさせてこれを二次側の制御回路
３に接続している。
部の波形は第１図からも明らかなように一次側電流
の正負方向を反転した波形となり、即ち一次側電流の負
電流を検出可能としたものであり、これよりR104の抵抗
値をカレント・トランスT202の二次電流値との間で任意
の設定にすることにより負電流検知が可能となる。
の正負方向を反転した波形となり、即ち一次側電流の負
電流を検出可能としたものであり、これよりR104の抵抗
値をカレント・トランスT202の二次電流値との間で任意
の設定にすることにより負電流検知が可能となる。
ここで負電流のたちあがりに対応したのはの波形や
前述のようにフライバツク電圧の立ち下がり部に対応し
ていることにより、フライバツク同期信号として検出可
能となる。
前述のようにフライバツク電圧の立ち下がり部に対応し
ていることにより、フライバツク同期信号として検出可
能となる。
本実施例ではトランジスタQ104にて所定値を検出し
て、スイツチさせてこれを二次側の制御回路３に接続し
ている。部の波形では、正方向の電圧波形が一定値で
クランプされているが、これはトランジスタQ104のベー
ス・エミツタ電圧（VBE電圧）である。また図示はされ
ていないが、負方向もダイオードD108によって所定値以
上はクランプされる。
て、スイツチさせてこれを二次側の制御回路３に接続し
ている。部の波形では、正方向の電圧波形が一定値で
クランプされているが、これはトランジスタQ104のベー
ス・エミツタ電圧（VBE電圧）である。また図示はされ
ていないが、負方向もダイオードD108によって所定値以
上はクランプされる。
同様に部の波形も図示はされていないが正方向はト
ランジスタQ103で所定値以上はクランプされ、負方向も
ダイオードD107によって所定値以上は、クランプされ
る。
ランジスタQ103で所定値以上はクランプされ、負方向も
ダイオードD107によって所定値以上は、クランプされ
る。
以上のように一つのカレント・トランスT202の二次側
の端子おのおのに電流電圧変換手段を設ける事により、
フライバツク同期信号と過電流が同時に検出可能とな
る。
の端子おのおのに電流電圧変換手段を設ける事により、
フライバツク同期信号と過電流が同時に検出可能とな
る。
第３図は本発明の別の実施例を示す回路図である。こ
こでは第１図の電流電圧変換手段のトランジスタQ103,Q
104の代りにコンパレータQ203,Q204を用いて過電流の検
出及びフライバツク同期信号の取り出しを行っている。
先の実施例の様にトランジスタでのスイツチではトラン
ジスタのVbe電圧に依存する為に温度特性を持つが、本
実施例の如くトランジスタに代えて、コンパレータを用
いることにより、これを解決したものとなっている。な
おコンパレータの検知レベルの極性は制御回路によって
任意に設定することが可能である。
こでは第１図の電流電圧変換手段のトランジスタQ103,Q
104の代りにコンパレータQ203,Q204を用いて過電流の検
出及びフライバツク同期信号の取り出しを行っている。
先の実施例の様にトランジスタでのスイツチではトラン
ジスタのVbe電圧に依存する為に温度特性を持つが、本
実施例の如くトランジスタに代えて、コンパレータを用
いることにより、これを解決したものとなっている。な
おコンパレータの検知レベルの極性は制御回路によって
任意に設定することが可能である。
第４図は、本発明の更に別の実施例を示す回路図であ
る。ここではカレントトランスT202のの両端のレベル差
チエツクをコンパレータQ303を用いて行うと、それぞれ
フライバツク同期信号と過電流検知を立上り時、立下り
時の状態変化時につかむ事が可能となる。又、この場合
もコンパレータの極性の入れ替えにより立上り、立下り
どちらで検出するかは任意に設定可能である。これによ
ってコンパレータは１つでレベルの変化点をつかむ手法
で過電流及びフライバツク同期信号の検出ができる。
る。ここではカレントトランスT202のの両端のレベル差
チエツクをコンパレータQ303を用いて行うと、それぞれ
フライバツク同期信号と過電流検知を立上り時、立下り
時の状態変化時につかむ事が可能となる。又、この場合
もコンパレータの極性の入れ替えにより立上り、立下り
どちらで検出するかは任意に設定可能である。これによ
ってコンパレータは１つでレベルの変化点をつかむ手法
で過電流及びフライバツク同期信号の検出ができる。
又、第５図は本発明の更に別の実施例を示す回路図で
ある。この例では、過電流検知回路の機能向上を目指し
て、過電流検知にウインドコンパレータにて、検知レベ
ルと電流検知解除レベルとにレベル差を与えている。
ある。この例では、過電流検知回路の機能向上を目指し
て、過電流検知にウインドコンパレータにて、検知レベ
ルと電流検知解除レベルとにレベル差を与えている。
これにより電源のプロテクト回路のノイズによる誤動
作を防止することができる。
作を防止することができる。
尚、第５図中では、ウインドコンパレータはQ403とR1
07〜R110から成るヒステリシス付の非反転型のコンパレ
ータにて構成されている。
07〜R110から成るヒステリシス付の非反転型のコンパレ
ータにて構成されている。
以上説明したように、本発明によれば電流検出用トラ
ンスの２次側の巻線両端にそれぞれに電流−電圧変換手
段を備える事で、１次側電流の検出とフライバツク同期
信号の取り出しを同時に行うことが可能となり、電源装
置の小型化コストダウンはもとより正確にフライバツク
同期信号を検出し駆動することが可能となる。
ンスの２次側の巻線両端にそれぞれに電流−電圧変換手
段を備える事で、１次側電流の検出とフライバツク同期
信号の取り出しを同時に行うことが可能となり、電源装
置の小型化コストダウンはもとより正確にフライバツク
同期信号を検出し駆動することが可能となる。
第１図は本発明の一実施例である電源装置の回路図、 第２図は第１図に示した回路の各部の信号波形図、 第３図〜第５図は本発明の別の実施例である電源装置の
回路図である。 図中、１はAC入力、２は入力フイルタ、３は制御回路、
４はFETドライブ回路、５は補助電源、T201はコンバー
タトランス、T202はカレントトランスである。
回路図である。 図中、１はAC入力、２は入力フイルタ、３は制御回路、
４はFETドライブ回路、５は補助電源、T201はコンバー
タトランス、T202はカレントトランスである。
Claims (2)
- 【請求項１】電圧共振型のスイツチング電源装置におい
て、トランス１次側のスイツチング手段のスイツチング
電流を検出する電流検出手段を備え、前記検出手段の出
力に基づいて過電流の検出及びフライバツク同期信号の
出力を行うことを特徴とする電源装置。 - 【請求項２】特許請求の範囲第１項において、前記電流
検出手段はカレントトランスを有し、前記カレントトラ
ンスの２次巻線の両端子に電流−電圧変換手段を接続
し、各々の電流−電圧変換手段の出力に基づいて過電流
検出及びフライバツク同期信号の出力を行うことを特徴
とする電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3172890A JP2801343B2 (ja) | 1990-02-13 | 1990-02-13 | 電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3172890A JP2801343B2 (ja) | 1990-02-13 | 1990-02-13 | 電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03235659A JPH03235659A (ja) | 1991-10-21 |
| JP2801343B2 true JP2801343B2 (ja) | 1998-09-21 |
Family
ID=12339103
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3172890A Expired - Fee Related JP2801343B2 (ja) | 1990-02-13 | 1990-02-13 | 電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2801343B2 (ja) |
-
1990
- 1990-02-13 JP JP3172890A patent/JP2801343B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03235659A (ja) | 1991-10-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6125046A (en) | Switching power supply having a high efficiency starting circuit | |
| EP0765022B1 (en) | Uninterrupted switching regulator | |
| JP2801343B2 (ja) | 電源装置 | |
| EP0061730A2 (en) | Transistor inverter device | |
| JP2838712B2 (ja) | 電源装置 | |
| JP4337235B2 (ja) | 自励発振型電力変換器の間欠駆動方法および装置 | |
| KR100344784B1 (ko) | 스위칭 전원장치 | |
| JP2773534B2 (ja) | 直流電源装置 | |
| JP3543287B2 (ja) | 電源回路 | |
| JP2004040901A (ja) | 絶縁型電源装置 | |
| JPH035928Y2 (ja) | ||
| JPS6377383A (ja) | 起動回路 | |
| JP2629585B2 (ja) | 突入電流抑制回路 | |
| JPH0717273Y2 (ja) | 直流電源の突入電流制限回路 | |
| JP3767322B2 (ja) | 電源装置 | |
| JPH06303773A (ja) | スイッチングレギュレータ回路 | |
| JP2001128456A (ja) | 同期整流回路及び電源装置 | |
| JPH0534023Y2 (ja) | ||
| JPH0537672Y2 (ja) | ||
| JPS61245220A (ja) | 電源回路 | |
| JP2004274881A (ja) | 電源装置 | |
| JPS62262660A (ja) | 直流安定化電源装置 | |
| JPH06165489A (ja) | スイッチング電源 | |
| JPH0720336B2 (ja) | 停電検出回路 | |
| JPH01268455A (ja) | スイッチング電源の入力電圧検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |