JP2797809B2 - 自動利得制御回路 - Google Patents
自動利得制御回路Info
- Publication number
- JP2797809B2 JP2797809B2 JP4017401A JP1740192A JP2797809B2 JP 2797809 B2 JP2797809 B2 JP 2797809B2 JP 4017401 A JP4017401 A JP 4017401A JP 1740192 A JP1740192 A JP 1740192A JP 2797809 B2 JP2797809 B2 JP 2797809B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- current
- gain control
- output
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
- Amplifiers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、自動利得制御回路に関
し、特に磁気記録再生装置の記録増幅回路の自動利得制
御回路に関する。
し、特に磁気記録再生装置の記録増幅回路の自動利得制
御回路に関する。
【０００２】
【従来の技術】従来の磁気記録再生装置の記録増幅回路
の自動利得制御回路を図３に示す。第１の電圧制御増幅
回路２は、第１の入力端子１を介して与えらえる周波数
変調された輝度信号を増幅し、加算回路３に出力する。
第２の電圧制御増幅回路５は，第２の入力端子４を介し
て与えられる低域変換色信号を、第２の制御信号入力端
子６に与えられる制御電圧に応じた増幅率で増幅し、加
算回路３に出力する。加算回路３は、第１の電圧制御増
幅回路２の出力と、第２の電圧制御増幅回路５の出力を
加算し、ミュートパルス入力端子２０に与えられるミュ
ートパルスにより制御されるミュートスイッチ７を介し
て端子８に出力する。端子８は、第１のコンデンサＣ１
と第１の抵抗Ｒ１の直列回路から成る電圧−電流変換回
路９を介して端子１０に接続される。ここで、端子１０
は、電流増幅回路１１の入力に接続されているが、電流
増幅回路１１の入力インピーダンスは電圧−電流変換回
路９のインピーダンスに対して１０％のオーダーとなる
様低く設定されているので、端子８に出力された電圧
は、その電圧を電圧−電流変換回路９のインピーダンス
で割った値とほぼ等しい電流に変換されて、端子１０を
介して電流増幅回路１１に与えられる。電流増幅回路１
１は、端子１０に流入する電流を増幅し、記録電流出力
端子１２を介して記録ヘッドＬ１に出力する。ダンピン
グ抵抗Ｒ２は、電流増幅回路１１の出力容量、及び記録
ヘッドＬ１までの配線が有する浮遊容量等と、記録ヘッ
ドＬ１のインダクタンスとの共振よって生じる記録電流
の周波数に対する変動を緩和するために、記録電流出力
端子１２と接地間に接続される。記録ヘッドＬ１を流れ
る電流は記録電流検出端子１３を介して記録電流検出回
路１４を与えられて電圧に変換され、検波回路１５によ
り検波されて比較回路１６に与えられる。
の自動利得制御回路を図３に示す。第１の電圧制御増幅
回路２は、第１の入力端子１を介して与えらえる周波数
変調された輝度信号を増幅し、加算回路３に出力する。
第２の電圧制御増幅回路５は，第２の入力端子４を介し
て与えられる低域変換色信号を、第２の制御信号入力端
子６に与えられる制御電圧に応じた増幅率で増幅し、加
算回路３に出力する。加算回路３は、第１の電圧制御増
幅回路２の出力と、第２の電圧制御増幅回路５の出力を
加算し、ミュートパルス入力端子２０に与えられるミュ
ートパルスにより制御されるミュートスイッチ７を介し
て端子８に出力する。端子８は、第１のコンデンサＣ１
と第１の抵抗Ｒ１の直列回路から成る電圧−電流変換回
路９を介して端子１０に接続される。ここで、端子１０
は、電流増幅回路１１の入力に接続されているが、電流
増幅回路１１の入力インピーダンスは電圧−電流変換回
路９のインピーダンスに対して１０％のオーダーとなる
様低く設定されているので、端子８に出力された電圧
は、その電圧を電圧−電流変換回路９のインピーダンス
で割った値とほぼ等しい電流に変換されて、端子１０を
介して電流増幅回路１１に与えられる。電流増幅回路１
１は、端子１０に流入する電流を増幅し、記録電流出力
端子１２を介して記録ヘッドＬ１に出力する。ダンピン
グ抵抗Ｒ２は、電流増幅回路１１の出力容量、及び記録
ヘッドＬ１までの配線が有する浮遊容量等と、記録ヘッ
ドＬ１のインダクタンスとの共振よって生じる記録電流
の周波数に対する変動を緩和するために、記録電流出力
端子１２と接地間に接続される。記録ヘッドＬ１を流れ
る電流は記録電流検出端子１３を介して記録電流検出回
路１４を与えられて電圧に変換され、検波回路１５によ
り検波されて比較回路１６に与えられる。
【０００３】比較回路１６は、第１の制御信号入力端子
１７を介して与えられる制御電圧と、検波回路１５の出
力電圧との比較を、水平同期信号入力端子１８を介して
与えられる水平同期信号が存在する期間においてのみ行
なう。比較によって生じた差は、電流として制御電圧出
力端子１９を介してホールドコンデンサＣ２に出力され
る。比較回路１６の出力電流がホールドコンデンサに充
放電されて発生した電圧は、第１の電圧制御増幅回路２
の利得制御電圧として帰還される。
１７を介して与えられる制御電圧と、検波回路１５の出
力電圧との比較を、水平同期信号入力端子１８を介して
与えられる水平同期信号が存在する期間においてのみ行
なう。比較によって生じた差は、電流として制御電圧出
力端子１９を介してホールドコンデンサＣ２に出力され
る。比較回路１６の出力電流がホールドコンデンサに充
放電されて発生した電圧は、第１の電圧制御増幅回路２
の利得制御電圧として帰還される。
【０００４】次に、動作について説明を行なう。記録ヘ
ッドＬ１には、第１の入力端子１に与えられる周波数変
調された輝度信号と、第２の入力端子４に与えられる低
域変換色信号それぞれに比例した電流を重ね合わせた電
流が流れる。この記録電流の振幅は記録電流検出回路１
４，検波回路１５により検出され、第１の制御信号入力
端子１７に与えられる制御信号と比較回路１６により比
較される。比較回路１６は、水平同期信号入力端子１８
に水平同期信号が与えられている期間についてのみ比較
動作を行なうが、水平同期信号が存在する期間では、低
域変換色信号が存在しないため検波回路１５は周波数変
調された輝度信号成分だけから成る記録電流の振幅を検
出する。したがって比較回路１６は低域変換色信号には
全く干渉されずに、周波数変調された輝度信号のみの振
幅と、第１の制御信号入力端子に与えられた制御信号の
差を検出し、その差をホールドコンデンサＣ２の充放電
電流として出力する。検出された記録電流振幅が第１の
制御信号入力端子１７に与えられた電圧よりも小なら
ば、第１の電圧制御増幅回路２の利得が増大する様に、
逆に、検出された記録電流振幅が第１の制御信号入力端
子１７に与えられた電圧よりも大ならば、第１の電圧制
御増幅回路２の利得が減少する様に、比較回路１６の出
力電流は設定されている。したがって、常に記録電流振
幅と第１の制御信号入力端子１７の制御信号は一致する
様に第１の電圧制御増幅回路２の利得が制御される帰還
回路が形成される。これにより、第１の制御信号入力端
子に与えられる制御電圧に応じた記録電流振幅を有する
周波数変調された輝度信号が記録ヘッドＬ１に常に流れ
る様、自動利得制御が行なわれる。
ッドＬ１には、第１の入力端子１に与えられる周波数変
調された輝度信号と、第２の入力端子４に与えられる低
域変換色信号それぞれに比例した電流を重ね合わせた電
流が流れる。この記録電流の振幅は記録電流検出回路１
４，検波回路１５により検出され、第１の制御信号入力
端子１７に与えられる制御信号と比較回路１６により比
較される。比較回路１６は、水平同期信号入力端子１８
に水平同期信号が与えられている期間についてのみ比較
動作を行なうが、水平同期信号が存在する期間では、低
域変換色信号が存在しないため検波回路１５は周波数変
調された輝度信号成分だけから成る記録電流の振幅を検
出する。したがって比較回路１６は低域変換色信号には
全く干渉されずに、周波数変調された輝度信号のみの振
幅と、第１の制御信号入力端子に与えられた制御信号の
差を検出し、その差をホールドコンデンサＣ２の充放電
電流として出力する。検出された記録電流振幅が第１の
制御信号入力端子１７に与えられた電圧よりも小なら
ば、第１の電圧制御増幅回路２の利得が増大する様に、
逆に、検出された記録電流振幅が第１の制御信号入力端
子１７に与えられた電圧よりも大ならば、第１の電圧制
御増幅回路２の利得が減少する様に、比較回路１６の出
力電流は設定されている。したがって、常に記録電流振
幅と第１の制御信号入力端子１７の制御信号は一致する
様に第１の電圧制御増幅回路２の利得が制御される帰還
回路が形成される。これにより、第１の制御信号入力端
子に与えられる制御電圧に応じた記録電流振幅を有する
周波数変調された輝度信号が記録ヘッドＬ１に常に流れ
る様、自動利得制御が行なわれる。
【０００５】次に、ミュートスイッチ７の動作について
説明を行なう。ミュートスイッチ７は、図３に示す記録
増幅回路が動作状態の時、記録電流出力端子１２に信号
成分が出力されていない状態を得る様、ミュートパルス
入力端子２０に与えられるミュートパルスにより制御さ
れる。これは、既に記録済みの信号に対して、一時的に
重ね書きを行いながら、既に記録済の信号との連続性を
保って記録を行なうつなぎ撮りと呼ばれる記録等を行な
う為に、記録電流出力端子１２に流れる記録電流の断続
を高速に行なう為のものである。
説明を行なう。ミュートスイッチ７は、図３に示す記録
増幅回路が動作状態の時、記録電流出力端子１２に信号
成分が出力されていない状態を得る様、ミュートパルス
入力端子２０に与えられるミュートパルスにより制御さ
れる。これは、既に記録済みの信号に対して、一時的に
重ね書きを行いながら、既に記録済の信号との連続性を
保って記録を行なうつなぎ撮りと呼ばれる記録等を行な
う為に、記録電流出力端子１２に流れる記録電流の断続
を高速に行なう為のものである。
【０００６】
【発明が解決しようとする課題】この従来の記録増幅回
路の自動利得制御回路では、つなぎ撮り等を行なう為の
ミュートスイッチが自動利得制御回路の帰還ループ内に
入る事となる。これにより、周波数変調された輝度信号
が入力された状態で、ミュートスイッチが切れている場
合には、記録ヘッドには全く記録電流が現れないので、
自動利得制御を行なう電圧制御増幅回路に帰還される制
御電圧は、利得が最大となる様設定される。この状態か
ら、ミュートスイッチが導通状態となる過渡的状態で
は、周波数変調された輝度信号入力を最大の利得で増幅
してしまう為、一時的に記録ヘッドには過大な記録電流
が流れてしまう。この様な過大なヒゲ状の記録電流は、
記録に適した値と異なっており、再生時にはミュートス
イッチの切換ポイントの画面上にスジ状の白い線がでて
しまう。この為、つなぎ撮りによりテープに記録した画
像は、つなぎ撮りを開始した時点での画質が劣化してし
まっており、再生した場合には非常に見苦しいものとな
る欠点が有る。
路の自動利得制御回路では、つなぎ撮り等を行なう為の
ミュートスイッチが自動利得制御回路の帰還ループ内に
入る事となる。これにより、周波数変調された輝度信号
が入力された状態で、ミュートスイッチが切れている場
合には、記録ヘッドには全く記録電流が現れないので、
自動利得制御を行なう電圧制御増幅回路に帰還される制
御電圧は、利得が最大となる様設定される。この状態か
ら、ミュートスイッチが導通状態となる過渡的状態で
は、周波数変調された輝度信号入力を最大の利得で増幅
してしまう為、一時的に記録ヘッドには過大な記録電流
が流れてしまう。この様な過大なヒゲ状の記録電流は、
記録に適した値と異なっており、再生時にはミュートス
イッチの切換ポイントの画面上にスジ状の白い線がでて
しまう。この為、つなぎ撮りによりテープに記録した画
像は、つなぎ撮りを開始した時点での画質が劣化してし
まっており、再生した場合には非常に見苦しいものとな
る欠点が有る。
【０００７】
【課題を解決するための手段】本発明の自動利得制御回
路は、入力信号を増幅する電圧制御増幅回路と、第１の
制御信号入力を備え前記電圧制御増幅回路の出力を入力
とするスイッチ手段と、前記スイッチ手段の出力を入力
とする検波回路と、前記検波回路の出力を保持する容量
と、前記容量に発生した電圧を前記電圧制御増幅回路に
帰還する帰還路と、前記容量に出力を接続し、前記第１
の制御信号入力と共通接続した第２の制御信号入力を有
する電流源とを備えている。
路は、入力信号を増幅する電圧制御増幅回路と、第１の
制御信号入力を備え前記電圧制御増幅回路の出力を入力
とするスイッチ手段と、前記スイッチ手段の出力を入力
とする検波回路と、前記検波回路の出力を保持する容量
と、前記容量に発生した電圧を前記電圧制御増幅回路に
帰還する帰還路と、前記容量に出力を接続し、前記第１
の制御信号入力と共通接続した第２の制御信号入力を有
する電流源とを備えている。
【０００８】
【実施例】次に、本発明に図面を参照して説明する。図
１は本発明の第１の実施例のブロック図である。なお、
図３に示す従来例と同一機能を有する所は同一符号をつ
けることとし、かつ説明を省略する。
１は本発明の第１の実施例のブロック図である。なお、
図３に示す従来例と同一機能を有する所は同一符号をつ
けることとし、かつ説明を省略する。
【０００９】電流源２１は、ミュートパルス入力端子２
０に与えらえるミュートパルスが与えられるとともに、
その出力が比較回路１６の出力と共通に制御電圧出力端
子１９を介してホールドコンデンサＣ２に接続される。
電流源２１の出力電流は、ミュートパルスが加わった時
に出力され、その値はミュートパルス入力時に比較回路
１６が出力する電流値の絶対値よりも大きく、かつ符号
を逆に設定してある。これによりミュートパルスが入力
された時には比較回路１６が第１の電圧制御増幅回路２
の利得を最大にする様出力する電流を打ち消し、ホール
ドコンデンサＣ２に生ずる電圧は第１の電圧制御増幅回
路の利得を最小にする様に設定される。さらに、ミュー
トパルス入力が無くなった直後では、第１の電圧制御増
幅回路２の利得は最小であるので、記録ヘッドＬ１には
周波数変調された輝度信号成分が過大に流れる事はな
い。
０に与えらえるミュートパルスが与えられるとともに、
その出力が比較回路１６の出力と共通に制御電圧出力端
子１９を介してホールドコンデンサＣ２に接続される。
電流源２１の出力電流は、ミュートパルスが加わった時
に出力され、その値はミュートパルス入力時に比較回路
１６が出力する電流値の絶対値よりも大きく、かつ符号
を逆に設定してある。これによりミュートパルスが入力
された時には比較回路１６が第１の電圧制御増幅回路２
の利得を最大にする様出力する電流を打ち消し、ホール
ドコンデンサＣ２に生ずる電圧は第１の電圧制御増幅回
路の利得を最小にする様に設定される。さらに、ミュー
トパルス入力が無くなった直後では、第１の電圧制御増
幅回路２の利得は最小であるので、記録ヘッドＬ１には
周波数変調された輝度信号成分が過大に流れる事はな
い。
【００１０】さらに、図４を用いて本実施例中の電流源
２１を詳細に説明する。ＮＰＮトランジスタＱ１のベー
スはミュートパルス入力端子２０に、コレクタは制御電
圧出力端子１９に、エミッタは抵抗Ｒ３を介して接地に
それぞれ接続される。ミュートパルス入力端子２０に与
えられるミュート時の電圧をＥ、ＮＰＮトランジスタＱ
１のベースとエミッタ間電圧をＶBEとすれば、ＮＰＮト
ランジスタＱ１のコレクタにはミュート時においておよ
そ（Ｅ−ＶBE）／Ｒ３なる値の電流が出力される。よっ
てＲ３の値を選択する事により、図１に示した比較回路
１６がミュート時に出力する電流を打ち消す様電流源の
出力電流を容易に設定可能である。
２１を詳細に説明する。ＮＰＮトランジスタＱ１のベー
スはミュートパルス入力端子２０に、コレクタは制御電
圧出力端子１９に、エミッタは抵抗Ｒ３を介して接地に
それぞれ接続される。ミュートパルス入力端子２０に与
えられるミュート時の電圧をＥ、ＮＰＮトランジスタＱ
１のベースとエミッタ間電圧をＶBEとすれば、ＮＰＮト
ランジスタＱ１のコレクタにはミュート時においておよ
そ（Ｅ−ＶBE）／Ｒ３なる値の電流が出力される。よっ
てＲ３の値を選択する事により、図１に示した比較回路
１６がミュート時に出力する電流を打ち消す様電流源の
出力電流を容易に設定可能である。
【００１１】次に、本発明の第２の実施例について図面
を参照して説明する。図２は、本発明の第２の実施例の
ブロック図である。なお、図１に示す第１の実施例と同
一機能を有する所は同一符号をつけることとし、かつ、
説明を省略する。
を参照して説明する。図２は、本発明の第２の実施例の
ブロック図である。なお、図１に示す第１の実施例と同
一機能を有する所は同一符号をつけることとし、かつ、
説明を省略する。
【００１２】ブランキング回路２２は、ミュートパルス
入力端子２０に入力が接続されたインバーター２３と、
インバーター２３の出力及び水平同期信号入力端子が入
力に接続され、比較回路１６に出力が接続されるＡＮＤ
回路から成る。ブランキング回路２２は、ミュートパル
ス入力時において比較回路１６への水平同期信号の入力
を禁止するので、ミュート時には、ホールドコンデンサ
Ｃ２に対して電流を供給するのは電流源２１だけとな
る。つまり、第２の実施例においては電流源２１の出力
電流は、比較回路１６の出力電流と独立に、第１の電圧
制御増幅器２の利得を最小に保つことのできる範囲内で
適当な値に設定できる。したがって本実施例において
は、電流源２１の出力電流値の設定の自由度を広げる事
が可能であるという利点が有る。
入力端子２０に入力が接続されたインバーター２３と、
インバーター２３の出力及び水平同期信号入力端子が入
力に接続され、比較回路１６に出力が接続されるＡＮＤ
回路から成る。ブランキング回路２２は、ミュートパル
ス入力時において比較回路１６への水平同期信号の入力
を禁止するので、ミュート時には、ホールドコンデンサ
Ｃ２に対して電流を供給するのは電流源２１だけとな
る。つまり、第２の実施例においては電流源２１の出力
電流は、比較回路１６の出力電流と独立に、第１の電圧
制御増幅器２の利得を最小に保つことのできる範囲内で
適当な値に設定できる。したがって本実施例において
は、電流源２１の出力電流値の設定の自由度を広げる事
が可能であるという利点が有る。
【００１３】
【発明の効果】以上説明したように本発明は、自動利得
制御回路内に有る利得制御電圧を保持するホールドコン
デンサに対して、ミュートスイッチと連動する電流源に
より電流を供給する構成とする事にしたので、ミュート
スイッチが切れた状態でもホールドコンデンサに保持さ
れる利得制御電圧が利得を増大させる様変化する事を防
止でき、ミュートスイッチが導通状態に変化した過渡現
象として、過大な出力を生ずる事が無いという効果を有
する。特に磁気記録再生装置の記録増幅回路の自動利得
制御増幅回路として使用した場合には、つなぎ撮り等を
行なった場合の画像の劣化を防止できる。
制御回路内に有る利得制御電圧を保持するホールドコン
デンサに対して、ミュートスイッチと連動する電流源に
より電流を供給する構成とする事にしたので、ミュート
スイッチが切れた状態でもホールドコンデンサに保持さ
れる利得制御電圧が利得を増大させる様変化する事を防
止でき、ミュートスイッチが導通状態に変化した過渡現
象として、過大な出力を生ずる事が無いという効果を有
する。特に磁気記録再生装置の記録増幅回路の自動利得
制御増幅回路として使用した場合には、つなぎ撮り等を
行なった場合の画像の劣化を防止できる。
【図１】本発明の第１の実施例のブロック図である。
【図２】本発明の第２の実施例のブロック図である。
【図３】従来例のブロック図である。
【図４】図１に示した電流源２１の回路図である。
１ 第１の入力端子 ２ 第１の電圧制御増幅回路 ３ 加算回路 ４ 第２の入力端子 ５ 第２の電圧制御増幅回路 ６ 第２の制御信号入力端子 ７ ミュートスイッチ ８ 端子 ９ 電圧−電流変換回路 １０ 端子 １１ 電流増幅回路 １２ 記録電流出力端子 １３ 記録電流検出端子 １４ 記録電流検出回路 １５ 検波回路 １６ 比較回路 １７ 第１の制御信号入力端子 １８ 水平同期信号入力端子 １９ 制御電圧出力端子 ２０ ホールドコンデンサ ２１ 電流源
Claims (2)
- 【請求項１】入力端子と、前記入力端子に供給される信
号を利得制御端子に入力される利得制御信号に応答した
増幅率で増幅して出力する増幅回路と、前記増幅回路の
出力のレベルに応答して前記利得制御信号を前記増幅回
路の前記利得制御端子に供給する帰還回路と、前記増幅
回路の出力側に設けられミュート信号によって導通・非
導通が制御されるスイッチ回路と、前記スイッチ回路が
非導通状態のときに前記帰還回路と前記利得制御端子と
の間の電流経路を遮断することなく、かつ、前記帰還回
路の出力する前記利得制御信号に関わらず前記増幅回路
の増幅率を下げるように制御する制御回路とを備えるこ
とを特徴とする自動利得制御回路。 - 【請求項２】前記制御回路は、ミュート信号に応答して
前記増幅回路の増幅率を最小にするように前記利得制御
端子に流れる電流を制御する電流源を備えることを特徴
とする請求項１記載の自動利得制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4017401A JP2797809B2 (ja) | 1992-02-03 | 1992-02-03 | 自動利得制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4017401A JP2797809B2 (ja) | 1992-02-03 | 1992-02-03 | 自動利得制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05274787A JPH05274787A (ja) | 1993-10-22 |
| JP2797809B2 true JP2797809B2 (ja) | 1998-09-17 |
Family
ID=11942975
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4017401A Expired - Fee Related JP2797809B2 (ja) | 1992-02-03 | 1992-02-03 | 自動利得制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2797809B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2790049B2 (ja) * | 1994-09-07 | 1998-08-27 | 日本電気株式会社 | 記録装置 |
| JP2870417B2 (ja) * | 1994-09-07 | 1999-03-17 | 日本電気株式会社 | 自動利得制御回路 |
| US6809572B2 (en) | 2002-09-18 | 2004-10-26 | Cirrus Logic, Incorporated | Integrated circuit with automatic polarity detection and configuration |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62158675U (ja) * | 1986-03-28 | 1987-10-08 |
-
1992
- 1992-02-03 JP JP4017401A patent/JP2797809B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05274787A (ja) | 1993-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6247034B2 (ja) | ||
| US4724405A (en) | Modulator | |
| JP2797809B2 (ja) | 自動利得制御回路 | |
| JP2000196973A (ja) | ディスプレイ・システムにおけるパルス補正装置 | |
| JP3325469B2 (ja) | 自動利得制御ループ回路 | |
| KR920001012B1 (ko) | 비데오신호 처리회로 | |
| KR100239602B1 (ko) | 출력의 직류전압을 기준전압에 따라 제어하는 음성 신호를 압축 또는 신장하는 음성 신호 처리회로 | |
| US5398114A (en) | Circuit for compensating for the drop-out of a reproduced video signal | |
| EP0465668A1 (en) | Head amplifier | |
| EP0271954A2 (en) | Television signal processing apparatus including rise time normalization and noise reduction | |
| JP2705074B2 (ja) | ドロップアウト補償回路 | |
| JP3403095B2 (ja) | クランプ回路 | |
| KR970007537B1 (ko) | 흑레벨 보상회로 | |
| JP3057697B2 (ja) | 映像信号処理装置と同期信号検知回路 | |
| US4899221A (en) | Television signal processing apparatus including rise time normalization and noise reduction | |
| KR200159335Y1 (ko) | 재생 등화기의 자동 화질보상회로 | |
| KR930004830Y1 (ko) | 동기신호 검출자동 조절회로 | |
| JPH07212618A (ja) | 映像信号増幅回路 | |
| JPH0736617B2 (ja) | 自動利得制御装置 | |
| KR950011523B1 (ko) | 비디오 테이프의 기록신호 판별 및 재생회로 | |
| KR900007388Y1 (ko) | 재생과 녹화시 저역 통과 필터의 겸용회로 | |
| JP2737681B2 (ja) | 磁気記録装置 | |
| JP2580172Y2 (ja) | Ａｆｔ回路 | |
| JP3108316B2 (ja) | Ｖｔｒの画質調整回路 | |
| JP2569962B2 (ja) | テレビジョン信号電力増幅器の特性補償回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980602 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070703 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080703 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090703 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |