JP2797584B2 - アクティブマトリクスアレー及びその製造方法と表示装置の製造方法 - Google Patents
アクティブマトリクスアレー及びその製造方法と表示装置の製造方法Info
- Publication number
- JP2797584B2 JP2797584B2 JP415990A JP415990A JP2797584B2 JP 2797584 B2 JP2797584 B2 JP 2797584B2 JP 415990 A JP415990 A JP 415990A JP 415990 A JP415990 A JP 415990A JP 2797584 B2 JP2797584 B2 JP 2797584B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- layer
- active matrix
- matrix array
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、映像表示用液晶テレビやコンピュータ端末
用ディスプレイ等に用いられるアクティブマトリクスア
レー及びその製造方法と表示装置の製造方法に関するも
のである。
用ディスプレイ等に用いられるアクティブマトリクスア
レー及びその製造方法と表示装置の製造方法に関するも
のである。
従来の技術 近年、画像表示装置の平面化への期待が高まってお
り、特に液晶を用いたフラットディスプレイの研究開発
は非常に活発に行われている。その中でも能動素子を二
次元のマトリクス状に配置したアクティブマトリクスア
レーと液晶を組み合わせたアクティブマトリクス型液晶
表示素子は商品化も進められ有望視されている。第４図
はその等価回路を示しており、16は薄膜トランジスタ
（Thin Film Transistor:TFTと以下略記する）、17は液
晶セル、18は走査信号線、19は映像信号線である。走査
信号線18にTFT16がONするように順次ゲート信号を印加
し、映像信号線19よりゲート１ラインに対応した映像信
号を液晶セル17に書き込ませる線順次走査によってCRT
と同等の機能が賦与される。
り、特に液晶を用いたフラットディスプレイの研究開発
は非常に活発に行われている。その中でも能動素子を二
次元のマトリクス状に配置したアクティブマトリクスア
レーと液晶を組み合わせたアクティブマトリクス型液晶
表示素子は商品化も進められ有望視されている。第４図
はその等価回路を示しており、16は薄膜トランジスタ
（Thin Film Transistor:TFTと以下略記する）、17は液
晶セル、18は走査信号線、19は映像信号線である。走査
信号線18にTFT16がONするように順次ゲート信号を印加
し、映像信号線19よりゲート１ラインに対応した映像信
号を液晶セル17に書き込ませる線順次走査によってCRT
と同等の機能が賦与される。
TFT16は比較的低温で、大面積に堆積が可能な非晶質
シリコンを半導体層として用いる場合が多い。ここでは
非晶質シリコンをTFTの半導体層として用いた液晶ディ
スプレイの製造方法について説明する。第５図は液晶デ
ィスプレイ用のアクティブマトリクスアレーの１画素の
概略平面図を示し、第６図は第５図に示された平面図の
Ａ−Ａ′線上の断面図を示している。
シリコンを半導体層として用いる場合が多い。ここでは
非晶質シリコンをTFTの半導体層として用いた液晶ディ
スプレイの製造方法について説明する。第５図は液晶デ
ィスプレイ用のアクティブマトリクスアレーの１画素の
概略平面図を示し、第６図は第５図に示された平面図の
Ａ−Ａ′線上の断面図を示している。
まず、ガラス基板１上にゲート電極と走査信号線を兼
ねる第一の導電層２を例えばCrで選択的に被着形成す
る。その後、第一の絶縁層３として例えば窒化シリコン
層と、ドナーまたはアクセプターとなる不純物をほとん
ど含まない非晶質シリコン半導体層（以下ｉ−ａ−Si層
と略記する）４と、半導体保護層５を例えば窒化シリコ
ン層をプラズマCVD法により選択的に被着形成する。次
に、ソース・ドレインと半導体層との接合のオーミック
性を改善するためドナーとなる不純物としてリンを多く
含む非晶質シリコン半導体層（以下n+−ａ−Si層と略記
する）６をプラズマCVD法により堆積し、通常のフォト
リソグラフィー及びエッチングによりこれらの半導体層
を島状にパターニングする。そして映像信号線とTFTの
ソースを兼ねる第二の導電層７及びTFTのドレインとな
る第二の導電層８を例えばAlにより選択的に被着形成す
る。そして、チャンネル部のn+−ａ−Si層をソース・ド
レイン、及び半導体保護層をマスクとしてエッチング除
去する。最後に画素電極となる第一の透明導電層９とし
て、ITO（indium−Tin−Oxide）をドレインと接続する
ように選択的に被着形成してアクティブマトリクスアレ
ーを得る。
ねる第一の導電層２を例えばCrで選択的に被着形成す
る。その後、第一の絶縁層３として例えば窒化シリコン
層と、ドナーまたはアクセプターとなる不純物をほとん
ど含まない非晶質シリコン半導体層（以下ｉ−ａ−Si層
と略記する）４と、半導体保護層５を例えば窒化シリコ
ン層をプラズマCVD法により選択的に被着形成する。次
に、ソース・ドレインと半導体層との接合のオーミック
性を改善するためドナーとなる不純物としてリンを多く
含む非晶質シリコン半導体層（以下n+−ａ−Si層と略記
する）６をプラズマCVD法により堆積し、通常のフォト
リソグラフィー及びエッチングによりこれらの半導体層
を島状にパターニングする。そして映像信号線とTFTの
ソースを兼ねる第二の導電層７及びTFTのドレインとな
る第二の導電層８を例えばAlにより選択的に被着形成す
る。そして、チャンネル部のn+−ａ−Si層をソース・ド
レイン、及び半導体保護層をマスクとしてエッチング除
去する。最後に画素電極となる第一の透明導電層９とし
て、ITO（indium−Tin−Oxide）をドレインと接続する
ように選択的に被着形成してアクティブマトリクスアレ
ーを得る。
上述のアクティブマトリクスアレーと一主面上に第二
の透明電極層11を被着した対向ガラス基板10の両方にポ
リイミド樹脂12を塗布し硬化させた後、配向処理を行
い、液晶13として例えばツイスト・ネマチック液晶を両
基板間に封入し、さらに上下に偏光板15を配置すればよ
い。
の透明電極層11を被着した対向ガラス基板10の両方にポ
リイミド樹脂12を塗布し硬化させた後、配向処理を行
い、液晶13として例えばツイスト・ネマチック液晶を両
基板間に封入し、さらに上下に偏光板15を配置すればよ
い。
発明が解決しようとする課題 しかしながら上記のような構成では、半導体保護層上
の一部にソース（あるいはドレイン）とのオーバーラッ
プ部分が発生する。この部分の断面を見ると、本来のソ
ース（あるいはドレイン）をゲート、半導体保護層をゲ
ート絶縁層とみなす（即ち、本来のソースをバックゲー
トとしたトランジスタとみなす）こともできる。従っ
て、ソース電位によってはｉ−ａ−Si層がバックゲート
側からアキュムレーション状態になったり、あるいはデ
プレッション状態になる。この結果、TFT特性がソース
電位によって影響を受け、TFT特性が劣化するという課
題を有していた。
の一部にソース（あるいはドレイン）とのオーバーラッ
プ部分が発生する。この部分の断面を見ると、本来のソ
ース（あるいはドレイン）をゲート、半導体保護層をゲ
ート絶縁層とみなす（即ち、本来のソースをバックゲー
トとしたトランジスタとみなす）こともできる。従っ
て、ソース電位によってはｉ−ａ−Si層がバックゲート
側からアキュムレーション状態になったり、あるいはデ
プレッション状態になる。この結果、TFT特性がソース
電位によって影響を受け、TFT特性が劣化するという課
題を有していた。
本発明はかかる点に鑑み、バックゲート効果の少ない
良好なTFT特性を持つアクティブマトリクスアレー並び
に表示装置の製造方法を提供することを目的とする。
良好なTFT特性を持つアクティブマトリクスアレー並び
に表示装置の製造方法を提供することを目的とする。
課題を解決するための手段 本発明は前述の課題を解決するため、ゲート絶縁層の
誘電率と膜厚をそれぞれε1,d1とし、半導体保護層の誘
電率と膜厚をそれぞれε2,d2としたとき、関係式 ε1/d1≧ε2/d2 を満たすように形成する。
誘電率と膜厚をそれぞれε1,d1とし、半導体保護層の誘
電率と膜厚をそれぞれε2,d2としたとき、関係式 ε1/d1≧ε2/d2 を満たすように形成する。
作用 本発明は前記した構成により製造すると、バックゲー
ト効果を減少させることができ、TFT特性の良好なアク
ティブマトリクスアレー及びその製造方法並びに表示装
置を製造することができる。
ト効果を減少させることができ、TFT特性の良好なアク
ティブマトリクスアレー及びその製造方法並びに表示装
置を製造することができる。
実施例１ 第１図は本発明の一実施例における半導体素子の断面
図を示し、この図面を用いて説明する。
図を示し、この図面を用いて説明する。
まず、ガラス基板１上にゲート電極と走査信号線を兼
ねる第一の導電層２を例えばCrで選択的に被着形成す
る。その後例えばプラズマCVD法により全面に第一の絶
縁層３として例えば窒化シリコン層を4000Å、ドナーま
たはアクセプタとなる不純物をほとんど含まないｉ−ａ
−Si層４を500Å、引き続いて連続的に半導体保護層５
として窒化シリコンを5000Åの膜厚で全面に被着形成す
る。そして、通常のフォトリソグラフィー法で所望のレ
ジストパターンを形成し、ドライエッチングの一種であ
るリアクティブドライエッチング法でCCl4をエッチング
ガスとして用いて不用な部分をエッチング除去して半導
体保護層を形成した。ここでエッチングガスにCCl4を使
用したのは、CCl4はａ−Siとの選択比が高く、しかも異
方性エッチングとなるのでテーパがつかず、ほぼ垂直な
側壁面が得られるからである。もし、ウェットエッチン
グのような等方性エッチングを用いると大きなテーパが
ついてしまいテーパ部は膜厚が堆積膜厚より薄くなりバ
ックゲート効果が大きくなってしまうため避けることが
望ましい。従って、異方性エッチングが可能ならば何で
もよい。
ねる第一の導電層２を例えばCrで選択的に被着形成す
る。その後例えばプラズマCVD法により全面に第一の絶
縁層３として例えば窒化シリコン層を4000Å、ドナーま
たはアクセプタとなる不純物をほとんど含まないｉ−ａ
−Si層４を500Å、引き続いて連続的に半導体保護層５
として窒化シリコンを5000Åの膜厚で全面に被着形成す
る。そして、通常のフォトリソグラフィー法で所望のレ
ジストパターンを形成し、ドライエッチングの一種であ
るリアクティブドライエッチング法でCCl4をエッチング
ガスとして用いて不用な部分をエッチング除去して半導
体保護層を形成した。ここでエッチングガスにCCl4を使
用したのは、CCl4はａ−Siとの選択比が高く、しかも異
方性エッチングとなるのでテーパがつかず、ほぼ垂直な
側壁面が得られるからである。もし、ウェットエッチン
グのような等方性エッチングを用いると大きなテーパが
ついてしまいテーパ部は膜厚が堆積膜厚より薄くなりバ
ックゲート効果が大きくなってしまうため避けることが
望ましい。従って、異方性エッチングが可能ならば何で
もよい。
そして、全面にn+−ａ−Si層６を堆積後、そのn+−ａ
−Si層６とｉ−ａ−Si層４を通常のフォトリソグラフィ
ー法とエンチングにより島化する。次に映像信号線とMI
Sトランジスタのソースを兼ねる第二の導電層７及びMIS
トランジスタのドレインとなる第二の金属層８として例
えばAlを選択的に被着形成し、このソース・ドレイン及
び半導体保護層をマスクとして、n+−ａ−Si層を選択的
に除去する。最後に透明導電層として例えばITOで絵素
電極９を選択的に被着形成すればアクティブマトリクス
アレーが完成される。
−Si層６とｉ−ａ−Si層４を通常のフォトリソグラフィ
ー法とエンチングにより島化する。次に映像信号線とMI
Sトランジスタのソースを兼ねる第二の導電層７及びMIS
トランジスタのドレインとなる第二の金属層８として例
えばAlを選択的に被着形成し、このソース・ドレイン及
び半導体保護層をマスクとして、n+−ａ−Si層を選択的
に除去する。最後に透明導電層として例えばITOで絵素
電極９を選択的に被着形成すればアクティブマトリクス
アレーが完成される。
さて本実施例に基づいて作成したTFTのトランジスタ
特性及び従来のTFTのドレイン電流のゲート電圧依存性
を第２図に示す。特にサブ−スレッショルド（Sub−thr
eshold）領域で本実施例によるTFTの特性が従来のTFTよ
りも優れていることが判る。
特性及び従来のTFTのドレイン電流のゲート電圧依存性
を第２図に示す。特にサブ−スレッショルド（Sub−thr
eshold）領域で本実施例によるTFTの特性が従来のTFTよ
りも優れていることが判る。
なお、上記実施例では、ゲート絶縁層及び半導体保護
層を共に窒化シリコンで形成したが、ゲート絶縁層を酸
化タンタルのような窒化シリコンの約４倍の高誘電率材
料を用い、半導体保護層を窒化シリコンで形成すれば、
窒化シリコン層はゲート絶縁層の約1/4倍程度の厚みで
形成することができるので、半導体保護層のテーパ形状
を容易に制御できる。また、ゲート絶縁層は窒化シリコ
ンで形成し、半導体保護層を酸化シリコンやシリコンオ
キシナイトライドのような低誘電率材料で形成しても同
様に半導体保護層の膜厚を薄くできるので、形状を制御
しやすい。これらの材料の選択は、ゲート絶縁層の誘電
率と膜厚をそれぞれε1,d1とし、半導体保護層の誘電率
と膜厚をそれぞれε2,d2としたとき、関係式 ε1/d1≧ε2/d2 を満たすように形成すればどんな材料でもよい。
層を共に窒化シリコンで形成したが、ゲート絶縁層を酸
化タンタルのような窒化シリコンの約４倍の高誘電率材
料を用い、半導体保護層を窒化シリコンで形成すれば、
窒化シリコン層はゲート絶縁層の約1/4倍程度の厚みで
形成することができるので、半導体保護層のテーパ形状
を容易に制御できる。また、ゲート絶縁層は窒化シリコ
ンで形成し、半導体保護層を酸化シリコンやシリコンオ
キシナイトライドのような低誘電率材料で形成しても同
様に半導体保護層の膜厚を薄くできるので、形状を制御
しやすい。これらの材料の選択は、ゲート絶縁層の誘電
率と膜厚をそれぞれε1,d1とし、半導体保護層の誘電率
と膜厚をそれぞれε2,d2としたとき、関係式 ε1/d1≧ε2/d2 を満たすように形成すればどんな材料でもよい。
また、ゲート電極２の材料としてCrとしたが、Ta,Ti,
Mo,Ni,Ni−Cr合金やこれらの金属の珪化物等、TFTのゲ
ート電極の材料として使用されるものならばいずれも使
用し得る。また、ゲート絶縁体層３の材料としては、窒
化シリコン、酸化シリコンや金属酸化物なども用いられ
る。
Mo,Ni,Ni−Cr合金やこれらの金属の珪化物等、TFTのゲ
ート電極の材料として使用されるものならばいずれも使
用し得る。また、ゲート絶縁体層３の材料としては、窒
化シリコン、酸化シリコンや金属酸化物なども用いられ
る。
また、第一、第二の半導体層の材料として、非晶質シ
リコンを使用したが、多結晶シリコンや再結晶化したシ
リコンを用いても問題ない。
リコンを使用したが、多結晶シリコンや再結晶化したシ
リコンを用いても問題ない。
さらに、絵素電極の材料としては、In2O3,SnO2或いは
これらの混合物等の透明導電材料が使用できる。また、
ソース電極及びドレイン電極と絵素電極とを同時に形成
する場合にはソース電極及びドレイン電極の材料とし
て、In2O3,SnO2或いはこれらの混合物等の透明導電材料
が使用できる。ソース電極及びドレイン電極と絵素電極
とを別々に形成する場合には、ソース電極及びドレイン
電極の材料としては、Al,Mo,Ta,Ti,Crやこれらの金属の
珪化物などが使用できる。なお、この場合ソース及びド
レイン電極は、単層のみならず複数層で形成して冗長性
を付加することができる。
これらの混合物等の透明導電材料が使用できる。また、
ソース電極及びドレイン電極と絵素電極とを同時に形成
する場合にはソース電極及びドレイン電極の材料とし
て、In2O3,SnO2或いはこれらの混合物等の透明導電材料
が使用できる。ソース電極及びドレイン電極と絵素電極
とを別々に形成する場合には、ソース電極及びドレイン
電極の材料としては、Al,Mo,Ta,Ti,Crやこれらの金属の
珪化物などが使用できる。なお、この場合ソース及びド
レイン電極は、単層のみならず複数層で形成して冗長性
を付加することができる。
また、上記実施例では蓄積容量を設けなかったが、画
質を向上させるために蓄積容量となる電極の一方を、例
えば、第一の金属層と同レベルに設け、第一の透明絶縁
層を介して絵素電極をもう一方の蓄積容量電極とするこ
とにより蓄積容量を付加することもできる。
質を向上させるために蓄積容量となる電極の一方を、例
えば、第一の金属層と同レベルに設け、第一の透明絶縁
層を介して絵素電極をもう一方の蓄積容量電極とするこ
とにより蓄積容量を付加することもできる。
実施例２ 第３図に、本発明の第２の実施例の断面図を示す。
まず、実施例１と同様にして、アクティブマトリクス
アレーを作成する。
アレーを作成する。
上述のアクティブマトリクスアレーと、対向透明電極
11を被着した対向ガラス基板10上にポリイミドや酸化珪
素等よりなる液晶の配向膜12を形成し、シール材14及び
グラスファイバ等（図示せず）を介して貼り合わせ、液
晶13を間に注入する。次に、対向ガラス基板10をマスク
として、ゲート電極２上の不要なゲート絶縁体層３を除
去して、最後に偏光板15を両基板の前後に配置して液晶
表示装置が完成する。
11を被着した対向ガラス基板10上にポリイミドや酸化珪
素等よりなる液晶の配向膜12を形成し、シール材14及び
グラスファイバ等（図示せず）を介して貼り合わせ、液
晶13を間に注入する。次に、対向ガラス基板10をマスク
として、ゲート電極２上の不要なゲート絶縁体層３を除
去して、最後に偏光板15を両基板の前後に配置して液晶
表示装置が完成する。
発明の効果 以上説明したように、本発明によればバックゲート効
果を低減できるため、TFT特性の良好なアクティブマト
リクスアレー並びに表示装置が製造できて、その実用上
の効果は大きい。
果を低減できるため、TFT特性の良好なアクティブマト
リクスアレー並びに表示装置が製造できて、その実用上
の効果は大きい。
第１図は本発明によるアクティブマトリクスアレーの一
実施例の断面図、第２図は本発明の実施例によるトラン
ジスタ特性と従来のトランジスタ特性の比較図、第３図
は本発明により製造された液晶ディスプレイの要部概略
断面図、第４図は液晶表示装置の等価回路図、第５図は
アクティブマトリクスアレーの１画素の概略平面図、第
６図は同アレーの１画素の概略断面図である。 １……ガラス基板、２……ゲート電極（第一の導電
層）、３……ゲート絶縁層（第一の絶縁層）、４……非
晶質シリコンを主成分とする半導体層（第一の半導体
層）、５……半導体保護層（第二の絶縁層）、６……ド
ナーまたはアクセプタとなる不純物を含む非晶質シリコ
ン半導体層（第二の半導体層）、７……ソース電極（第
二の導電層）、８……ドレイン電極（第二の導電層）、
９……画素電極、10……対向ガラス基板、11……対向透
明電極、12……配向膜、13……液晶、14……シール材、
15……偏光板、16……薄膜トランジスタ（TFT）、17…
…液晶セル、18……走査信号線、19……映像信号線。
実施例の断面図、第２図は本発明の実施例によるトラン
ジスタ特性と従来のトランジスタ特性の比較図、第３図
は本発明により製造された液晶ディスプレイの要部概略
断面図、第４図は液晶表示装置の等価回路図、第５図は
アクティブマトリクスアレーの１画素の概略平面図、第
６図は同アレーの１画素の概略断面図である。 １……ガラス基板、２……ゲート電極（第一の導電
層）、３……ゲート絶縁層（第一の絶縁層）、４……非
晶質シリコンを主成分とする半導体層（第一の半導体
層）、５……半導体保護層（第二の絶縁層）、６……ド
ナーまたはアクセプタとなる不純物を含む非晶質シリコ
ン半導体層（第二の半導体層）、７……ソース電極（第
二の導電層）、８……ドレイン電極（第二の導電層）、
９……画素電極、10……対向ガラス基板、11……対向透
明電極、12……配向膜、13……液晶、14……シール材、
15……偏光板、16……薄膜トランジスタ（TFT）、17…
…液晶セル、18……走査信号線、19……映像信号線。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭59−228289（ＪＰ，Ａ) 特開 平１−115162（ＪＰ，Ａ) 特開 昭62−143028（ＪＰ，Ａ) 特開 昭63−119256（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 29/786 H01L 21/336 G02F 1/136 500
Claims (5)
- 【請求項１】透光性基板上に、選択的に被着形成された
第一の導電層と、前記第一の導電層を被覆するように形
成された第一の絶縁層と、前記第一の絶縁層を介して前
記第一の導電層上に選択的に被着形成された半導体層
と、前記半導体層上の一部に選択的に形成された第二の
絶縁層と、前記第二の絶縁層と前記半導体層と前記第一
の絶縁層を介して前記第一の導電層と一部重なり合うよ
うに選択的に形成された一対の第二の導電層とから少な
くともなるアクティブマトリクスアレーにおいて、前記
第一の絶縁層の誘電率と膜厚をそれぞれε1,d1とし、前
記第二の絶縁層の誘電率と膜厚をそれぞれε2,d2とした
とき、関係式 ε1/d1≧ε2/d2 を満たすことを特徴とするアクティブマトリクスアレ
ー。 - 【請求項２】透光性基板上に、第一の導電層を選択的に
被着形成する工程と、前記第一の導電層を被覆するよう
に第一の絶縁層を形成する工程と、前記第一の絶縁層を
介して前記第一の導電層上に半導体層を選択的に被着形
成する工程と、前記半導体層上の一部に第二の絶縁層を
選択的に形成する工程と、前記第二の絶縁層と前記半導
体層と前記第一の絶縁層を介して前記第一の導電層と一
部重なり合うように一対の第二の導電層を選択的に形成
する工程とから少なくともなるアクティブマトリクスア
レーの製造方法において、前記第一の絶縁層の誘電率と
膜厚をそれぞれε1,d1とし、前記第二の絶縁層の誘電率
と膜厚をそれぞれε2,d2としたとき、関係式 ε1/d1≧ε2/d2 を満たす条件で前記第一の絶縁層及び前記第二の絶縁層
を基板全面に堆積後、所望のレジストパターンを形成
し、前記レジストパターンをマスクとしてドライエッチ
ングする工程を含み、アクティブマトリクスアレー完成
後においても前記関係式を満足することを特徴とするア
クティブマトリクスアレーの製造方法。 - 【請求項３】半導体層と第二の導電層との間にドナーま
たはアクセプタとなる不純物を含む第二の半導体層を介
在させることを特徴とする請求項（２）記載のアクティ
ブマトリクスアレーの製造方法。 - 【請求項４】第一の絶縁層と第二の絶縁層は少なくとも
窒化シリコンからなり、半導体層はシリコンを主成分と
する非単結晶半導体からなることを特徴とする請求項
（３）記載のアクティブマトリクスアレーの製造方法。 - 【請求項５】請求項（２）に記載の製造方法で製造した
アクティブマトリクスアレーと透明電極を有する対向基
板との間に光学異方性を有する材料を挟持する工程と、
前記アクティブマトリクスアレーと対向基板の少なくと
も一方には偏光板を配置する工程とを含む表示装置の製
造方法において、前記対向基板をマスクとして前記アク
ティブマトリクスアレーの絶縁層の露出部を食刻する工
程を含むことを特徴とする表示装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP415990A JP2797584B2 (ja) | 1990-01-11 | 1990-01-11 | アクティブマトリクスアレー及びその製造方法と表示装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP415990A JP2797584B2 (ja) | 1990-01-11 | 1990-01-11 | アクティブマトリクスアレー及びその製造方法と表示装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03209777A JPH03209777A (ja) | 1991-09-12 |
| JP2797584B2 true JP2797584B2 (ja) | 1998-09-17 |
Family
ID=11576967
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP415990A Expired - Fee Related JP2797584B2 (ja) | 1990-01-11 | 1990-01-11 | アクティブマトリクスアレー及びその製造方法と表示装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2797584B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08228011A (ja) * | 1994-12-14 | 1996-09-03 | Toshiba Corp | 半導体装置およびその製造方法 |
| TWI236556B (en) * | 1996-10-16 | 2005-07-21 | Seiko Epson Corp | Substrate for a liquid crystal equipment, liquid crystal equipment and projection type display equipment |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59228289A (ja) * | 1983-06-09 | 1984-12-21 | 富士通株式会社 | 液晶表示パネルの構成法 |
| JPH0612387B2 (ja) * | 1985-12-17 | 1994-02-16 | 三洋電機株式会社 | 液晶表示装置 |
| JPS63119256A (ja) * | 1986-11-06 | 1988-05-23 | Matsushita Electric Ind Co Ltd | アクテイブマトリクス基板の製造方法 |
| JPH01115162A (ja) * | 1987-10-29 | 1989-05-08 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタ及びその製造方法 |
-
1990
- 1990-01-11 JP JP415990A patent/JP2797584B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03209777A (ja) | 1991-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5166816A (en) | Liquid crystal display panel with reduced pixel defects | |
| US6091466A (en) | Liquid crystal display with dummy drain electrode and method of manufacturing same | |
| EP0136509A2 (en) | Active matrix type display apparatus | |
| JPH1041519A (ja) | 液晶表示装置の製造方法及びその製造方法による液晶表示装置 | |
| US6486934B2 (en) | Method for manufacturing fringe field switching mode liquid crystal display device | |
| US5953085A (en) | Liquid crystal display device having a storage capacitor | |
| JP2584290B2 (ja) | 液晶表示装置の製造方法 | |
| US7342616B2 (en) | Liquid crystal display and fabricating method thereof | |
| US5929489A (en) | Display matrix structure with a parasitic transistor having a storage capacitor electrode and column electrode as source and drain regions | |
| JPH0422027B2 (ja) | ||
| US20040257500A1 (en) | Liquid crystal display | |
| JPH06310723A (ja) | 薄膜トランジスタアレイ | |
| WO2017143660A1 (zh) | 阵列基板、显示面板以及液晶显示装置 | |
| JP2797584B2 (ja) | アクティブマトリクスアレー及びその製造方法と表示装置の製造方法 | |
| US20050088578A1 (en) | Optically compensated bend mode liquid crystal display | |
| JP3423380B2 (ja) | 液晶表示装置 | |
| JP3373620B2 (ja) | 液晶表示装置 | |
| US6906760B2 (en) | Array substrate for a liquid crystal display and method for fabricating thereof | |
| JP2639980B2 (ja) | 液晶表示装置 | |
| JPH0862629A (ja) | 液晶表示装置 | |
| JP2947299B2 (ja) | マトリックス型表示装置 | |
| JP2000206560A (ja) | アクティブマトリクス型液晶表示装置 | |
| JP2978176B2 (ja) | アクティブマトリクス基板の製造方法及び表示装置の製造方法 | |
| JP3086142B2 (ja) | 液晶表示装置 | |
| JPH0830822B2 (ja) | アクテイブマトリクス液晶表示装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080703 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |