JP2793627B2 - アナログ―ディジタル変換器 - Google Patents
アナログ―ディジタル変換器Info
- Publication number
- JP2793627B2 JP2793627B2 JP1112921A JP11292189A JP2793627B2 JP 2793627 B2 JP2793627 B2 JP 2793627B2 JP 1112921 A JP1112921 A JP 1112921A JP 11292189 A JP11292189 A JP 11292189A JP 2793627 B2 JP2793627 B2 JP 2793627B2
- Authority
- JP
- Japan
- Prior art keywords
- analog
- signal
- output
- comparator
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明はアナログ−ディジタル変換器に係り、特に自
動車のステアリングの制御等に用いられるアナログ−デ
ィジタル変換器に関する。
動車のステアリングの制御等に用いられるアナログ−デ
ィジタル変換器に関する。
従来の技術 従来のアナログ信号をディジタルデータに変換するア
ナログ−ディジタル変換器は第４図に示すようにディジ
タルデータを生成出力するアナログ−ディジタルコント
ローラ（A/Dコントローラ）４とA/Dコントローラ４で生
成されたディジタルデータをアナログ信号に変換するラ
ダー抵抗５と入力アナログ信号とラダー抵抗５で生成さ
れる傾斜波とを比較するコンパレータ３とよりなる。
ナログ−ディジタル変換器は第４図に示すようにディジ
タルデータを生成出力するアナログ−ディジタルコント
ローラ（A/Dコントローラ）４とA/Dコントローラ４で生
成されたディジタルデータをアナログ信号に変換するラ
ダー抵抗５と入力アナログ信号とラダー抵抗５で生成さ
れる傾斜波とを比較するコンパレータ３とよりなる。
A/Dコントローラ４では傾斜波を生成するために一定
周期で最小値から最大値まで変化する比較ディジタルデ
ータが生成され、ラダー抵抗５に出力される。ラダー抵
抗５はA/Dコントローラ４からの比較ディジタルデータ
に基づいて一定周期の傾斜波を生成する。ラダー抵抗５
で生成された傾斜波とアナログ信号とをコンパレータ３
で比較し、そのレベルが一致した時点でのA/Dコントロ
ーラ４の比較ディジタルデータを出力ディジタルデータ
として出力していた。
周期で最小値から最大値まで変化する比較ディジタルデ
ータが生成され、ラダー抵抗５に出力される。ラダー抵
抗５はA/Dコントローラ４からの比較ディジタルデータ
に基づいて一定周期の傾斜波を生成する。ラダー抵抗５
で生成された傾斜波とアナログ信号とをコンパレータ３
で比較し、そのレベルが一致した時点でのA/Dコントロ
ーラ４の比較ディジタルデータを出力ディジタルデータ
として出力していた。
発明が解決しようとする課題 しかるに、従来のアナログ−ディジタル変換器では入
力アナログ信号レベルが変換範囲を越えてしまった場合
や回路に異常が生じアナログ−ディジタル変換ができな
い場合、前の周期のディジタルデータを出力する構成で
あるため、実際のアナログ信号レベルと出力ディジタル
データが対応せず現状に合わない誤った制御を行ってし
まう等の問題点があった。
力アナログ信号レベルが変換範囲を越えてしまった場合
や回路に異常が生じアナログ−ディジタル変換ができな
い場合、前の周期のディジタルデータを出力する構成で
あるため、実際のアナログ信号レベルと出力ディジタル
データが対応せず現状に合わない誤った制御を行ってし
まう等の問題点があった。
本発明は上記の点に鑑みてなされたもので変換ディジ
タルデータに異常があることを検出する機能を有するア
ナログ−ディジタル変換器を提供することを目的とす
る。
タルデータに異常があることを検出する機能を有するア
ナログ−ディジタル変換器を提供することを目的とす
る。
課題を解決するための手段 アナログ信号と一定周期の傾斜波とのレベルを比較す
るコンパレータと、該コンパレータの比較結果、アナロ
グ信号と該傾斜波とのレベルが一致したときの該傾斜波
のレベルに応じたディジタルデータを出力ディジタルデ
ータとして出力するアナログ−ディジタル変換手段とを
具備するアナログ−ディジタル変換器において、 前記コンパレータの比較結果が供給され、前記コンパ
レータに比較結果、前記アナログ信号と前記傾斜波との
レベルが一定周期不一致のときに、オーバーフロー検出
信号を出力する検出手段と、 前記検出手段から前記検出信号が供給され、前記検出
信号に応じて警告信号を出力する警告手段とを有するこ
とを特徴とする。
るコンパレータと、該コンパレータの比較結果、アナロ
グ信号と該傾斜波とのレベルが一致したときの該傾斜波
のレベルに応じたディジタルデータを出力ディジタルデ
ータとして出力するアナログ−ディジタル変換手段とを
具備するアナログ−ディジタル変換器において、 前記コンパレータの比較結果が供給され、前記コンパ
レータに比較結果、前記アナログ信号と前記傾斜波との
レベルが一定周期不一致のときに、オーバーフロー検出
信号を出力する検出手段と、 前記検出手段から前記検出信号が供給され、前記検出
信号に応じて警告信号を出力する警告手段とを有するこ
とを特徴とする。
作用 本発明によれば、コンパレータの出力をアナログ−デ
ィジタル変換手段及び検出手段に供給し、アナログ−デ
ィジタル変換手段と検出手段とを独立に動作させること
により、警報解除時にも直ちにアナログ−ディジタル変
換手段によりアナログ−ディジタルを行うことができ
る。
ィジタル変換手段及び検出手段に供給し、アナログ−デ
ィジタル変換手段と検出手段とを独立に動作させること
により、警報解除時にも直ちにアナログ−ディジタル変
換手段によりアナログ−ディジタルを行うことができ
る。
実施例 第１図は本発明の一実施例のブロック図を示す。図
中、1aは検出手段、1bは警告手段、２はアナログ−ディ
ジタル変換部（以後A/D変換部と呼ぶ）を示す。
中、1aは検出手段、1bは警告手段、２はアナログ−ディ
ジタル変換部（以後A/D変換部と呼ぶ）を示す。
A/D変換部２はコンパレータ3,アナログ−ディジタル
コントローラ（以後A/Dコンローラと呼ぶ）4,ラダー抵
抗５とよりなる。コンパレータ３の反転入力端子にはア
ナログ信号が供給され、コンパレータ３の非反転入力端
子にはラダー抵抗５より一定周期の傾斜波が入力され
る。
コントローラ（以後A/Dコンローラと呼ぶ）4,ラダー抵
抗５とよりなる。コンパレータ３の反転入力端子にはア
ナログ信号が供給され、コンパレータ３の非反転入力端
子にはラダー抵抗５より一定周期の傾斜波が入力され
る。
ラダー抵抗５の出力の傾斜波はA/Dコントローラ４か
らの比較ディジタルデータより生成される。また、A/D
コントローラ４にはA/Dコントローラ４の動作をリセッ
トするリセット信号が供給される。
らの比較ディジタルデータより生成される。また、A/D
コントローラ４にはA/Dコントローラ４の動作をリセッ
トするリセット信号が供給される。
検出手段1aは第２図に示すようにワンショット・マル
チバイブレータ6,AND回路7,とよりなり、警告手段1bは
フリップフロップ8,9よりなる。ワンショット・マルチ
バイブレータ６にはコンパレータ３の出力パルス信号が
供給され、コンパレータ３の出力パルス信号の立ち上が
りを検出する。
チバイブレータ6,AND回路7,とよりなり、警告手段1bは
フリップフロップ8,9よりなる。ワンショット・マルチ
バイブレータ６にはコンパレータ３の出力パルス信号が
供給され、コンパレータ３の出力パルス信号の立ち上が
りを検出する。
ワンショット・マルチバイブレータ６の出力パルス信
号は第３図（Ｅ）に示すような波形の信号ｅでAND回路
７を介してフリップフロップ8,9のクリア端子に供給さ
れる。フリップフロップ８のクロック端子にはA/Dコン
トローラ４より第３図（Ａ）に示すようなクロック信号
ａが供給される。フリップフロップ８は２進カウンタを
構成し第３図（Ａ）に示すようなクロック信号ａの立ち
下りと第３図（Ｅ）に示すパルス信号ｅの立ち下りとを
検出し、第３図（Ｆ）に示すようなパルス信号ｆを出力
する。
号は第３図（Ｅ）に示すような波形の信号ｅでAND回路
７を介してフリップフロップ8,9のクリア端子に供給さ
れる。フリップフロップ８のクロック端子にはA/Dコン
トローラ４より第３図（Ａ）に示すようなクロック信号
ａが供給される。フリップフロップ８は２進カウンタを
構成し第３図（Ａ）に示すようなクロック信号ａの立ち
下りと第３図（Ｅ）に示すパルス信号ｅの立ち下りとを
検出し、第３図（Ｆ）に示すようなパルス信号ｆを出力
する。
フリップフロップ９にはそのクロック端子に第３図
（Ｆ）に示すようなパルス信号ｆが供給され、リセット
端子に第３図（Ｅ）に示すワンショット・マルチバイブ
レータ６からのパルス信号ｅが供給される。フリップフ
ロップ９は出力ラッチ用のもので第３図（Ｆ）に示すパ
ルス信号ｅの立ち上がりを検出する。このとき、リセッ
ト端子がローレベルであればローレベル信号を出力し、
リセット端子がハイレベルのとき、クロック端子のパル
ス信号が立ち上がればハイレベル信号を出力する。フリ
ップフロップ９の出力パルス信号ｇが異常を警告する警
告信号となる。
（Ｆ）に示すようなパルス信号ｆが供給され、リセット
端子に第３図（Ｅ）に示すワンショット・マルチバイブ
レータ６からのパルス信号ｅが供給される。フリップフ
ロップ９は出力ラッチ用のもので第３図（Ｆ）に示すパ
ルス信号ｅの立ち上がりを検出する。このとき、リセッ
ト端子がローレベルであればローレベル信号を出力し、
リセット端子がハイレベルのとき、クロック端子のパル
ス信号が立ち上がればハイレベル信号を出力する。フリ
ップフロップ９の出力パルス信号ｇが異常を警告する警
告信号となる。
次に回路の動作について説明する。コンパレータ３の
反転入力端子に第３図（Ｂ）にＩで示すディジタル変換
すべきアナログ信号が入力される。このアナログ信号を
コンパレータ３の非反転入力端子に入力された第３図
（Ｂ）にIIで示すような一定周期内で最小レベルから最
大レベルまで上昇する傾斜波と比較する。したがって、
コンパレータ３の出力信号は第３図（Ｃ）に示すように
傾斜波のレベルがアナログ信号レベルと一致したときに
立ち上がるパルス信号ｃとなる。A/Dコントローラ４は
第３図（Ａ）に示すパルス信号の一周期内に最小レベル
に応じたディジタルデータより最大レベルに応じたディ
ジタルデータまでカウントアップしており、このディジ
タルデータはラダー抵抗５により傾斜波とされている。
反転入力端子に第３図（Ｂ）にＩで示すディジタル変換
すべきアナログ信号が入力される。このアナログ信号を
コンパレータ３の非反転入力端子に入力された第３図
（Ｂ）にIIで示すような一定周期内で最小レベルから最
大レベルまで上昇する傾斜波と比較する。したがって、
コンパレータ３の出力信号は第３図（Ｃ）に示すように
傾斜波のレベルがアナログ信号レベルと一致したときに
立ち上がるパルス信号ｃとなる。A/Dコントローラ４は
第３図（Ａ）に示すパルス信号の一周期内に最小レベル
に応じたディジタルデータより最大レベルに応じたディ
ジタルデータまでカウントアップしており、このディジ
タルデータはラダー抵抗５により傾斜波とされている。
A/Dコントローラ４は、コンパレータ３のパルス信号
の立ち上がりを検出しており、検出時の比較ディジタル
データを次の周期に出力データとして出力する。このた
め出力データはアナログ信号に応じたディジタルデータ
となり、したがって、アナログ−ディジタル変換を行う
ことができる。
の立ち上がりを検出しており、検出時の比較ディジタル
データを次の周期に出力データとして出力する。このた
め出力データはアナログ信号に応じたディジタルデータ
となり、したがって、アナログ−ディジタル変換を行う
ことができる。
このとき、例えば第３図（Ｂ）に示すようにアナログ
信号Ｉのレベルが変換範囲を越えてしまった場合、その
周期においてコンパレータ３の出力はローレベルであ
る。コンパレータ３の出力がローレベルだとその立ち上
がりを検出しているワンショット・マルチバイブレータ
６の出力は第３図（Ｅ）に示すようにその周期中ハイレ
ベルのままとなる。つまり、一致が検出されない。した
がって、この周期中にフリップフロップ8,9はリセット
されることはなく、次の周期の頭にフリップフロップ８
は第３図（Ａ）に示すクロック信号の立ち下がりを検出
して第３図（Ｆ）に示すようなパルス信号を出力する。
フリップフロップ９はこのパルス信号の立ち上がりを検
出して第３図（Ｇ）に示すようにハイレベルとなる。
信号Ｉのレベルが変換範囲を越えてしまった場合、その
周期においてコンパレータ３の出力はローレベルであ
る。コンパレータ３の出力がローレベルだとその立ち上
がりを検出しているワンショット・マルチバイブレータ
６の出力は第３図（Ｅ）に示すようにその周期中ハイレ
ベルのままとなる。つまり、一致が検出されない。した
がって、この周期中にフリップフロップ8,9はリセット
されることはなく、次の周期の頭にフリップフロップ８
は第３図（Ａ）に示すクロック信号の立ち下がりを検出
して第３図（Ｆ）に示すようなパルス信号を出力する。
フリップフロップ９はこのパルス信号の立ち上がりを検
出して第３図（Ｇ）に示すようにハイレベルとなる。
ここで、次の周期にアナログ信号レベルが変換範囲に
復帰した場合を考える。この場合、アナログ信号は変換
範囲内にあるため、コンパレータ３よりパルス信号が出
力される。このコンパレータ３からのパルス信号により
ワンショット・マルチバイブレータ６の出力は一時ロー
レベルとなり、フリップフロップ8,9は共にリセットさ
れ、フリップフロップ８の出力はハイレベルとなり、フ
リップフロップ９の出力はローレベルとなり正常状態に
もどったことがわかる。
復帰した場合を考える。この場合、アナログ信号は変換
範囲内にあるため、コンパレータ３よりパルス信号が出
力される。このコンパレータ３からのパルス信号により
ワンショット・マルチバイブレータ６の出力は一時ロー
レベルとなり、フリップフロップ8,9は共にリセットさ
れ、フリップフロップ８の出力はハイレベルとなり、フ
リップフロップ９の出力はローレベルとなり正常状態に
もどったことがわかる。
このように、警告手段1bの出力信号がハイか、ローレ
ベルかを知ることにより現在出力されている出力ディジ
タルデータが入力アナログ信号に応じた正常な変換デー
タか、回路等の異常による入力アナログ信号に応じてい
ないデータかを判断できる。また、入力アナログ信号が
変換の範囲内に戻ったときには警告信号は出力されなく
なる。
ベルかを知ることにより現在出力されている出力ディジ
タルデータが入力アナログ信号に応じた正常な変換デー
タか、回路等の異常による入力アナログ信号に応じてい
ないデータかを判断できる。また、入力アナログ信号が
変換の範囲内に戻ったときには警告信号は出力されなく
なる。
なお、リセット信号は周期化時や回路に異常が生じた
ときに回路動作を停止させるときに入力される。
ときに回路動作を停止させるときに入力される。
また、本実施例では１周期でも異常が生じれば警告信
号が出力される構成としたが異常がｎ周期連続したとき
に警告信号が出力されるように構成してもよい。
号が出力される構成としたが異常がｎ周期連続したとき
に警告信号が出力されるように構成してもよい。
また本考案では、異常時の変換データを出力する時に
警告信号が出力しているが、異常時の変換データを出力
している間中警告信号が出力するように構成してもよ
い。
警告信号が出力しているが、異常時の変換データを出力
している間中警告信号が出力するように構成してもよ
い。
さらに、本実施例では警告手段1bに２つのフリップフ
ロップ8,9を使用したがフリップフロップ８はカウンタ
としてもよく、フリップフロップ９はラッチで構成して
もよい。
ロップ8,9を使用したがフリップフロップ８はカウンタ
としてもよく、フリップフロップ９はラッチで構成して
もよい。
発明の効果 上述の如く、本発明によれば、コンパレータの出力を
アナログ−ディジタル変換手段及び検出手段に供給し、
アナログ−ディジタル変換手段と検出手段とを独立に動
作させることにより、警報解除時にも直ちにアナログ−
ディジタル変換手段によりアナログ−ディジタルを行う
ことができる等の特長を有する。
アナログ−ディジタル変換手段及び検出手段に供給し、
アナログ−ディジタル変換手段と検出手段とを独立に動
作させることにより、警報解除時にも直ちにアナログ−
ディジタル変換手段によりアナログ−ディジタルを行う
ことができる等の特長を有する。
第１図は本発明の一実施例のブロック図、第２図は本発
明の一実施例の要部のブロック図、第３図は本発明の一
実施例の動作を説明するための図、第４図は従来の一例
のブロック図である。 1a……検出手段、1b……警告手段、２……A/D変換器、
３……コンパレータ、４……A/Dコントローラ。
明の一実施例の要部のブロック図、第３図は本発明の一
実施例の動作を説明するための図、第４図は従来の一例
のブロック図である。 1a……検出手段、1b……警告手段、２……A/D変換器、
３……コンパレータ、４……A/Dコントローラ。
Claims (1)
- 【請求項１】アナログ信号と一定周期の傾斜波とのレベ
ルを比較するコンパレータと、該コンパレータの比較結
果、アナログ信号と該傾斜波とのレベルが一致したとき
の該傾斜波のレベルに応じたディジタルデータを出力デ
ィジタルデータとして出力するアナログ−ディジタル変
換手段とを具備するアナログ−ディジタル変換器におい
て、 前記コンパレータの比較結果が供給され、前記コンパレ
ータに比較結果、前記アナログ信号と前記傾斜波とのレ
ベルが一定周期不一致のときに、オーバーフロー検出信
号を出力する検出手段と、 前記検出手段から前記検出信号が供給され、前記検出信
号に応じて警告信号を出力する警告手段とを有すること
を特徴とするアナログ−ディジタル変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1112921A JP2793627B2 (ja) | 1989-05-02 | 1989-05-02 | アナログ―ディジタル変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1112921A JP2793627B2 (ja) | 1989-05-02 | 1989-05-02 | アナログ―ディジタル変換器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02291722A JPH02291722A (ja) | 1990-12-03 |
| JP2793627B2 true JP2793627B2 (ja) | 1998-09-03 |
Family
ID=14598819
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1112921A Expired - Fee Related JP2793627B2 (ja) | 1989-05-02 | 1989-05-02 | アナログ―ディジタル変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2793627B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06181434A (ja) * | 1992-12-14 | 1994-06-28 | Hitachi Ltd | アナログ・ディジタル変換装置の異常検出方式 |
| JP3922653B2 (ja) * | 1993-03-17 | 2007-05-30 | ゲイトフィールド・コーポレイション | ランダムアクセスメモリ（ｒａｍ）ベースのコンフィギュラブルアレイ |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52139319A (en) * | 1976-05-17 | 1977-11-21 | Hitachi Ltd | Noise prevention system for mark sheet reader |
| JPS54125957A (en) * | 1978-03-24 | 1979-09-29 | Toshiba Corp | Signal level deciding device |
| JPS5689127A (en) * | 1979-12-21 | 1981-07-20 | Canon Inc | A/d converter |
-
1989
- 1989-05-02 JP JP1112921A patent/JP2793627B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02291722A (ja) | 1990-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2753592B2 (ja) | ２線式計器 | |
| EP0351788A2 (en) | Analog-to-digital converting system | |
| US6297761B1 (en) | Measuring apparatus for digitally detecting analog measured variables | |
| JP2793627B2 (ja) | アナログ―ディジタル変換器 | |
| KR100235465B1 (ko) | 플래시형 아날로그-디지탈 변환기 | |
| US6404242B2 (en) | Comparator circuit | |
| GB2047020A (en) | Reversible inverter system having control scheme | |
| CN109936356B (zh) | 编码开关的旋转方向确定方法、系统、装置及存储介质 | |
| JPS5817407B2 (ja) | 零調装置 | |
| US6718357B2 (en) | Microcomputer including an upper and lower clip circuit | |
| JP2613903B2 (ja) | 積分型アナログ−デジタル変換器 | |
| US5003193A (en) | Scan control circuit for hand-held type printer | |
| JP2525364B2 (ja) | 映像信号処理装置 | |
| SU1129729A1 (ru) | Амплитудный дискриминатор импульсов | |
| JPH0837461A (ja) | Ａ／ｄ変換器 | |
| SU1183910A1 (ru) | Цифровой пиковый детектор | |
| JPH0786884A (ja) | パルス変換回路 | |
| JPH0668515B2 (ja) | 直流電圧検出回路 | |
| JPH0510197A (ja) | エンジン回転角センサの信号処理回路 | |
| JP2617484B2 (ja) | 逐次比較型ａ−ｄ変換器 | |
| KR930004767Y1 (ko) | 상태확인 가능한 a/d 변환회로 | |
| JPS6011494B2 (ja) | アナログ／デイジタル変換器 | |
| JPH06350449A (ja) | 電子ボリューム装置 | |
| JPH07333260A (ja) | 電流センサのオフセット除去回路 | |
| SU1509946A1 (ru) | Устройство дл нелинейной коррекции дискретного сигнала |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |