JP2791919B2 - プログラマブルコントローラ - Google Patents
プログラマブルコントローラInfo
- Publication number
- JP2791919B2 JP2791919B2 JP51488590A JP51488590A JP2791919B2 JP 2791919 B2 JP2791919 B2 JP 2791919B2 JP 51488590 A JP51488590 A JP 51488590A JP 51488590 A JP51488590 A JP 51488590A JP 2791919 B2 JP2791919 B2 JP 2791919B2
- Authority
- JP
- Japan
- Prior art keywords
- stage
- program
- status
- instruction
- macroblock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Programmable Controllers (AREA)
Description
【発明の詳細な説明】 ［技術分野］ この発明はプログラマブルコントローラ、特に従属関
係にあるシステムの制御に関する。
係にあるシステムの制御に関する。
［背景技術］ 従来のプログラマブルコントローラ（以下PCという）
として例えば特公平１−50923号公報には制御単位毎に
ステージ番号、論理演算、データ演算命令、タイマ命令
等を設けて、該当するステージのステータスがセットさ
れているか或るいはリセットされているかを判断して、
そのステージによって特定される制御単位毎に制御をし
ていた。
として例えば特公平１−50923号公報には制御単位毎に
ステージ番号、論理演算、データ演算命令、タイマ命令
等を設けて、該当するステージのステータスがセットさ
れているか或るいはリセットされているかを判断して、
そのステージによって特定される制御単位毎に制御をし
ていた。
ところが、或るステージ（上位のステージ）に対して
従属関係にあるシステムのステージ（下位のステージ）
を制御する場合において、例えば上位のステージがリセ
ット状態では下位のステージも当然リセットされるよう
な場合には、下位のステージを個々にリセットさせる命
令が必要であった。その場合、その下位のステージ番号
は規則性がなくバラバラでその数が多く、命令を記述す
る際に間違い易かった。また、プログラムを見ただけで
は、その従属関係が分かりずらいという問題点もあっ
た。
従属関係にあるシステムのステージ（下位のステージ）
を制御する場合において、例えば上位のステージがリセ
ット状態では下位のステージも当然リセットされるよう
な場合には、下位のステージを個々にリセットさせる命
令が必要であった。その場合、その下位のステージ番号
は規則性がなくバラバラでその数が多く、命令を記述す
る際に間違い易かった。また、プログラムを見ただけで
は、その従属関係が分かりずらいという問題点もあっ
た。
［発明の開示］ この発明は、このような問題点を解決するためになさ
れたものであり、下位層のステージに対する制御命令が
簡単にでき、また、従属関係を簡単に把握することがで
き、更に、多層構造も簡単に実現できるPCを提供するこ
とを目的とする。
れたものであり、下位層のステージに対する制御命令が
簡単にでき、また、従属関係を簡単に把握することがで
き、更に、多層構造も簡単に実現できるPCを提供するこ
とを目的とする。
この発明のひとつの態様に係るPCは、各ステージ及び
マクロブロックのステータスがそれぞれ格納されるステ
ージテーブル、入出力データが格納されるI/Oテーブ
ル、ステージ用マスタリセットフラグが格納されるレジ
スタ、演算結果が格納されるリザルトレジスタ、ユーザ
ープログラムが格納されるプログラム記憶部、及びユー
ザープログラムを解析して実行する演算制御部を有し、
プログラム記憶部には少なくとも次の（Ａ）及び（Ｂ）
の各命令を含んだ上位層のプログラムと、次の（Ｃ）〜
（Ｅ）のプログラムを含んだ第１の下位層のマクロブロ
ックのプログラムが格納されている。
マクロブロックのステータスがそれぞれ格納されるステ
ージテーブル、入出力データが格納されるI/Oテーブ
ル、ステージ用マスタリセットフラグが格納されるレジ
スタ、演算結果が格納されるリザルトレジスタ、ユーザ
ープログラムが格納されるプログラム記憶部、及びユー
ザープログラムを解析して実行する演算制御部を有し、
プログラム記憶部には少なくとも次の（Ａ）及び（Ｂ）
の各命令を含んだ上位層のプログラムと、次の（Ｃ）〜
（Ｅ）のプログラムを含んだ第１の下位層のマクロブロ
ックのプログラムが格納されている。
（Ａ）ステージ番号が記載され、ステージ用マスタリセ
ットフラグの反転信号と該当するステージのステータス
とのアンド論理を求めるステージ命令SGと、各ステージ
命令SGの後に記載され、該当するステージのステータス
がセットされているときにそのプログラムが実行される
各種の命令群。
ットフラグの反転信号と該当するステージのステータス
とのアンド論理を求めるステージ命令SGと、各ステージ
命令SGの後に記載され、該当するステージのステータス
がセットされているときにそのプログラムが実行される
各種の命令群。
（Ｂ）ステージ番号及びマクロブロック番号が記載さ
れ、ステージ用マスタリセットフラグの反転信号とその
ステージのフラグとのアンド論理を求め、その結果をそ
のステージのステータスにセットすると共に、マクロブ
ロックのステータスにセットするマクロステージ命令MS
G。
れ、ステージ用マスタリセットフラグの反転信号とその
ステージのフラグとのアンド論理を求め、その結果をそ
のステージのステータスにセットすると共に、マクロブ
ロックのステータスにセットするマクロステージ命令MS
G。
（Ｃ）マクロブロックのプログラムの最初に記載され、
そのマクロブロックのステータスがセットされていると
き、ステージ用マスタリセットフラグをリセットする共
に、次に記載されているステージ命令SGのステータスを
セットするマクロラベル命令MLBL。
そのマクロブロックのステータスがセットされていると
き、ステージ用マスタリセットフラグをリセットする共
に、次に記載されているステージ命令SGのステータスを
セットするマクロラベル命令MLBL。
（Ｄ）マクロブロックのプログラムの最後に記載され、
リザルトレジスタがセットされているとき、そのマクロ
ブロックのステータスをリセットするマクロエンド命令
MEND。
リザルトレジスタがセットされているとき、そのマクロ
ブロックのステータスをリセットするマクロエンド命令
MEND。
（Ｅ）前記マクロラベル命令MLBLとマクロエンド命令ME
NDとの間に記載された上記の（Ａ）の命令群。
NDとの間に記載された上記の（Ａ）の命令群。
また、本発明の他の態様に係るPCは、第１の下位層の
マクロブロックのプログラムは前記（Ｂ）のプログラム
を含んでおり、第２の下位層のマクロブックのプログラ
ムは前記（Ｃ）、（Ｄ）及び（Ｅ）プログラムを含んで
いる。そして、前記第１の下位層のマクロブロックのプ
ログラムにより第３のマクロブロックのステータスが制
御される。つまり第１の下位層のマクロブックにより制
御される第２の下位層のマクロブロックが得られ、プロ
グラムが３層構造になる。
マクロブロックのプログラムは前記（Ｂ）のプログラム
を含んでおり、第２の下位層のマクロブックのプログラ
ムは前記（Ｃ）、（Ｄ）及び（Ｅ）プログラムを含んで
いる。そして、前記第１の下位層のマクロブロックのプ
ログラムにより第３のマクロブロックのステータスが制
御される。つまり第１の下位層のマクロブックにより制
御される第２の下位層のマクロブロックが得られ、プロ
グラムが３層構造になる。
更に、本発明の他の態様に係るPCは、第２の下位層の
マクロブロックのプログラムと同様な内容で、相対的に
上位層となるプログラムにそれ自身のマクロブロックの
ステータス制御される複数の下位層のマクロブロックの
プログラムをプログラム記憶部に格納して、任意の階層
の多層構造にしている。
マクロブロックのプログラムと同様な内容で、相対的に
上位層となるプログラムにそれ自身のマクロブロックの
ステータス制御される複数の下位層のマクロブロックの
プログラムをプログラム記憶部に格納して、任意の階層
の多層構造にしている。
上記のPCにおいては、第１の下位層のマクロブロック
のプログラムにおけるマクロブロックのステータスが、
上位層のプログラムにより制御され、更に第１の下位層
のマクロブロックのステータスに基づいてステージ用マ
スタリセットフラグが制御される。例えばマクロブロッ
クのステータスがセットされることにより、そのマクロ
ブロックのステージ用マスタリセットフラグがリセット
されて、そのマクロブロックのプログラムが演算制御実
行される。この上位層と第１の下位層のマクロブロック
のプログラムとの関係は、第１の下位層のマクロブロッ
クのプログラムと第２の下位層のマクロブロックのプロ
グラムとの関係においても同様である。このような関係
は任意に構成することができ、多層構造が容易に構成で
きる。
のプログラムにおけるマクロブロックのステータスが、
上位層のプログラムにより制御され、更に第１の下位層
のマクロブロックのステータスに基づいてステージ用マ
スタリセットフラグが制御される。例えばマクロブロッ
クのステータスがセットされることにより、そのマクロ
ブロックのステージ用マスタリセットフラグがリセット
されて、そのマクロブロックのプログラムが演算制御実
行される。この上位層と第１の下位層のマクロブロック
のプログラムとの関係は、第１の下位層のマクロブロッ
クのプログラムと第２の下位層のマクロブロックのプロ
グラムとの関係においても同様である。このような関係
は任意に構成することができ、多層構造が容易に構成で
きる。
また、本発明の他の態様に係るPCは、各層のプログラ
ムに、それより下位の層のマクロブロックのプログラム
を制御するマクロステージ命令MSGを複数設けることに
より、下位の層のマクロブロックのプログラムをサブル
ーチンとして利用することもできる。
ムに、それより下位の層のマクロブロックのプログラム
を制御するマクロステージ命令MSGを複数設けることに
より、下位の層のマクロブロックのプログラムをサブル
ーチンとして利用することもできる。
以上のようにこの発明によれば、ステージ命令、SGRS
T、マクロステージ命令、マクロレベル命令及びマクロ
エンド命令を用いて下位の層に対してはマクロブロック
単位に制御し、しかもそのマクロブロックを上位層側の
マクロステージ命令に基づいて制御するようにしたの
で、簡単に多層構造が実現でき、その多層構造の関係も
容易に把握できる。
T、マクロステージ命令、マクロレベル命令及びマクロ
エンド命令を用いて下位の層に対してはマクロブロック
単位に制御し、しかもそのマクロブロックを上位層側の
マクロステージ命令に基づいて制御するようにしたの
で、簡単に多層構造が実現でき、その多層構造の関係も
容易に把握できる。
［図面の簡単な説明］ 第１図はこの発明の一実施例を示すPCのハード構成を
示すブロック図、第２図はその動作を示すフローチャー
ト、第３図は第１図のユーザープログラム記憶部に格納
されているユーザープログラムの一部を示した図、第４
図は第３図のプログラムの動作を概念的に示したフロー
チャート、第５図は第３図のユーザープログラムを実行
したときの各ステータスの状態を示す図、第６図及び第
７図はそれぞれこの発明の他の実施例の動作を概念的に
示したフローチャートである。
示すブロック図、第２図はその動作を示すフローチャー
ト、第３図は第１図のユーザープログラム記憶部に格納
されているユーザープログラムの一部を示した図、第４
図は第３図のプログラムの動作を概念的に示したフロー
チャート、第５図は第３図のユーザープログラムを実行
したときの各ステータスの状態を示す図、第６図及び第
７図はそれぞれこの発明の他の実施例の動作を概念的に
示したフローチャートである。
［発明を実施するための最良の形態］ 第１図はこの発明の一実施例に係るPCの構成を示すブ
ロック図である。図において、（10）は各種の演算処理
をする演算制御部、（12）は演算制御部（10）の指令に
基づいて計数処理をするプログラムカウンタである。
（14）はプログラム記憶部であり、ユーザープログラム
が格納され、プログラムカウンタ（12）の計数値で指定
されるアドレスのプログラムが演算制御部（10）に読み
出される。（16）はI/Oステータスを記憶したI/Oテーブ
ルであり、入力データi0,i1…及び出力データQ1,Q2…が
格納される。（18）は内部リレーステータスを格納する
内部リレーテーブルであり、例えば一時データ等が格納
される。（20）は各ステージ及び各マクロブロックのス
テータスを格納するステージテーブルであり、（22）は
各種データを記憶するレジスタである。（24）はレザル
トレジスタ（以下PRという）であり、演算制御部（10）
の演算結果が一時格納される。（26）はステージ用マス
タリセットフラグが格納される１ビットのレジスタであ
る。
ロック図である。図において、（10）は各種の演算処理
をする演算制御部、（12）は演算制御部（10）の指令に
基づいて計数処理をするプログラムカウンタである。
（14）はプログラム記憶部であり、ユーザープログラム
が格納され、プログラムカウンタ（12）の計数値で指定
されるアドレスのプログラムが演算制御部（10）に読み
出される。（16）はI/Oステータスを記憶したI/Oテーブ
ルであり、入力データi0,i1…及び出力データQ1,Q2…が
格納される。（18）は内部リレーステータスを格納する
内部リレーテーブルであり、例えば一時データ等が格納
される。（20）は各ステージ及び各マクロブロックのス
テータスを格納するステージテーブルであり、（22）は
各種データを記憶するレジスタである。（24）はレザル
トレジスタ（以下PRという）であり、演算制御部（10）
の演算結果が一時格納される。（26）はステージ用マス
タリセットフラグが格納される１ビットのレジスタであ
る。
（28）は入力ポートであり、入力データを演算制御部
（10）を介してI/Oテーブル格納させる。（30）は出力
ポートであり、I/Oテーブル（16）の出力データを演算
制御部（10）を介して出力する。
（10）を介してI/Oテーブル格納させる。（30）は出力
ポートであり、I/Oテーブル（16）の出力データを演算
制御部（10）を介して出力する。
第２図は第１図のPCの動作を示すフローチャートであ
る。図示のように、演算制御部（10）は最初にステージ
用マスタリセットフラグ（以下SGRSTという）をリセッ
トする等の初期設定の処理をし、次に入力転送の処理を
行なう。ここで、入力転送の処理とはI/Oポート（28）
を介して入力モジュール（図示せず）からの入力データ
をI/Oテーブル（16）に取り込む処理であり、全ての入
力データがI/Oテーブル（16）に取り込まれる。
る。図示のように、演算制御部（10）は最初にステージ
用マスタリセットフラグ（以下SGRSTという）をリセッ
トする等の初期設定の処理をし、次に入力転送の処理を
行なう。ここで、入力転送の処理とはI/Oポート（28）
を介して入力モジュール（図示せず）からの入力データ
をI/Oテーブル（16）に取り込む処理であり、全ての入
力データがI/Oテーブル（16）に取り込まれる。
次に、演算制御部（10）はプログラムカウンタ（12）
で指定されるアドレスのプログラムをプログラム記憶部
（14）から順次読み出して解析し、その解析結果に基づ
いて各種の演算処理をする。例えばI/Oテーブル（16）
の入力データ又はデータレジスタ（22）のデータに基づ
いて演算処理をし、それをI/Oテーブル（16）、内部リ
レーテーブル（18）に格納する等の処理をする。
で指定されるアドレスのプログラムをプログラム記憶部
（14）から順次読み出して解析し、その解析結果に基づ
いて各種の演算処理をする。例えばI/Oテーブル（16）
の入力データ又はデータレジスタ（22）のデータに基づ
いて演算処理をし、それをI/Oテーブル（16）、内部リ
レーテーブル（18）に格納する等の処理をする。
全てのユーザープログラムについての演算処理が終了
すると、演算制御部（10）は次に出力転送の処理を行
う。ここで、出力転送とはI/Oテーブル（16）に格納さ
れている出力データを出力ポート（30）を介して出力モ
ジュール（図示せず）に出力する処理である。
すると、演算制御部（10）は次に出力転送の処理を行
う。ここで、出力転送とはI/Oテーブル（16）に格納さ
れている出力データを出力ポート（30）を介して出力モ
ジュール（図示せず）に出力する処理である。
以上の入力転送、命令実行及び出力転送を終了の指令
があるまでサイクリックに繰り返す。
があるまでサイクリックに繰り返す。
ところで、上記の演算実行におけるプログラムの解析
及び演算処理においては、各種のプログラムを処理する
わけであるが、次にこの発明に特有なプログラムについ
て説明する。
及び演算処理においては、各種のプログラムを処理する
わけであるが、次にこの発明に特有なプログラムについ
て説明する。
（Ａ）ステージ命令SG、iSG; 例 SG S10 SGRSTの反転信号と該当するステージのステータスST
とのアンド論理を求めて、それをそのステータスSTにセ
ットする。この例ではステージS10のステータスSTにセ
ットされる。
とのアンド論理を求めて、それをそのステータスSTにセ
ットする。この例ではステージS10のステータスSTにセ
ットされる。
なお、iSG命令においては該当するステージのステー
タスSTを第２図の初期設定時に「１」に予めセットして
おき、命令実行時にはSGと同じ動作をする。
タスSTを第２図の初期設定時に「１」に予めセットして
おき、命令実行時にはSGと同じ動作をする。
（Ｂ）マクロステージ命令MSG; 例 MSG S11 M100 （１）SGRSTの反転信号と該当するステージのステー
タスSTとのアンド論理を求めて、それをそのステータス
STにセットする。この例ではステージS11のステータスS
Tにセットされる。（２）更に、そのセットされたステ
ータスSTの内容をマクロブロックのステータスSTにセッ
トする。この例ではステージS11のステータスSTの内容
がマクロブロックのM100のステータスSTにセットされ
る。
タスSTとのアンド論理を求めて、それをそのステータス
STにセットする。この例ではステージS11のステータスS
Tにセットされる。（２）更に、そのセットされたステ
ータスSTの内容をマクロブロックのステータスSTにセッ
トする。この例ではステージS11のステータスSTの内容
がマクロブロックのM100のステータスSTにセットされ
る。
（Ｃ）マクロラベル命令MLBL 例 MLBL M100 該当するマクロブロックのステータスSTが「１」にセ
ットされているときに、SGRSTをリセットすると共に、
次に記載されているステージ命令SGのステージのステー
タスSTを「１」にセットする。また、該当するマクロブ
ロックのステータスSTがリセットされているときには、
SGRSTに「１」をセットする。
ットされているときに、SGRSTをリセットすると共に、
次に記載されているステージ命令SGのステージのステー
タスSTを「１」にセットする。また、該当するマクロブ
ロックのステータスSTがリセットされているときには、
SGRSTに「１」をセットする。
（Ｄ）マクロエンド命令MEND RR（24）に「１」がセットされているとき、該当する
マクロブロックのステータスSTをリセットする。
マクロブロックのステータスSTをリセットする。
第３図はプログラム記憶部（14）に記憶されているユ
ーザープログラムの一部をリストした図であり、第４図
はそのユーザープログラムを概念的に示した図である。
ーザープログラムの一部をリストした図であり、第４図
はそのユーザープログラムを概念的に示した図である。
（１）iSG S10;このiSG命令によりステージS10のステー
タスSTは所期設定で予め「１」がセットされており、SG
RSTの反転論理とのアンド論理を求めて、それをS10のス
テータスSTにセットする。ここでは電源投入後の初期設
定においてSGRSTはリセットされているので、このS10の
ステータスSTには「１」がセットされる。
タスSTは所期設定で予め「１」がセットされており、SG
RSTの反転論理とのアンド論理を求めて、それをS10のス
テータスSTにセットする。ここでは電源投入後の初期設
定においてSGRSTはリセットされているので、このS10の
ステータスSTには「１」がセットされる。
（２）LD i0;このLD命令によりI/Oテーブル（16）の入
力データi0をRR（24）に格納する。
力データi0をRR（24）に格納する。
（３）JMP S11;このJMP命令においては、RR（24）がリ
セットされているときには何も処理をしない。RR（24）
に「１」がセットされているときには、JMP命令が所属
しているステージのステータスSTをリセットする（ここ
ではS10のステータス）と共に、JMP命令のオペランドの
ステージのステータスST（ここではS11のステータス）
に「１」セットする。
セットされているときには何も処理をしない。RR（24）
に「１」がセットされているときには、JMP命令が所属
しているステージのステータスSTをリセットする（ここ
ではS10のステータス）と共に、JMP命令のオペランドの
ステージのステータスST（ここではS11のステータス）
に「１」セットする。
ここで、上述の処理において例えばi0に「１」がセッ
トされているものとすれば、RR（24）には「１」がセッ
トされている状態になるので、JMP命令は有効になり、
ステージS10のステータスSTはリセットされ、ステージS
11のステータスSTには「１」がセットされる。
トされているものとすれば、RR（24）には「１」がセッ
トされている状態になるので、JMP命令は有効になり、
ステージS10のステータスSTはリセットされ、ステージS
11のステータスSTには「１」がセットされる。
（４）MSG S11 100; ここでは、ステージS11のステータスSTは「１」にセ
ットされており、またSGRSTはリセットされているの
で、、SGRSTの反転信号とステージS11のステータスSTと
のアンド論理は「１」となり、その結果ステージS11の
ステータスSTに「１」がセットされる。更に、ステージ
S11のステータスSTの内容（「１」）に基づいてマクロ
ブロックM100のステータスSTに「１」がセットされる。
ットされており、またSGRSTはリセットされているの
で、、SGRSTの反転信号とステージS11のステータスSTと
のアンド論理は「１」となり、その結果ステージS11の
ステータスSTに「１」がセットされる。更に、ステージ
S11のステータスSTの内容（「１」）に基づいてマクロ
ブロックM100のステータスSTに「１」がセットされる。
なお、SGRSTの反転信号とステージS11のステータスST
とのアンド論理が「０」の場合にはステージS11のステ
ータスSTがリセットされ、更に、マクロブロックM100の
ステータスSTもリセットされる。
とのアンド論理が「０」の場合にはステージS11のステ
ータスSTがリセットされ、更に、マクロブロックM100の
ステータスSTもリセットされる。
以下、順次プログラムを実行していくわけであるが、
それ以降のプログラムの一部の処理についての説明を省
略し、第３図の右側のマクロブロックのプログラムにつ
いての説明を続ける。
それ以降のプログラムの一部の処理についての説明を省
略し、第３図の右側のマクロブロックのプログラムにつ
いての説明を続ける。
（５）MLBL M100; マクロブロックのM100のステータスSTはここでは
「０」→「１」に変化しているので、これによりSGRST
はリセットされ、次の番地に記載されているステージ命
令のステージ、ここではステージS100のステータスSTに
「１」をセットする。これによりステージS100以降の処
理が可能になり、上述の場合と同様に処理されるのでそ
の説明は省略する。
「０」→「１」に変化しているので、これによりSGRST
はリセットされ、次の番地に記載されているステージ命
令のステージ、ここではステージS100のステータスSTに
「１」をセットする。これによりステージS100以降の処
理が可能になり、上述の場合と同様に処理されるのでそ
の説明は省略する。
なお、マクロブロックのM100のステータスSTがリセッ
トされている場合には、SGRSTはセットされる。従っ
て、SGRSTがセットされている時はSG100以降のステータ
STがリセットされるので、次の番地に記載されているス
テージ命令SG100以降の命令は実行されなくなる。この
例では、ステージS100〜ステージS102のステージ命令は
実行されないことになる。
トされている場合には、SGRSTはセットされる。従っ
て、SGRSTがセットされている時はSG100以降のステータ
STがリセットされるので、次の番地に記載されているス
テージ命令SG100以降の命令は実行されなくなる。この
例では、ステージS100〜ステージS102のステージ命令は
実行されないことになる。
（６）MEND RR（24）に「１」がセットされているとき、そのマク
ロブロックのステータスSTをリセットする。これにより
このマクロブロックの処理は終了することになる。この
例では、その前の命令「LD i4」を実行した際に、I/Oテ
ーブル（16）の入力データi4が「１」にセットされてい
る状態において、マクロブロックのステータスSTがリセ
ットされる。
ロブロックのステータスSTをリセットする。これにより
このマクロブロックの処理は終了することになる。この
例では、その前の命令「LD i4」を実行した際に、I/Oテ
ーブル（16）の入力データi4が「１」にセットされてい
る状態において、マクロブロックのステータスSTがリセ
ットされる。
第５図は第３図のプログラムを実行した際の入力デー
タ及び各部のデータを示す図であり、各走査順に上述の
説明を更に具体的に説明する。
タ及び各部のデータを示す図であり、各走査順に上述の
説明を更に具体的に説明する。
（１）走査（１）； iSG S10の命令により初期設定においてステージS10の
ステータスSTが「１」に予めセットされている。このと
きには入力データはまだ無い状態であるものとする。
ステータスSTが「１」に予めセットされている。このと
きには入力データはまだ無い状態であるものとする。
（２）走査（２）； I/Oテーブル（16）の入力データi0に「１」がセット
されると、「JMP S11」命令が実行されてステージS10の
ステータスSTがリセットされ、ステージS11のステータ
スSTに「１」がセットされる。そして、「MSG S11 M10
0」の命令が処理される。この処理により、マクロブロ
ックM100のステータスSTに「１」がセットされる。そし
て、「MLBL M100」命令によりステージS100のステータ
スSTに「１」がセットされる。
されると、「JMP S11」命令が実行されてステージS10の
ステータスSTがリセットされ、ステージS11のステータ
スSTに「１」がセットされる。そして、「MSG S11 M10
0」の命令が処理される。この処理により、マクロブロ
ックM100のステータスSTに「１」がセットされる。そし
て、「MLBL M100」命令によりステージS100のステータ
スSTに「１」がセットされる。
（３）走査（３） この走査時においては、ステージS11及びS100のステ
ータスSTに「１」がセットされており、またマクロブロ
ックM100のステータスSTに「１」がセットされたままと
なっている。この状態でI/Oテーブル（16）の入力デー
タi2に「１」がセットされると、次にように処理され
る。
ータスSTに「１」がセットされており、またマクロブロ
ックM100のステータスSTに「１」がセットされたままと
なっている。この状態でI/Oテーブル（16）の入力デー
タi2に「１」がセットされると、次にように処理され
る。
ステージS11のステータスST及びマクロブロックM100
のステータスSTは「１」がセットされたままとなってお
り、そして、i2に「１」がセットされているので、「LD
i2」命令によりRR（24）には「１」がセットされてい
る。従って、「JMP S101」命令によりステージS100のス
テータスSTがリセットされ、ステージS101のステータス
STに「１」がセットさる。
のステータスSTは「１」がセットされたままとなってお
り、そして、i2に「１」がセットされているので、「LD
i2」命令によりRR（24）には「１」がセットされてい
る。従って、「JMP S101」命令によりステージS100のス
テータスSTがリセットされ、ステージS101のステータス
STに「１」がセットさる。
また、「OUT Q11」命令によりRR（24）の内容が内部
リレーテーブル（18）の出力データQ11に出力し、ここ
ではQ11に「１」がセットされる。
リレーテーブル（18）の出力データQ11に出力し、ここ
ではQ11に「１」がセットされる。
（４）走査（４） I/Oテーブル（16）の入力データi2がリセットされ、i
3に「１」にセットされると、ステージS11のステータス
STはセットされたままであり、またマクロブロックM100
のステータスSTもセットされたままとなっているが、
「LD i2」命令の実行によりRR（24）はリセットされ
る。
3に「１」にセットされると、ステージS11のステータス
STはセットされたままであり、またマクロブロックM100
のステータスSTもセットされたままとなっているが、
「LD i2」命令の実行によりRR（24）はリセットされ
る。
また、i3が「１」にセットされているので、「LD i
3」命令によりRR（24）に「１」がセットされ、「JMP S
102」によりステージS101のステータスSTがリセットさ
れ、ステージS102のステータスSTに「１」がセットされ
る。
3」命令によりRR（24）に「１」がセットされ、「JMP S
102」によりステージS101のステータスSTがリセットさ
れ、ステージS102のステータスSTに「１」がセットされ
る。
（５）走査（５） SG101が「１」から「０」に変化した事によりRR（2
4）はリセットされ、「OUT Q11」命令によりQ11はリセ
ットされる。
4）はリセットされ、「OUT Q11」命令によりQ11はリセ
ットされる。
（６）走査（６）； 入力データi4がセットされると、「LD i4」によりRR
（24）には「１」がセットされる。これにより「MEND」
命令が実行されて、このマクロブロックM100のステータ
スSTがリセットされる。
（24）には「１」がセットされる。これにより「MEND」
命令が実行されて、このマクロブロックM100のステータ
スSTがリセットされる。
（７）走査（７） ステージS11のステータスSTに「１」がセットされて
いる状態であり、前の走査でマクロブロックM100のステ
ータスSTに「０」がセットされているので、「LDN M10
0」命令によりRR（24）には「１」がセットされ、「JMP
S12」命令にによりステージS11のステータスSTがリセ
ットされ、そして、ステージS12のステータスには
「１」がセットされる。そして、この走査での「MLBL M
100」命令実行ではM100のステータスが「１」から
「０」に変化している事からSGRSTに「１」がセットさ
れる。従って、マクロブロックのステージS100以降の各
ステージの演算処理はなされないことになる。
いる状態であり、前の走査でマクロブロックM100のステ
ータスSTに「０」がセットされているので、「LDN M10
0」命令によりRR（24）には「１」がセットされ、「JMP
S12」命令にによりステージS11のステータスSTがリセ
ットされ、そして、ステージS12のステータスには
「１」がセットされる。そして、この走査での「MLBL M
100」命令実行ではM100のステータスが「１」から
「０」に変化している事からSGRSTに「１」がセットさ
れる。従って、マクロブロックのステージS100以降の各
ステージの演算処理はなされないことになる。
以上のようにして上位層のプログラム「MSG S11 M10
0」命令等によりマクロブロックM100のステータスSTを
セット又はリセットされて、それによりSGRSTをリセッ
ト又はセットしてマクロブロックの起動或いは停止を制
御している。
0」命令等によりマクロブロックM100のステータスSTを
セット又はリセットされて、それによりSGRSTをリセッ
ト又はセットしてマクロブロックの起動或いは停止を制
御している。
上述の実施例は２層構造の例であるが、更に多層にす
ることも同様にしてできる。
ることも同様にしてできる。
第６図はこの発明の他の実施例の概念図である。この
実施例においては、（ｎ＋１）層構造になっており、例
えば一番上位にある「MSG S11 M100」命令によりマクロ
ブロックM100のステータスSTに「１」をセットすること
により、それより下層のマクロブロックM100の演算動作
を実行させ、また、マクロブロックM100のステータスST
をリセットすることにより、マクロブロックM100の演算
動作を禁止させる。
実施例においては、（ｎ＋１）層構造になっており、例
えば一番上位にある「MSG S11 M100」命令によりマクロ
ブロックM100のステータスSTに「１」をセットすること
により、それより下層のマクロブロックM100の演算動作
を実行させ、また、マクロブロックM100のステータスST
をリセットすることにより、マクロブロックM100の演算
動作を禁止させる。
このマクロブロックM100において、「MSG S103 M20
0」命令によりマクロブロックM200のステータスSTに
「１」をセットすることにより、それより下層のマクロ
ブロックM200の演算動作を実行させ、また、マクロブロ
ックM200のステータスSTをリセットすることにより、マ
クロブロックM200の演算動作を禁止する。
0」命令によりマクロブロックM200のステータスSTに
「１」をセットすることにより、それより下層のマクロ
ブロックM200の演算動作を実行させ、また、マクロブロ
ックM200のステータスSTをリセットすることにより、マ
クロブロックM200の演算動作を禁止する。
以上のようにして相対的に上位の層に位置するマクロ
ブロックが下位の層に位置するマクロブロックの演算動
作を制御することができる。第６図の例においては、ス
テージS11のステータスSTをリセットすることによりマ
クロブロックM100のステータスSTをリセットすると、そ
れより下層のマクロブロックのステータスは全てリセッ
ト状態になり、演算処理がなされない。
ブロックが下位の層に位置するマクロブロックの演算動
作を制御することができる。第６図の例においては、ス
テージS11のステータスSTをリセットすることによりマ
クロブロックM100のステータスSTをリセットすると、そ
れより下層のマクロブロックのステータスは全てリセッ
ト状態になり、演算処理がなされない。
第７図はこの発明の他の実施例の概念図である。この
実施例においてはマクロブロックM100をサブルーチンと
して利用している。ステージS11のステータスに「１」
がセットされると、マクロブロックM100のステータスST
にも「１」がセットされ、マクロブロックM100が演算処
理がなされる。また、その逆に、ステージS11のステー
タスSTがリセットされるとマクロブロックM100のステー
タスSTもリセットされ、マクロブロックM100が演算処理
が禁止される。このような処理はステージS13において
も同様にしてなされる。
実施例においてはマクロブロックM100をサブルーチンと
して利用している。ステージS11のステータスに「１」
がセットされると、マクロブロックM100のステータスST
にも「１」がセットされ、マクロブロックM100が演算処
理がなされる。また、その逆に、ステージS11のステー
タスSTがリセットされるとマクロブロックM100のステー
タスSTもリセットされ、マクロブロックM100が演算処理
が禁止される。このような処理はステージS13において
も同様にしてなされる。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) G05B 19/05
Claims (5)
- 【請求項１】各ステージ及びマクロブロックのステータ
スがそれぞれ格納されるステージテーブル、入出力デー
タが格納されるI/Oテーブル、ステージ用マスタリセッ
トフラグが格納されるレジスタ、演算結果が格納される
リザルトレジスタ、ユーザープログラムが格納されるプ
ログラム記憶部、及びユーザープログラムを解析して実
行する演算制御部を有し、前記プログラム記憶部には少
なくとも次の（Ａ）及び（Ｂ）の各命令を含んだ上位層
のプログラムと、次の（Ｃ）、（Ｄ）及び（Ｅ）のプロ
グラムを含んだ第１の下位層のマクロブロックのプログ
ラムとが格納されていることを特徴とするプログラマブ
ルコントローラ。 （Ａ）ステージ番号が記載され、ステージ用マスタリセ
ットフラグの反転信号と該当するステージのステータス
とのアンド論理を求めるステージ命令SGと、各ステージ
命令SGの後に記載され、該当するステージのステータス
がセットされているときにそのプログラムが実行される
各種の命令群。 （Ｂ）ステージ番号及びマクロブロック番号が記載さ
れ、ステージ用マスタリセットフラグの反転信号とその
ステージのステータスとのアンド論理を求め、その結果
をそのステージのステータスにセットすると共に、マク
ロブロックのステータスにセットするマクロステージ命
令MSG。 （Ｃ）マクロブロックのプログラムの最初に記載され、
そのマクロブロックのステータスがセットされていると
き、ステージ用マスタリセットフラグをリセットすると
共に、次に記載されているステージ命令SGのステータス
をセットするマクロラベル命令MLBL。 （Ｄ）マクロブロックのプログラムの最後に記載され、
リザルトレジスタがセットされているとき、そのマクロ
ブロックのステータスをリセットするマクロエンド命令
MEND。 （Ｅ）前記マクロラベル命令MLBLとマクロエンド命令ME
NDとの間に記載された上記の（Ａ）の命令群。 - 【請求項２】前記第１の下位層のマクロブロックのプロ
グラムは前記（Ｂ）のプログラムを含んでおり、そし
て、前記（Ｃ）、（Ｄ）及び（Ｅ）の各プログラムを含
み、前記第１の下位層のマクロブロックのプログラムに
よりそれ自身のマクロブロックのステータスが制御され
る第２の下位層のマクロブロックのプログラムがプログ
ラム記憶部に格納される請求の範囲第１項記載のプログ
ラマブルコントローラ。 - 【請求項３】前記の第２の下位層のプログラムと同様な
内容で、相対的に上位層となるプログラムにそれ自身の
マクロブロックのステータス制御される複数の下位層の
マクロブロックのプログラムが前記プログラム記憶部に
格納される請求の範囲第２項記載のプログラマブルコン
トローラ。 - 【請求項４】上位層又は下位層のマクロブロックのプロ
グラムは、前記（Ｂ）のプログラムを複数含んでいる請
求の範囲第１項記載のプログラマブルコントローラ。 - 【請求項５】上位層又は下位層のマクロブロックのプロ
グラムは、前記（Ｂ）のプログラムを複数含んでいる請
求の範囲第２項のプログラマブルコントローラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51488590A JP2791919B2 (ja) | 1990-11-06 | 1990-11-06 | プログラマブルコントローラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51488590A JP2791919B2 (ja) | 1990-11-06 | 1990-11-06 | プログラマブルコントローラ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2791919B2 true JP2791919B2 (ja) | 1998-08-27 |
Family
ID=18527532
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51488590A Expired - Lifetime JP2791919B2 (ja) | 1990-11-06 | 1990-11-06 | プログラマブルコントローラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2791919B2 (ja) |
-
1990
- 1990-11-06 JP JP51488590A patent/JP2791919B2/ja not_active Expired - Lifetime
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20010034830A1 (en) | Programmable controller | |
| JP2791919B2 (ja) | プログラマブルコントローラ | |
| JPS6091404A (ja) | 産業用ロボツト | |
| JPH082727Y2 (ja) | プログラマブルシ−ケンサ | |
| JPH0573296A (ja) | マイクロコンピユータ | |
| JPS59218569A (ja) | マイクロ・コンピユ−タ | |
| JP2573251B2 (ja) | プログラマブルコントローラの送信指定方法 | |
| JPS58158759A (ja) | 情報処理装置 | |
| JPH0199132A (ja) | マルチタスク実行装置 | |
| JPH0414109A (ja) | 銘柄管理シーケンス制御装置 | |
| JPH04235604A (ja) | プログラマブルコントローラ | |
| JPH0756886A (ja) | ペトリネットに基づく並列制御システム | |
| JPH03265028A (ja) | プログラムの共通化方式 | |
| JP2529694B2 (ja) | マイクロプロセッサの待機命令実行装置 | |
| JPH0751610Y2 (ja) | オーバーライド機能を備えたプログラマブルコントローラ | |
| JPS63316146A (ja) | マイクロコンピユ−タ | |
| WO1992008171A1 (en) | Programmable controller | |
| JPS61202239A (ja) | 情報処理装置 | |
| JPH04127328A (ja) | 複数のモジュールからなるシステムの実行制御方法 | |
| JPS61112207A (ja) | 機器発停制御方式 | |
| JPH04245538A (ja) | 情報処理装置 | |
| JPH02212965A (ja) | プログラムロード方式 | |
| JPH01321525A (ja) | ハードウェアセマフォ | |
| JPH0319570B2 (ja) | ||
| JPS58211213A (ja) | シ−ケンサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090619 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100619 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100619 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110619 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110619 Year of fee payment: 13 |