JP2788745B2 - ダイナミック保持型バスドライバー - Google Patents
ダイナミック保持型バスドライバーInfo
- Publication number
- JP2788745B2 JP2788745B2 JP63331615A JP33161588A JP2788745B2 JP 2788745 B2 JP2788745 B2 JP 2788745B2 JP 63331615 A JP63331615 A JP 63331615A JP 33161588 A JP33161588 A JP 33161588A JP 2788745 B2 JP2788745 B2 JP 2788745B2
- Authority
- JP
- Japan
- Prior art keywords
- bus line
- potential
- mos transistor
- bus
- channel enhancement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electronic Switches (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明はダイナミック保持型バスドライバーに関し、
特にCMOS半導体集積回路のダイナミック保持型ドライバ
ーに関する。
特にCMOS半導体集積回路のダイナミック保持型ドライバ
ーに関する。
［従来の技術］ 第３図はダイナミック保持型バスドライバーの従来例
を示す回路図である。
を示す回路図である。
このバスドライバーでは、Ｐチャネル形エンハンスメ
ントMOSトランジスタ２をオンさせるためのゲートバイ
アス電圧であるプリチャージ信号７を予め与え、負荷容
量９に電圧源VDDを印加することによって、負荷容量９
をVDD電位まで充電する。しかる後に、Ｐチャネル形エ
ンハンスメントMOSトランジスタ２をオフさせるが、バ
スライン６は負荷容量９の電荷量によってVDD電位に保
持されている。しかる後、Ｎチャネル形エンハンスメン
トMOSトランジスタ３のゲートにデータ選択信号８を与
え、Ｎチャネル形エンハンスメントMOSトランジスタ３
がオンすればバスライン６はVSS電位に、オフしていれ
ばバスライン６はVDD電位のまま保持される。
ントMOSトランジスタ２をオンさせるためのゲートバイ
アス電圧であるプリチャージ信号７を予め与え、負荷容
量９に電圧源VDDを印加することによって、負荷容量９
をVDD電位まで充電する。しかる後に、Ｐチャネル形エ
ンハンスメントMOSトランジスタ２をオフさせるが、バ
スライン６は負荷容量９の電荷量によってVDD電位に保
持されている。しかる後、Ｎチャネル形エンハンスメン
トMOSトランジスタ３のゲートにデータ選択信号８を与
え、Ｎチャネル形エンハンスメントMOSトランジスタ３
がオンすればバスライン６はVSS電位に、オフしていれ
ばバスライン６はVDD電位のまま保持される。
このバスライン６の電位を、バスライン６に接続され
るCMOSインバータ10で受けて、データとして伝送する。
るCMOSインバータ10で受けて、データとして伝送する。
［発明が解決しようとする課題］ 上述した従来のダイナミック保持型バスドライバー
は、バスラインを予めVDD電位に保持し、しかる後、電
位の供給を行なわず、かつバスラインをVDD電位のデー
タとして扱う際も電位の供給を行なわないので、第４図
および第５図に示すように、複数のデータラインが平行
して配線されている場合、第１のバスライン11、第２の
バスライン12、第３のバスライン13がVDD電位にあり、
時刻t1において第１のバスライン11と第３のバスライン
13がVSS電位に変化すると、本来、第２のバスライン12
はVDD電位を保持し、受側のCMOSインバータ10はVSS電位
を出力すべきものが、バスライン配線間のカップリング
容量15（この場合、集中定数として考える）により、第
１のバスライン11および第３のバスライン13が時刻t1に
おいてVSS電位に変化するのに追従して、第２のバスラ
イン12の電位もVSS電位方向に引っ張られるため、受側
のCMOSインバータ10が入力をVSS電位であると感じる
と、出力には誤ったデータであるVDD電位が出力されて
しまうという欠点がある。
は、バスラインを予めVDD電位に保持し、しかる後、電
位の供給を行なわず、かつバスラインをVDD電位のデー
タとして扱う際も電位の供給を行なわないので、第４図
および第５図に示すように、複数のデータラインが平行
して配線されている場合、第１のバスライン11、第２の
バスライン12、第３のバスライン13がVDD電位にあり、
時刻t1において第１のバスライン11と第３のバスライン
13がVSS電位に変化すると、本来、第２のバスライン12
はVDD電位を保持し、受側のCMOSインバータ10はVSS電位
を出力すべきものが、バスライン配線間のカップリング
容量15（この場合、集中定数として考える）により、第
１のバスライン11および第３のバスライン13が時刻t1に
おいてVSS電位に変化するのに追従して、第２のバスラ
イン12の電位もVSS電位方向に引っ張られるため、受側
のCMOSインバータ10が入力をVSS電位であると感じる
と、出力には誤ったデータであるVDD電位が出力されて
しまうという欠点がある。
［課題を解決するための手段］ 本発明のダイナミック保持型バスドライバーは、バス
ラインと、第１の電源ラインとバスラインとの間に接続
されゲートにプリチャージ信号を受けてバスラインを第
１の電位に充電する第１のトランジスタと、第２の電源
ラインとバスラインとの間に接続されゲートにデータ選
択信号を受けて当該データ信号が第１のレベルのとき導
通してバスラインを第２の電位に放電しデータ信号が第
２のレベルのとき不導通となる第２のトランジスタと、
第１の電源ラインとバスラインとの間に接続されゲート
にバスラインの電位を受けて当該バスラインが第１の電
位のときは当該バスラインを当該第１の電位に充電する
第３のトランジスタとを有している。
ラインと、第１の電源ラインとバスラインとの間に接続
されゲートにプリチャージ信号を受けてバスラインを第
１の電位に充電する第１のトランジスタと、第２の電源
ラインとバスラインとの間に接続されゲートにデータ選
択信号を受けて当該データ信号が第１のレベルのとき導
通してバスラインを第２の電位に放電しデータ信号が第
２のレベルのとき不導通となる第２のトランジスタと、
第１の電源ラインとバスラインとの間に接続されゲート
にバスラインの電位を受けて当該バスラインが第１の電
位のときは当該バスラインを当該第１の電位に充電する
第３のトランジスタとを有している。
［作用］ バスラインがVDD電位を保持する際、CMOSインバータ
の出力がVSS電位となりＰチャネルトランジスタがオン
してバスラインは常にVDD電位が与えられる状態とな
る。
の出力がVSS電位となりＰチャネルトランジスタがオン
してバスラインは常にVDD電位が与えられる状態とな
る。
したがって、他のバスライン等の配線間のカップリン
グ容量によりバスラインがVSS電位に引っ張られても、
Ｐチャネル形エンハンスメントMOSトランジスタの電流
能力に応じた速さでバスラインがVDD電位に引きあげら
れるため、データ取込みで、誤ったデータとならない。
グ容量によりバスラインがVSS電位に引っ張られても、
Ｐチャネル形エンハンスメントMOSトランジスタの電流
能力に応じた速さでバスラインがVDD電位に引きあげら
れるため、データ取込みで、誤ったデータとならない。
［実施例］ 次に、本発明の実施例について図面を参照して説明す
る。
る。
第１図は本発明のダイナミック保持型バスドライバー
の一実施例の回路図、第２図はその動作説明図である。
の一実施例の回路図、第２図はその動作説明図である。
本実施例のダイナミック保持型バスドライバーは、第
３図の従来例において、バスライン６に入力が接続され
たCMOSインバータ４と、CMOSインバータ４の出力にゲー
トが、電源端子１にソースが、バスライン６にドレイン
がそれぞれ接続されたＰチャネル形のエンハンスメント
MOSトランジスタ５を有している。
３図の従来例において、バスライン６に入力が接続され
たCMOSインバータ４と、CMOSインバータ４の出力にゲー
トが、電源端子１にソースが、バスライン６にドレイン
がそれぞれ接続されたＰチャネル形のエンハンスメント
MOSトランジスタ５を有している。
次に、本実施例の動作を説明する。
Ｐチャネル形エンハンスメントMOSトランジスタ２を
予めオンさせるためのゲートバイアス電圧であるプリチ
ャージ信号７をMOSトランジスタ２に与え、負荷容量９
に電圧源VDDを印加することによって、負荷容量９をVDD
電位まで充電する。したがって、バスライン６はVDD電
位となり、CMOSインバータ４の出力はVSS電位となるた
め、Ｐチャネル形エンハンスメントMOSトランジスタ５
はオン状態となり、バスライン６は常にVDD電位が与え
られる状態となる。しかる後、Ｎチャネル形エンハンス
メントMOSトランジスタ３のゲートにデータ選択信号８
を与え、Ｎチャネル形エンハンスメントMOSトランジス
タ３の をβＮ、Ｐチャネル形エンハンスメントMOSトランジス
タ２のβをβＰとすると、βＮ＞βＰとすることによっ
て、バスライン６はVSS電位方向に引っ張られ、CMOSイ
ンバータ４の出力が反転して、Ｐチャネル形エンハンス
メントMOSトランジスタ５はオフし、バスライン６はVSS
電位となる。また、データ選択信号８によってＮチャネ
ル形エンハンスメントMOSトランジスタ３がオフするな
らば、バスライン６はVDD電位のまま保持される。
予めオンさせるためのゲートバイアス電圧であるプリチ
ャージ信号７をMOSトランジスタ２に与え、負荷容量９
に電圧源VDDを印加することによって、負荷容量９をVDD
電位まで充電する。したがって、バスライン６はVDD電
位となり、CMOSインバータ４の出力はVSS電位となるた
め、Ｐチャネル形エンハンスメントMOSトランジスタ５
はオン状態となり、バスライン６は常にVDD電位が与え
られる状態となる。しかる後、Ｎチャネル形エンハンス
メントMOSトランジスタ３のゲートにデータ選択信号８
を与え、Ｎチャネル形エンハンスメントMOSトランジス
タ３の をβＮ、Ｐチャネル形エンハンスメントMOSトランジス
タ２のβをβＰとすると、βＮ＞βＰとすることによっ
て、バスライン６はVSS電位方向に引っ張られ、CMOSイ
ンバータ４の出力が反転して、Ｐチャネル形エンハンス
メントMOSトランジスタ５はオフし、バスライン６はVSS
電位となる。また、データ選択信号８によってＮチャネ
ル形エンハンスメントMOSトランジスタ３がオフするな
らば、バスライン６はVDD電位のまま保持される。
ただし、Ｎチャネル形エンハンスメントMOSトランジ
スタ３およびＰチャネル形エンハンスメントMOSトラン
ジスタ２がオンした際の貫通電流をおさえるためには、
βＮ≫βＰまたはβＮ≪βＰが望ましく、Ｎチャネル形
エンハンスメントMOSトランジスタ３がオンして、バス
ライン６をVSS電位に引くためのスピードを考えるなら
ば、βＮ≫βＰが望ましい。
スタ３およびＰチャネル形エンハンスメントMOSトラン
ジスタ２がオンした際の貫通電流をおさえるためには、
βＮ≫βＰまたはβＮ≪βＰが望ましく、Ｎチャネル形
エンハンスメントMOSトランジスタ３がオンして、バス
ライン６をVSS電位に引くためのスピードを考えるなら
ば、βＮ≫βＰが望ましい。
しかしながら、本発明の効果を考えるならば、バスラ
イン６のデータを取り込むタイミングまでに、バスライ
ン６をVDD電位に引きあげるだけのβＰが必要であり
（それ以上大きい程よい）、以上３点を考慮した上で、
βＮ＝７・βＰとするのが最も効果的である。
イン６のデータを取り込むタイミングまでに、バスライ
ン６をVDD電位に引きあげるだけのβＰが必要であり
（それ以上大きい程よい）、以上３点を考慮した上で、
βＮ＝７・βＰとするのが最も効果的である。
［発明の効果］ 以上説明したように本発明は、バスラインにCMOSイン
バータの入力を接続し、前記CMOSインバータの出力を、
Ｐチャネル形エンハンスメントMOSトランジスタのゲー
トに接続し、前記Ｐチャネル形エンハンスメントMOSト
ランジスタのドレイン出力をバスラインに接続すること
により、バスラインがVDD電位を保持する際、常に電圧
源VDDよりVDD電位が供給されるため、第４図に示すよう
な、他のパスライン等の配線間のカップリング容量によ
り、バスラインがVSS電位に引っ張られても、第２図に
示すように、Ｐチャネル形エンハンスメントMOSトラン
ジスタの電流能力に応じた速さ（t2）で、VDD電位に引
きあげるため、データ取り込みで、誤ったデータとなら
ないという効果がある。
バータの入力を接続し、前記CMOSインバータの出力を、
Ｐチャネル形エンハンスメントMOSトランジスタのゲー
トに接続し、前記Ｐチャネル形エンハンスメントMOSト
ランジスタのドレイン出力をバスラインに接続すること
により、バスラインがVDD電位を保持する際、常に電圧
源VDDよりVDD電位が供給されるため、第４図に示すよう
な、他のパスライン等の配線間のカップリング容量によ
り、バスラインがVSS電位に引っ張られても、第２図に
示すように、Ｐチャネル形エンハンスメントMOSトラン
ジスタの電流能力に応じた速さ（t2）で、VDD電位に引
きあげるため、データ取り込みで、誤ったデータとなら
ないという効果がある。
なお、以上ではバスライン配線間のカップリング容量
による電位降下についてのみふれたが、種々の外部ノイ
ズによる電位降下に対しても同様の効果があることは言
うまでもない。
による電位降下についてのみふれたが、種々の外部ノイ
ズによる電位降下に対しても同様の効果があることは言
うまでもない。
第１図は本発明のダイナミック保持型バスドライバーの
一実施例の回路図、第２図は第１図のダイナミック保持
型バスドライバー回路の動作説明図、第３図は従来のダ
イナミック保持型バスドライバー回路図、第４図は従来
のダイナミック保持型バスドライバー回路の一使用例を
示す図、第５図は第３図の従来のダイナミック保持型バ
スドライバー回路における動作説明図である。 １……電源端子、 ２……Ｐチャネル形エンハンスメントMOSトランジス
タ、 ３……Ｎチャネル形エンハンスメントMOSトランジス
タ、 ４……CMOSインバータ、 ５……Ｐチャネル形エンハンスメントMOSトランジス
タ、 ６……バスライン、 ７……プリチャージ信号、 ８……データ選択信号、 ９……負荷容量、 10……CMOSインバータ、 11……第１のバスライン、 12……第２のバスライン、 13……第３のバスライン、 14……バスドライバー、 15……バスライン配線間のカップリング容量。
一実施例の回路図、第２図は第１図のダイナミック保持
型バスドライバー回路の動作説明図、第３図は従来のダ
イナミック保持型バスドライバー回路図、第４図は従来
のダイナミック保持型バスドライバー回路の一使用例を
示す図、第５図は第３図の従来のダイナミック保持型バ
スドライバー回路における動作説明図である。 １……電源端子、 ２……Ｐチャネル形エンハンスメントMOSトランジス
タ、 ３……Ｎチャネル形エンハンスメントMOSトランジス
タ、 ４……CMOSインバータ、 ５……Ｐチャネル形エンハンスメントMOSトランジス
タ、 ６……バスライン、 ７……プリチャージ信号、 ８……データ選択信号、 ９……負荷容量、 10……CMOSインバータ、 11……第１のバスライン、 12……第２のバスライン、 13……第３のバスライン、 14……バスドライバー、 15……バスライン配線間のカップリング容量。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H03K 17/687 H03K 17/16
Claims (1)
- 【請求項１】バスラインと、第１の電源ラインと前記バ
スラインとの間に接続されゲートにプリチャージ信号を
受けて前記バスラインを第１の電位に充電する第１のト
ランジスタと、第２の電源ラインと前記バスラインとの
間に接続されゲートにデータ選択信号を受けて当該デー
タ信号が第１のレベルのとき導通して前記バスラインを
第２の電位に放電し前記データ信号が第２のレベルのと
き不導通となる第２のトランジスタと、前記第１の電源
ラインと前記バスラインとの間に接続されゲートに前記
バスラインの電位を受けて当該バスラインが前記第１の
電位のときは当該バスラインを当該第１の電位に充電す
る第３のトランジスタとを有することを特徴とするダイ
ナミック保持型バスドライバー。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63331615A JP2788745B2 (ja) | 1988-12-28 | 1988-12-28 | ダイナミック保持型バスドライバー |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63331615A JP2788745B2 (ja) | 1988-12-28 | 1988-12-28 | ダイナミック保持型バスドライバー |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02177718A JPH02177718A (ja) | 1990-07-10 |
| JP2788745B2 true JP2788745B2 (ja) | 1998-08-20 |
Family
ID=18245636
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63331615A Expired - Fee Related JP2788745B2 (ja) | 1988-12-28 | 1988-12-28 | ダイナミック保持型バスドライバー |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2788745B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0720060B2 (ja) * | 1985-08-14 | 1995-03-06 | 株式会社東芝 | 出力回路装置 |
-
1988
- 1988-12-28 JP JP63331615A patent/JP2788745B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02177718A (ja) | 1990-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2652694B2 (ja) | 昇圧回路 | |
| JPH041440B2 (ja) | ||
| JPH011200A (ja) | 半導体集積回路 | |
| US4628218A (en) | Driving circuit suppressing peak value of charging current from power supply to capacitive load | |
| JPH0341920B2 (ja) | ||
| US4336465A (en) | Reset circuit | |
| JPH0252889B2 (ja) | ||
| JPH0235398B2 (ja) | ||
| US5914505A (en) | Semiconductor integrated circuit | |
| JPH01117518A (ja) | 半導体装置の出力回路 | |
| JPS58207718A (ja) | 出力回路 | |
| JP2788745B2 (ja) | ダイナミック保持型バスドライバー | |
| JPS61294695A (ja) | 半導体集積回路装置 | |
| JPS60217729A (ja) | 論理デ−タ伝送バスの予負荷回路 | |
| US4599528A (en) | Self booting logical or circuit | |
| JP2527050B2 (ja) | 半導体メモリ用センスアンプ回路 | |
| JPH09116414A (ja) | スリーステート出力の駆動回路 | |
| JP3165751B2 (ja) | 半導体集積回路装置 | |
| JPH02154461A (ja) | 半導体集積回路の出力バッファ | |
| JPH06103736B2 (ja) | 半導体装置 | |
| JP2937349B2 (ja) | 半導体集積回路 | |
| JP2822401B2 (ja) | バス駆動回路 | |
| KR900008919B1 (ko) | 반도체 메모리 | |
| SU1015436A1 (ru) | Выходной усилитель | |
| JP2000261304A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |