JP2778688B2 - ２重化制御装置 - Google Patents
２重化制御装置Info
- Publication number
- JP2778688B2 JP2778688B2 JP62082959A JP8295987A JP2778688B2 JP 2778688 B2 JP2778688 B2 JP 2778688B2 JP 62082959 A JP62082959 A JP 62082959A JP 8295987 A JP8295987 A JP 8295987A JP 2778688 B2 JP2778688 B2 JP 2778688B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- arithmetic processing
- cpu
- voltage
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Safety Devices In Control Systems (AREA)
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明は、コンピュータやプログラマブルコントロー
ラなどを使用してプロセス制御を行なう２重化制御装置
の改良に関する。 （従来の技術） コンピュータやマイクロプロセッサなどを応用したプ
ロセス制御装置においては、一般に演算，制御，記憶，
データ伝送など、制御装置の中枢機能を担う演算処理装
置（以降、その代表例としてCPUと記す）と、CPUからの
指令をプロセスの制御対象へ伝達、あるいはプロセスの
状態を制御装置へ取り込むためのプロセス入出力装置
（以降、PI/Oと記す）とを用いて構成される。これらの
制御装置を高信頼性，高稼動率が要求されるシステムへ
適用する場合、CPUを２重化することにより、その要求
を満足させることが多い。この場合、PI/Oについては、
プロセス側の操作端やセンサなどを直接にインターフェ
ースするものであるため、プロセスからの入出力点に対
応した構成とならざるを得ない。つまり、一般にPI/Oは
単一構成とされ、冗長化の対象はCPUである。 ところで、このようなエレクトロニクス応用製品で
は、電気部品用に5Vや±15Vなど低圧直流の動作電源を
必要とするため、プラント設備から供給される100Vなど
の電源から、これらの動作電源に変換する電源装置を必
要とする。CPUを２重化するような高信頼性システムで
は電源装置がシステム全体の信頼性を左右することも考
えられるため、このような場合には電源装置も合わせて
２重化することが多い。 このような制御装置と、その電源構成の従来例を第３
図に示す。図において、１は２重化制御装置、２はプラ
ントプロセス側の制御対象である。２重化制御装置１の
電源装置11A,11Bは、その一次側電源PPA,PPBを入力し、
二次側には低圧の直流電源SPA、SPBを出力するものであ
る。その二次側電源SPA、SPBは電圧の高値優先回路12を
介してCPU13A,13BおよびPI/014の動作電源HPとして供給
される。 なお、図には２台の電源装置11A,11Bから２台のCPU13
A,13Bと１台のPI/O14へ高値優先回路12を介して電源を
供給する電源供給線の接続状態のみを示し、制御信号線
の接続状態は省略している。 この構成によれば、電源装置11A,11Bのいずれが片
系、例えば電源装置11Aが故障し、二次側電源SPAが喪失
しても、高値優先回路12により、CPU13A,13BやPI/O14に
は電源装置11Bから電源が供給され、制御装置１の運転
継続に何ら支障を与えない。CPU13A,13Bについても片系
の故障時は残りの正常系がバックアップするように構成
されているので、制御装置１として、冗長化部の単一故
障に耐えることができる。 （発明が解決しようのする問題点） ところで、このような２重化制御装置においては、信
頼性向上の見地から冗長化部分の単一故障に対し、故障
した系を残りの正常な系に外乱を与えることなく、制御
系から切り離し、修正あるいは交換して、再度冗長化構
成として復元することが望まれる。すなわち、この種の
制御装置には、オンライン保守性は極めて重要な機能と
して求められている。この場合、故障した構成要素を制
御装置から切り離し、修理や交換作業を行なうための安
全かつ確実な手段としては、該当する構成要素の動作電
源をしゃ断する方法が最もよく行なわれる。 しかしながら、前述第３図に示した従来構成では、CP
U13Aが故障した場合に、電源装置11Aの一次側電源PPAを
供給するスイッチ15Aをしゃ断しても、CPU13Aへの動作
電源HPはしゃ断されない。スイッチ15Bについても同様
であり、結局、CPU13Aへの動作電源HPをしゃ断するに
は、スイッチ15A,15Bの両方を同時にしゃ断しなければ
ならない。勿論、この場合には制御装置全体の電源が断
たれることになり動作継続はできない。すなわち、第３
図の従来構成では、オンライン保守性を満足することが
できない。 一方、この第３図の従来構成の不備を改善するには、
第４図に示すように、CPU13A,13Bへの電源供給回路にそ
れぞれスイッチ16A,16Bを設けることが考えられる。こ
の構成により、例えばCPU13Aの故障時には、スイッチ16
Aをしゃ断して電源を切り、CPU13Aを制御系からの切り
離し、修理することが可能となる。 しかしながら、この方法も実現に際して以下の問題が
生じる。 即ち、まず第１に、CPUなどの電子装置はその動作電
圧の変動に対して比較的敏感であり、このため電源装置
の二次側にあるスチッチの開閉に伴う負荷変動が引き起
こすであろう一時的電圧変動、あるいは開閉ノイズなど
の発生により、他の構成要素の動作に影響を与えかねな
い。また、第２にCPUなど高度な情報処理を行なってい
る装置では、動作電源の急激なしゃ断，投入は一般的に
好ましくない。例えば通常、CPUは動作電圧が規定値よ
り低下した場合、これを検出してメモリへのアクセス禁
止や必要最低限のデータをセーブするのど、システムの
保護，復旧に係わる割込処理を行なうが、直接の動作電
源をスイッチなどで急激にしゃ断した場合、これらの処
理に支障が生じ、システムの復元に手間どることがあ
る。つまり、CPUの電源の入切は電源装置を介在して行
なうのが一般的である。 そこで本発明は、２重化したCPUの片系が故障したと
きに、正常な系による運転継続に影響を与えることな
く、故障CPUの電源供給をしゃ断してオンラインでの保
守を可能とする機能を、簡単な回路形成で実現し得る２
重化制御装置を提供することを目的とする。 ［発明の構成］ （問題点を解決するための手段） 本発明は、２重化された２台の演算処理装置と、この
２台の演算処理装置と制御対象の間に配置されてプロセ
ス信号の入出力を行う１台のプロセス入出力装置と、こ
れら各装置に動作電源として定電圧電源を供給するため
の２重化された２台の電源装置を備えた２重化制御装置
において、前記２台の演算処理装置には前記２台の電源
装置からそれぞれ一対一対応で定電圧電源を供給する一
方、前記プロセス入出力装置には前記２台の電源装置か
ら高値優先回路を介して何れか高い出力電圧を有する側
を電源装置からの定電圧電源を供給するように構成した
ものである。 （作用） 上記のように構成することで、いずれか一方の電源装
置の１次側入力をしゃ断すれば、対応する演算処理装置
に対し何等支障を及ぼさず無理なく停止し、修理作業を
行なうことができ、冗長化した演算処理装置のオンライ
ン保守が可能となる。また、修理後、電源の再投入によ
り該当演算処理装置を無理なく起動し、冗長化構成に復
元することができる。 （実施例） 第１図は本発明による２重化制御装置の構成図を示し
たものである。図中、第３図および第４図と同一符号は
同一または相当部分を示し、構成上異なる点は、２台の
電源装置11A,11Bの二次側電源SPA,SPBをそれぞれ分岐し
て、一方はそれぞれ対応するCPU13A,13Bへ供給し、もう
一方は高値優線回路12を介してPI/O14へと供給する構成
とした点である。 なお、図には２台の電源装置11A,11Bから２台のCPU13
A,13Bと１台のPI/O14へ高値優先回路12を介して電源を
供給する電源供給線の接続状態のみを示し、制御信号線
の接続状態は省略している。 以上の構成で、スイッチ15A,15Bの開閉操作によるCPU
13A,13B、PI/014への動作電源の供給状態は下記第１表
に示すようになる。 ここで、スイッチ15A,15Bについては、○が閉、×が
開の状態を表わす。また、CPU13A,13B、PI/C14について
は、○が動作電源有、×が動作電源無の状態を表わして
いる。 上記第１表から明らかなように、スイッチ15Aのしゃ
断により、CPU13Aのみの電源供給をしゃ断し、動作停止
する一方、CPU13Bと冗長化されていないPI/O14について
は運転継続される。これによって、冗長化したCPUの片
系が故障した場合、正常な他の構成要素に影響を与える
ことなく、該当CPUのみを安全かつ容易に制御系から切
り離し、修理することが可能となる。なお、スイッチ15
A,15Bは現実の物としては、機能上電源装置11A,11Bに内
蔵するようにしてもよい。 ところで、高値優先回路12は、ダイオードなど容易に
できるが、例えばダイオードを用いた場合、その順方向
電圧降下により、CPUとPI/Oへの供給電圧の相違が問題
となる場合には、ショットキーダイオードのように順方
向電圧降下値の小さいものを使うと良い。また、それで
も不充分な場合には、第２図に示す構成をとることがで
きる。 即ち、第２図は本発明の２重化制御装置の他の実施例
を示したもので、図中、第１図と同一符号は同一または
相当部分を示す。第２図の構成で第１図と異なる点は、
各電源装置11A,11BからCPU13A,13Bおよび高値優先回路1
2に供給する電源をそれぞれ電源SPA1とSPA2、電源SPB1
とSPB2の２つ宛に分けて供給すると共に、高値優先回路
12の順方向電圧降下を考慮して、高値優先回路12へ供給
する電源SPA1,SPB1の電圧をCPU13A,13Bに供給する電源S
PA2,SPB2の電圧に比べて上記順方向電圧降下分だけ高く
して供給するようにした点である。その具体的手段とし
ては、図示鎖線で示すように高値優先回路12の出力電源
HPの電圧値を電源装置11A,11Bにそれぞれフィードバッ
クし、CPU13A,13Bへの電源SPA2とSPB2の電圧値と等しく
なるように高値優先回路12へ供給する電源SPA1とSPB1の
電圧値を制御すれば良い。これによって、CPU13A,13Bと
PI/O14の双方の電源仕様に合致した電源電圧を容易に得
ることができる。 以上に説明した本実施例の電源装置によれば、例えば
CPU13Aが故障した場合は、スイッチ15Aをしゃ断するこ
とにより、電源装置11Aを介してゆっくりと故障のCPU13
Aを除外することができる。これにより、正常系のCPU13
Bは作動させたままの状態で異常となったCPU13Aを取外
し修理を行なって再び装置に組み込みスイッチ15Aを投
入することにより、再び冗長化構成に復元できる。 また、本実施例の電源装置によれば、第３図，第４図
に説明した従来構成に比べて、電源装置１台当りの出力
容量がCPU1台分だけ軽減できる利点がある。つまり、第
１図または第２図の構成では電源装置１台当り（CPU1台
＋PI/O）分の容量を負担すればよいが、第３図，第４図
の構成では（CPU2台＋PI/O）分の容量を負担しなければ
ならない。電源装置の容量増加は電源装置自体のコスト
アップのみならず、制御盤内の発熱量増加や制御装置を
多数設置する場合では、プラントの電源関係設備の増大
にも影響を与えかねない。この点、出力容量を減少でき
る本実施例の電源装置は経済的に極めて有利である。 なお、以上の実施例では、CPUの２重化のケースにつ
いて記述したが、本発明はCPUの代わりにもっと一般に
演算，記憶，制御データ伝送などの情報処理機能を有す
る演算処理装置を用いて実現することもでき、また、こ
れらの２重化以上の冗長化構成を行なおうとする場合に
も容易に適用できることは明白である。 ［発明の効果］ 以上のように本発明によれば、冗長化された構成要素
の単一の故障に対して、制御を続行しながら故障した構
成要素のオンライン保守と復旧が容易となり、信頼性，
メンテナンス性，経済性の良好な２重化制御装置が得ら
れる。
ラなどを使用してプロセス制御を行なう２重化制御装置
の改良に関する。 （従来の技術） コンピュータやマイクロプロセッサなどを応用したプ
ロセス制御装置においては、一般に演算，制御，記憶，
データ伝送など、制御装置の中枢機能を担う演算処理装
置（以降、その代表例としてCPUと記す）と、CPUからの
指令をプロセスの制御対象へ伝達、あるいはプロセスの
状態を制御装置へ取り込むためのプロセス入出力装置
（以降、PI/Oと記す）とを用いて構成される。これらの
制御装置を高信頼性，高稼動率が要求されるシステムへ
適用する場合、CPUを２重化することにより、その要求
を満足させることが多い。この場合、PI/Oについては、
プロセス側の操作端やセンサなどを直接にインターフェ
ースするものであるため、プロセスからの入出力点に対
応した構成とならざるを得ない。つまり、一般にPI/Oは
単一構成とされ、冗長化の対象はCPUである。 ところで、このようなエレクトロニクス応用製品で
は、電気部品用に5Vや±15Vなど低圧直流の動作電源を
必要とするため、プラント設備から供給される100Vなど
の電源から、これらの動作電源に変換する電源装置を必
要とする。CPUを２重化するような高信頼性システムで
は電源装置がシステム全体の信頼性を左右することも考
えられるため、このような場合には電源装置も合わせて
２重化することが多い。 このような制御装置と、その電源構成の従来例を第３
図に示す。図において、１は２重化制御装置、２はプラ
ントプロセス側の制御対象である。２重化制御装置１の
電源装置11A,11Bは、その一次側電源PPA,PPBを入力し、
二次側には低圧の直流電源SPA、SPBを出力するものであ
る。その二次側電源SPA、SPBは電圧の高値優先回路12を
介してCPU13A,13BおよびPI/014の動作電源HPとして供給
される。 なお、図には２台の電源装置11A,11Bから２台のCPU13
A,13Bと１台のPI/O14へ高値優先回路12を介して電源を
供給する電源供給線の接続状態のみを示し、制御信号線
の接続状態は省略している。 この構成によれば、電源装置11A,11Bのいずれが片
系、例えば電源装置11Aが故障し、二次側電源SPAが喪失
しても、高値優先回路12により、CPU13A,13BやPI/O14に
は電源装置11Bから電源が供給され、制御装置１の運転
継続に何ら支障を与えない。CPU13A,13Bについても片系
の故障時は残りの正常系がバックアップするように構成
されているので、制御装置１として、冗長化部の単一故
障に耐えることができる。 （発明が解決しようのする問題点） ところで、このような２重化制御装置においては、信
頼性向上の見地から冗長化部分の単一故障に対し、故障
した系を残りの正常な系に外乱を与えることなく、制御
系から切り離し、修正あるいは交換して、再度冗長化構
成として復元することが望まれる。すなわち、この種の
制御装置には、オンライン保守性は極めて重要な機能と
して求められている。この場合、故障した構成要素を制
御装置から切り離し、修理や交換作業を行なうための安
全かつ確実な手段としては、該当する構成要素の動作電
源をしゃ断する方法が最もよく行なわれる。 しかしながら、前述第３図に示した従来構成では、CP
U13Aが故障した場合に、電源装置11Aの一次側電源PPAを
供給するスイッチ15Aをしゃ断しても、CPU13Aへの動作
電源HPはしゃ断されない。スイッチ15Bについても同様
であり、結局、CPU13Aへの動作電源HPをしゃ断するに
は、スイッチ15A,15Bの両方を同時にしゃ断しなければ
ならない。勿論、この場合には制御装置全体の電源が断
たれることになり動作継続はできない。すなわち、第３
図の従来構成では、オンライン保守性を満足することが
できない。 一方、この第３図の従来構成の不備を改善するには、
第４図に示すように、CPU13A,13Bへの電源供給回路にそ
れぞれスイッチ16A,16Bを設けることが考えられる。こ
の構成により、例えばCPU13Aの故障時には、スイッチ16
Aをしゃ断して電源を切り、CPU13Aを制御系からの切り
離し、修理することが可能となる。 しかしながら、この方法も実現に際して以下の問題が
生じる。 即ち、まず第１に、CPUなどの電子装置はその動作電
圧の変動に対して比較的敏感であり、このため電源装置
の二次側にあるスチッチの開閉に伴う負荷変動が引き起
こすであろう一時的電圧変動、あるいは開閉ノイズなど
の発生により、他の構成要素の動作に影響を与えかねな
い。また、第２にCPUなど高度な情報処理を行なってい
る装置では、動作電源の急激なしゃ断，投入は一般的に
好ましくない。例えば通常、CPUは動作電圧が規定値よ
り低下した場合、これを検出してメモリへのアクセス禁
止や必要最低限のデータをセーブするのど、システムの
保護，復旧に係わる割込処理を行なうが、直接の動作電
源をスイッチなどで急激にしゃ断した場合、これらの処
理に支障が生じ、システムの復元に手間どることがあ
る。つまり、CPUの電源の入切は電源装置を介在して行
なうのが一般的である。 そこで本発明は、２重化したCPUの片系が故障したと
きに、正常な系による運転継続に影響を与えることな
く、故障CPUの電源供給をしゃ断してオンラインでの保
守を可能とする機能を、簡単な回路形成で実現し得る２
重化制御装置を提供することを目的とする。 ［発明の構成］ （問題点を解決するための手段） 本発明は、２重化された２台の演算処理装置と、この
２台の演算処理装置と制御対象の間に配置されてプロセ
ス信号の入出力を行う１台のプロセス入出力装置と、こ
れら各装置に動作電源として定電圧電源を供給するため
の２重化された２台の電源装置を備えた２重化制御装置
において、前記２台の演算処理装置には前記２台の電源
装置からそれぞれ一対一対応で定電圧電源を供給する一
方、前記プロセス入出力装置には前記２台の電源装置か
ら高値優先回路を介して何れか高い出力電圧を有する側
を電源装置からの定電圧電源を供給するように構成した
ものである。 （作用） 上記のように構成することで、いずれか一方の電源装
置の１次側入力をしゃ断すれば、対応する演算処理装置
に対し何等支障を及ぼさず無理なく停止し、修理作業を
行なうことができ、冗長化した演算処理装置のオンライ
ン保守が可能となる。また、修理後、電源の再投入によ
り該当演算処理装置を無理なく起動し、冗長化構成に復
元することができる。 （実施例） 第１図は本発明による２重化制御装置の構成図を示し
たものである。図中、第３図および第４図と同一符号は
同一または相当部分を示し、構成上異なる点は、２台の
電源装置11A,11Bの二次側電源SPA,SPBをそれぞれ分岐し
て、一方はそれぞれ対応するCPU13A,13Bへ供給し、もう
一方は高値優線回路12を介してPI/O14へと供給する構成
とした点である。 なお、図には２台の電源装置11A,11Bから２台のCPU13
A,13Bと１台のPI/O14へ高値優先回路12を介して電源を
供給する電源供給線の接続状態のみを示し、制御信号線
の接続状態は省略している。 以上の構成で、スイッチ15A,15Bの開閉操作によるCPU
13A,13B、PI/014への動作電源の供給状態は下記第１表
に示すようになる。 ここで、スイッチ15A,15Bについては、○が閉、×が
開の状態を表わす。また、CPU13A,13B、PI/C14について
は、○が動作電源有、×が動作電源無の状態を表わして
いる。 上記第１表から明らかなように、スイッチ15Aのしゃ
断により、CPU13Aのみの電源供給をしゃ断し、動作停止
する一方、CPU13Bと冗長化されていないPI/O14について
は運転継続される。これによって、冗長化したCPUの片
系が故障した場合、正常な他の構成要素に影響を与える
ことなく、該当CPUのみを安全かつ容易に制御系から切
り離し、修理することが可能となる。なお、スイッチ15
A,15Bは現実の物としては、機能上電源装置11A,11Bに内
蔵するようにしてもよい。 ところで、高値優先回路12は、ダイオードなど容易に
できるが、例えばダイオードを用いた場合、その順方向
電圧降下により、CPUとPI/Oへの供給電圧の相違が問題
となる場合には、ショットキーダイオードのように順方
向電圧降下値の小さいものを使うと良い。また、それで
も不充分な場合には、第２図に示す構成をとることがで
きる。 即ち、第２図は本発明の２重化制御装置の他の実施例
を示したもので、図中、第１図と同一符号は同一または
相当部分を示す。第２図の構成で第１図と異なる点は、
各電源装置11A,11BからCPU13A,13Bおよび高値優先回路1
2に供給する電源をそれぞれ電源SPA1とSPA2、電源SPB1
とSPB2の２つ宛に分けて供給すると共に、高値優先回路
12の順方向電圧降下を考慮して、高値優先回路12へ供給
する電源SPA1,SPB1の電圧をCPU13A,13Bに供給する電源S
PA2,SPB2の電圧に比べて上記順方向電圧降下分だけ高く
して供給するようにした点である。その具体的手段とし
ては、図示鎖線で示すように高値優先回路12の出力電源
HPの電圧値を電源装置11A,11Bにそれぞれフィードバッ
クし、CPU13A,13Bへの電源SPA2とSPB2の電圧値と等しく
なるように高値優先回路12へ供給する電源SPA1とSPB1の
電圧値を制御すれば良い。これによって、CPU13A,13Bと
PI/O14の双方の電源仕様に合致した電源電圧を容易に得
ることができる。 以上に説明した本実施例の電源装置によれば、例えば
CPU13Aが故障した場合は、スイッチ15Aをしゃ断するこ
とにより、電源装置11Aを介してゆっくりと故障のCPU13
Aを除外することができる。これにより、正常系のCPU13
Bは作動させたままの状態で異常となったCPU13Aを取外
し修理を行なって再び装置に組み込みスイッチ15Aを投
入することにより、再び冗長化構成に復元できる。 また、本実施例の電源装置によれば、第３図，第４図
に説明した従来構成に比べて、電源装置１台当りの出力
容量がCPU1台分だけ軽減できる利点がある。つまり、第
１図または第２図の構成では電源装置１台当り（CPU1台
＋PI/O）分の容量を負担すればよいが、第３図，第４図
の構成では（CPU2台＋PI/O）分の容量を負担しなければ
ならない。電源装置の容量増加は電源装置自体のコスト
アップのみならず、制御盤内の発熱量増加や制御装置を
多数設置する場合では、プラントの電源関係設備の増大
にも影響を与えかねない。この点、出力容量を減少でき
る本実施例の電源装置は経済的に極めて有利である。 なお、以上の実施例では、CPUの２重化のケースにつ
いて記述したが、本発明はCPUの代わりにもっと一般に
演算，記憶，制御データ伝送などの情報処理機能を有す
る演算処理装置を用いて実現することもでき、また、こ
れらの２重化以上の冗長化構成を行なおうとする場合に
も容易に適用できることは明白である。 ［発明の効果］ 以上のように本発明によれば、冗長化された構成要素
の単一の故障に対して、制御を続行しながら故障した構
成要素のオンライン保守と復旧が容易となり、信頼性，
メンテナンス性，経済性の良好な２重化制御装置が得ら
れる。
【図面の簡単な説明】
第１図は本発明の一実施例を示す２重化制御装置のブロ
ック図、第２図は本発明の他の実施例を示す２重化制御
装置のブロック図、第３図および第４図は各従来例を示
す２重化制御装置のブロック図である。 11A,11B……電源装置、12……高値優先回路、 13A,13B……CPU、14……PI/O、15A,15B……スイッチ。
ック図、第２図は本発明の他の実施例を示す２重化制御
装置のブロック図、第３図および第４図は各従来例を示
す２重化制御装置のブロック図である。 11A,11B……電源装置、12……高値優先回路、 13A,13B……CPU、14……PI/O、15A,15B……スイッチ。
フロントページの続き
(58)調査した分野(Int.Cl.6，ＤＢ名)
G06F 1/00 102
G05B 9/03
Claims (1)
- (57)【特許請求の範囲】 １．制御対象のプラントからプロセス信号を取り込み、
該当制御対象に制御指令信号を出力する２重化された２
台の演算処理装置と、 この２台の演算処理装置と制御対象の間に配置されて、
プロセス信号および制御指令信号の入出力を行う１台の
プロセス入出力装置と、 いずれか一方の系の前記演算処理装置および前記プロセ
ス入出力装置に独立した電源ラインを介して動作電源と
なる定電圧電源を供給するとともに、動作電源の供給の
出力有無を操作するスイッチ手段を備えた２重化された
２台の電源装置と、 前記２台の演算処理装置に、前記２台の電源装置からそ
れぞれ一対一対応で定電圧電源を供給する演算処理装置
用電源ラインと、 前記２台の電源装置からのそれぞれのプロセス入出力装
置用電源ラインに接続させ、いずれか高い出力電圧を有
する系の電源装置からの定電圧電源を前記プロセス入出
力装置に供給する高値優先回路とを備え、 前記２台の電源装置に前記高値優先回路から出力される
定電圧電源をそれぞれフィードバックさせ、前記演算処
理装置用電源ラインおよび前記プロセス入出力装置用電
源ラインの両電圧値が等しくなるように制御する手段を
設けるとともに、いずれか一方の系の前記スイッチ手段
の出力無操作によって当該系の演算処理装置を運用制御
系から切り離し可能に構成したことを特徴とする２重化
制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62082959A JP2778688B2 (ja) | 1987-04-06 | 1987-04-06 | ２重化制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62082959A JP2778688B2 (ja) | 1987-04-06 | 1987-04-06 | ２重化制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63249201A JPS63249201A (ja) | 1988-10-17 |
| JP2778688B2 true JP2778688B2 (ja) | 1998-07-23 |
Family
ID=13788764
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62082959A Expired - Lifetime JP2778688B2 (ja) | 1987-04-06 | 1987-04-06 | ２重化制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2778688B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59163603A (ja) * | 1983-03-09 | 1984-09-14 | Fuji Electric Co Ltd | 二重化制御システム |
| JPS6270902A (ja) * | 1985-09-24 | 1987-04-01 | Toshiba Corp | 電流出力多重化制御装置 |
-
1987
- 1987-04-06 JP JP62082959A patent/JP2778688B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63249201A (ja) | 1988-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20030048647A1 (en) | Dual input, hot swappable dual redundant, enhanced N‘AC to DC power system | |
| US7071580B2 (en) | Uninterruptible power supply apparatus | |
| JP3437176B2 (ja) | 電源管理装置及び電源管理システム | |
| KR101457733B1 (ko) | Ｈｍｉ 이중화 장치 | |
| DE10232919A1 (de) | Computersystem mit Sicherungsverwaltung zur Handhabung eines eingebetteten Prozessorausfalls | |
| JP2778688B2 (ja) | ２重化制御装置 | |
| WO2024032047A1 (zh) | 一种双电源切换装置及方法 | |
| JPH0540649A (ja) | 冗長切り換え方式 | |
| JPH0319978B2 (ja) | ||
| JP2991547B2 (ja) | 多重系制御装置の相互異常診断処理方法及び多重系制御装置 | |
| KR19990082957A (ko) | 결함에 견딜 수 있는 제어 시스템 | |
| JPS6125224A (ja) | 電力供給制御装置 | |
| JP2518204Y2 (ja) | 無停電電源装置の保護回路 | |
| JP2726507B2 (ja) | 二重化システム | |
| JPH0261712A (ja) | 電源制御装置 | |
| JPS5983543A (ja) | 電源設備 | |
| JPH07295688A (ja) | コンピュータ装置 | |
| JPS6070933A (ja) | 無停電電源装置 | |
| JPS5816497B2 (ja) | システム共通部をそなえたデ−タ処理システム | |
| JPH04109303A (ja) | 調節制御装置 | |
| JPH0281203A (ja) | ロボット制御システム | |
| EP0328706A1 (de) | Sicherheitsvorrichtung für Steuer- und Regeleinrichtungen | |
| JPH1181915A (ja) | 発電所における負荷選択遮断／投入装置 | |
| JPS5864501A (ja) | 多重制御装置 | |
| Bozenhardt et al. | HOW MUCH ZOP |