JP2777033B2 - 電子部品の製造方法 - Google Patents

電子部品の製造方法

Info

Publication number
JP2777033B2
JP2777033B2 JP5003677A JP367793A JP2777033B2 JP 2777033 B2 JP2777033 B2 JP 2777033B2 JP 5003677 A JP5003677 A JP 5003677A JP 367793 A JP367793 A JP 367793A JP 2777033 B2 JP2777033 B2 JP 2777033B2
Authority
JP
Japan
Prior art keywords
substrate
dummy pattern
electronic component
resistor
mark
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP5003677A
Other languages
English (en)
Other versions
JPH06215913A (ja
Inventor
眞人 土井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP5003677A priority Critical patent/JP2777033B2/ja
Publication of JPH06215913A publication Critical patent/JPH06215913A/ja
Application granted granted Critical
Publication of JP2777033B2 publication Critical patent/JP2777033B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、基板上の電子部品に施
した標印の掠れ不良を防止する電子部品の製造方法に関
する。
【0002】
【従来の技術】電子部品として、例えばチップ抵抗器
は、アルミナ等からなる基板と、基板の両側部に設けた
電極と、両電極に接続して形成した抵抗体と、抵抗体を
被覆するアンダーコート、ミドルコート及びオーバーコ
ートとからなる。このような抵抗器は、一般に次のよう
に製造する。即ち、まずブレイク用の縦スリットと横ス
リットを形成したアルミナ等からなる基板にて、縦横の
スリットによって区画される各電子部品に対応する各ユ
ニットに電極を形成する。次いで、両電極に接触させて
抵抗体を形成し、抵抗体を被覆するアンダーコートを設
ける。その後、抵抗体に対してレーザトリミングを行っ
て所定の抵抗値に調整し、更にミドルコート及びオーバ
ーコートを設け、最上層(オーバーコート)に品番等を
表す標印を施す。そして、スリットからブレイクするこ
とにより、個々の抵抗器に分割する。
【0003】
【発明が解決しようとする課題】ところで、上記製造に
おいて、ミドルコート、オーバーコート及び標印を施し
て乾燥させた後の基板は、ミドルコート、オーバーコー
ト及び標印がまだ十分に固まっていない状態で図8に示
すように複数枚(2枚の基板70のみ示す)重ね合わ
せ、図9に示すような収納マガジン80に収納し(図1
0参照)、次の工程に搬送する。しかしながら、基板を
重合状態で図9のような収納マガジン80に収納する場
合、1つの収納マガジンに収納できる基板枚数が多く運
搬に有利であるが、重ね合わせる枚数が多いため、かな
りの重量になる。このため、重ね合わせた基板の下側の
基板には相当な重みが加わることになり、重合状態で振
動等の外的要因が起こると、図12に示すように、基板
70上に作製した各抵抗器71の標印72のうち、基板
70の両端に並ぶ抵抗器71a(図では一方側のみ示
す)の標印72aが上側基板の裏面と擦れて掠れてしま
う。
【0004】又、外観検査等の作業時にも、図11のよ
うに基板70を斜めに重ねてしまうことが多いので、基
板70の両端に位置する抵抗器71aの標印72aが上
側基板の裏面で擦られ、同様に標印の掠れが発生する。
この標印の掠れを防止するために、基板同士が接触しな
いようにウェハストッカのような構造の収納マガジンを
用いることも考えられるが、これだと製造工程を大幅に
改変しなければならない上に、1つの収納マガジンに収
容できる基板枚数が少なくなり、運搬効率、延いては生
産性が低下する。
【0005】このような掠れによる標印不良は、チップ
抵抗器に限らず、他のチップ形の電子部品でも起こる。
又、標印不良はチップサイズが小さくなるほど、標印字
体が小さくなるため増加する。従って、本発明の目的
は、チップ形の電子部品を製造する際に発生する標印の
掠れ不良を減少させることが可能な電子部品の製造方法
を提供することにある。
【0006】
【課題を解決するための手段】前記目的を達成するため
に、本発明の電子部品の製造方法は、基板上に電子部品
の各要素を順に作製し、最上の要素に標印を施した後
に、基板を重合させて搬送する工程を備える電子部品の
製造方法において、前記基板の電子部品作製領域よりも
外側の部分に、基板表面から電子部品の標印までの高さ
よりも高い基板支持用のダミーパターンを形成し、この
ダミーパターンを有する基板を、ダミーパターンで上側
の基板が支持されるよう重合させて運搬する工程を備え
ることを特徴とする。
【0007】
【作用】基板の電子部品作製領域の外側部分、つまり基
板の不要部分に基板表面から電子部品の標印までの高さ
よりも高い基板支持用のダミーパターンを形成するた
め、基板を重ね合わせた場合、上側基板は下側基板のダ
ミーパターンで支持されることになり、上側基板の裏面
は下側基板の電子部品の標印には接触しない。この結
果、重合状態で振動等が起こった場合や、外観検査等の
作業時に基板を斜めに重ねた場合でも、標印が上側基板
の裏面と擦れ合うことはなく、標印の掠れは殆ど発生し
ない。
【0008】なお、本発明の製造方法で、ダミーパター
ンの形成は、以下の実施例でも述べるように、電子部品
の各要素(例えばチップ抵抗器の場合、電極、抵抗体、
アンダーコート、ミドルコート及びオーバーコート)の
作製と同時に、各要素と同じ材料で各要素毎に1層ずつ
積層形成してもよいし、或いは各要素の作製とは別個に
一度に形成してもよい。要するに、基板表面から電子部
品の標印までの高さよりもダミーパターンの高さが高く
なるのなら、ダミーパターンの作製、形状、位置は特定
されない。
【0009】
【実施例】以下、本発明の電子部品の製造方法を実施例
に基づいて説明する。但し、以下の実施例では、電子部
品としてチップ抵抗器を取り上げる。まず、図1に示す
ように、所定の間隔で縦スリット10と横スリット11
を形成したアルミナ等からなる基板1上に、電極作製用
のマスク2を重合させる。このマスク2は透明であり、
所定の電極パターンと本願発明の特徴であるダミーパタ
ーンを有する。
【0010】マスク2を基板1上に重合させた状態にお
ける左下隅の部分拡大図を示す図2において、基板1に
は、先述したように縦スリット10と横スリット11が
形成され、最外の縦スリット10aと横スリット11a
は基板1の端縁まで延びている。スリット10a,11
aによって形成される外周の4つの部分は不要部分であ
り、スリット10a,11a及びスリット10,11で
仕切られた部分が各電子部品に対応するユニットにな
る。又、上下の3列のユニットには、抵抗器は作製しな
い。
【0011】マスク2は、図2のような電極パターンを
有する。最外の縦スリット10aに沿う電極パターン2
0は横凸状で、縦スリット10に沿うそれ以外の電極パ
ターン21はH字状を呈する。本発明の特徴であるダミ
ーパターンA,B,C,Dは、基板1の外周不要部分に
対応してマスク2の4隅付近に形成してある(図1参
照)。
【0012】マスク2を基板1上に整合させた後は、印
刷等によって基板1上にパターン通りの電極を形成す
る。これにより、マスク2のダミーパターンA,B,
C,Dに対応する基板1の部分には、電極材からなる第
1の層が形成される。出来上がった電極にて、パターン
20,21の各部分20bと21aが1つのユニットの
一対の電極となる。
【0013】次に、抵抗体作製用のマスク3を基板1上
に重合させた状態を図3に、その左下隅の部分拡大図を
図4に示す。抵抗体パターン30は図4に示すように矩
形状を呈し、両電極間に対向する位置に存在する。この
マスク3も、前記電極作製用のマスク2のダミーパター
ンA,B,C,Dと全く同じ部位に、同じ大きさのダミ
ーパターンE,F,G,Hを有する(図3参照)。そし
て、マスク3を基板1上に整合させた後、印刷等により
基板1上に抵抗体を形成する。これにより、先述の電極
材からなる第1の層上に抵抗体材からなる第2の層が積
層形成される。
【0014】次いで、同様にダミーパターンを有するマ
スクを用いてアンダーコートを形成すると共に、前記第
2の層上にコート材(ガラス等)からなる第3の層を積
層形成する。その後、抵抗体の抵抗値を所定値に調整す
るために、例えばレーザトリミングを行う。続いて、ミ
ドルコートとオーバーコートを、同様のダミーパターン
を持つマスクを用いて順に作製すると共に、前記第3の
層上に第4及び第5の層を積層形成した後、最上層であ
るオーバーコート上に所定の標印を施し、ミドルコー
ト、オーバーコート及び標印を乾燥させる。勿論、標印
をも上記マスクによりダミーパターン上に重ね合わせて
もよい。
【0015】ここまで作製した基板の要部断面図を図5
に示す。基板の最外の縦スリット10aと内側の縦スリ
ット10上に一対の電極40,41が形成され、この電
極40,41と同時に形成した第1の層50が基板1の
外周不要部分に存在する。電極40,41間には抵抗体
42が接触形成され、この抵抗体42と同時に形成した
第2の層51が第1の層50上に積層される。同様に、
抵抗体42上のアンダーコート43、ミドルコート44
及びオーバーコート45の作製と共に、第2の層51上
に第3、第4及び第5の層52,53,54が積層され
る。これら第1〜第5の層50〜54によって所定高さ
のダミーパターン55が構成される。
【0016】即ち、ダミーパターン55は最上層のオー
バーコート45上の標印46よりも上方に突出し、標印
46とダミーパターン55との間には高低差hが生じ、
寸法hだけダミーパターン55が標印46(即ち、抵抗
器47の高さ)よりも高くなる。従って、基板1を重ね
合わせた場合、図6のように上側の基板1は下側の基板
1のダミーパターン55で支持されることになるため、
上側基板の裏面が下側基板の抵抗器47の標印46に接
触して、標印46が擦れるようなことは殆どない。この
ため、重合状態で振動等が起きても、標印46の掠れは
ほぼ皆無になる。特に、ダミーパターン55が上側基板
の裏面に当たるため、振動が起きたり、外観検査等の作
業時に基板1を斜めに重ねたりしても、基板1の両端に
位置する抵抗器47aの標印46aはダミーパターン5
5によって防護され、その掠れは発生し難くなる(図7
参照)。
【0017】複数枚の基板1を図9のような収納マガジ
ン80に重ね合わせて収納し、次の工程に搬送する。そ
の後、基板1の縦スリット10,10a及び横スリット
11,11aからブレイクし、抵抗器を個々に分割す
る。なお、上記実施例は、ダミーパターンを基板の4隅
付近に設けた例であるが、標印と基板裏面とが接触しな
いように上側の基板を支えることができるならば、ダミ
ーパターンを基板の外周不要部分のどの部位にどのよう
な形状で設けても構わない。例えば、外周不要部分に沿
って環状のダミーパターンを設けてもよいし、基板の相
対する一対の外周不要部分全体にわたって延びる細長い
ダミーパターンを設けてもよい。又、ダミーパターン
は、抵抗器の各要素を作製するのと同時に且つ各要素毎
に順に積層形成したが、各要素の作製とは別個に一度に
形成しても差し支えない。
【0018】
【発明の効果】本発明の電子部品の製造方法は、以上説
明したように基板の外周不要部分に基板表面から電子部
品の標印までの高さよりも高い基板支持用のダミーパタ
ーンを形成した上で、その基板を重ね合わせるようにし
たため、下記の効果を有する。 (1)基板を重合させた場合、上側基板は下側基板のダ
ミーパターンによって支持されるため、電子部品の標印
と基板裏面との擦れ合いが防止され、標印の掠れ不良が
大幅に減少する。 (2)多数枚の基板を重合させても標印の掠れが発生し
難いため、標印の掠れを防ぐために収納マガジン等を改
造する必要はなく、現在使用中の収納マガジン等を有効
に利用できる。 (3)1ロット内の基板枚数を増加することができ、生
産性が向上する。
【図面の簡単な説明】
【図1】基板上に電極作製用のマスクを整合させた状態
の図である。
【図2】図1に示す整合状態の左下隅の部分拡大図であ
る。
【図3】基板上に抵抗体作製用のマスクを整合させた状
態の図である。
【図4】図3に示す整合状態の左下隅の部分拡大図であ
る。
【図5】基板上に作製したチップ抵抗器及びダミーパタ
ーンを示す要部断面図である。
【図6】本発明の製造方法による基板を重ね合わせた状
態を示す図である。
【図7】本発明の製造方法による基板を重ね合わせて搬
送等を行った後のチップ抵抗器表面の標印の状態を示す
図である。
【図8】従来の製造方法において、基板を重ね合わせる
様子を示す図である。
【図9】従来の製造方法において、基板を重合させて収
納する収納マガジンの外観図である。
【図10】従来の製造方法において、基板を重合状態で
収納した収納マガジンの外観図である。
【図11】従来の製造方法による基板を重ね合わせた状
態を示す図である。
【図12】従来の製造方法による基板を重ね合わせて搬
送等を行った後のチップ抵抗器表面の標印の状態を示す
図である。
【符号の説明】 1 基板 10,10a 縦スリット 11,11a 横スリット A,B,C,D 電極作製用マスクのダミーパターン E,F,G,H 抵抗体作製用マスクのダミーパター
ン 40〜45 チップ抵抗器の各要素 46 標印 47 チップ抵抗器 50〜54 第1〜第5の層 55 ダミーパターン

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】基板上に電子部品の各要素を順に作製し、
    最上の要素に標印を施した後に、基板を重合させて搬送
    する工程を備える電子部品の製造方法において、 前記基板の電子部品作製領域よりも外側の部分に、基板
    表面から電子部品の標印までの高さよりも高い基板支持
    用のダミーパターンを形成し、このダミーパターンを有
    する基板を、ダミーパターンで上側の基板が支持される
    よう重合させて運搬する工程を備えることを特徴とする
    電子部品の製造方法。
JP5003677A 1993-01-13 1993-01-13 電子部品の製造方法 Expired - Fee Related JP2777033B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5003677A JP2777033B2 (ja) 1993-01-13 1993-01-13 電子部品の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5003677A JP2777033B2 (ja) 1993-01-13 1993-01-13 電子部品の製造方法

Publications (2)

Publication Number Publication Date
JPH06215913A JPH06215913A (ja) 1994-08-05
JP2777033B2 true JP2777033B2 (ja) 1998-07-16

Family

ID=11564053

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5003677A Expired - Fee Related JP2777033B2 (ja) 1993-01-13 1993-01-13 電子部品の製造方法

Country Status (1)

Country Link
JP (1) JP2777033B2 (ja)

Also Published As

Publication number Publication date
JPH06215913A (ja) 1994-08-05

Similar Documents

Publication Publication Date Title
JP2777033B2 (ja) 電子部品の製造方法
US20090322468A1 (en) Chip Resistor and Manufacturing Method Thereof
JP3436126B2 (ja) シートの認識マーク
JP2001085271A (ja) 積層セラミック電子部品の製造方法
JPH0878272A (ja) 積層型電子部品の製造方法
JPH0738230A (ja) 厚膜集積回路の製造方法
JPH08236302A (ja) チップ型抵抗器の構造
JP2003282303A (ja) チップ抵抗器
JPH0837104A (ja) チップ型抵抗器の製造方法
JP2002151331A (ja) 積層チップ部品及びその製造方法
JPH01253297A (ja) 厚膜回路装置の製造方法
JPS6373606A (ja) 厚膜インダクタの製造方法
JP2002208502A (ja) チップ抵抗器及びその製造方法
JP2777032B2 (ja) 電子部品の製造方法
JP2000252160A (ja) 積層部品の製造方法
JPH01152701A (ja) チップ型電子部品
JPH08106153A (ja) 識別マーク付ガラス基板
JP2969968B2 (ja) 印刷用メタルマスクの製造方法
JP2794253B2 (ja) 露光マスク用の素材
JP3108865U (ja) 露光用フォトマスク
JP2001257127A (ja) 積層セラミック電子部品の製造方法および製造装置
JP3735389B2 (ja) 弾性表面波素子の製造方法
JPH02114693A (ja) 回路基板および回路基板の製造方法
JP2570815Y2 (ja) 多連型チツプ抵抗器
JPH0226760A (ja) サーマルヘッドの発熱抵抗体形成方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees