JPH0738230A - 厚膜集積回路の製造方法 - Google Patents
厚膜集積回路の製造方法Info
- Publication number
- JPH0738230A JPH0738230A JP15593193A JP15593193A JPH0738230A JP H0738230 A JPH0738230 A JP H0738230A JP 15593193 A JP15593193 A JP 15593193A JP 15593193 A JP15593193 A JP 15593193A JP H0738230 A JPH0738230 A JP H0738230A
- Authority
- JP
- Japan
- Prior art keywords
- thick film
- snap
- boards
- manufacturing
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
(57)【要約】
【目的】厚膜集積回路の製造工程で、厚膜作成後にスナ
ップ基板を積み上げた際に、基板の各個片領域にパター
ン形成した厚膜回路を擦り合い，傷付きから安全に保護
できるようにした厚膜集積回路の製造方法を提供する。 【構成】製造工程にスナップ基板１を投入し、該スナッ
プ基板の各個片領域２に同一パターンの厚膜ぺーストを
印刷，焼成して導体，誘電体，抵抗体，保護コートなど
を順に作成する厚膜集積回路の製造方法において、前記
の各厚膜作成時に、同時にスナップ基板の外周余白部４
の周域複数箇所（少なくとも三箇所以上）に分散してダ
ミーパターンを形成し、このダミーパターンを順に積層
してピラミッド状のダミーパターン積層体５を形成す
る。そして、このダミーパターンの積層体５をスペーサ
として、スナップ基板を積み上げた際に厚膜回路を非接
触式に保持し、厚膜同士が擦り合って傷付くのを防止す
る。
ップ基板を積み上げた際に、基板の各個片領域にパター
ン形成した厚膜回路を擦り合い，傷付きから安全に保護
できるようにした厚膜集積回路の製造方法を提供する。 【構成】製造工程にスナップ基板１を投入し、該スナッ
プ基板の各個片領域２に同一パターンの厚膜ぺーストを
印刷，焼成して導体，誘電体，抵抗体，保護コートなど
を順に作成する厚膜集積回路の製造方法において、前記
の各厚膜作成時に、同時にスナップ基板の外周余白部４
の周域複数箇所（少なくとも三箇所以上）に分散してダ
ミーパターンを形成し、このダミーパターンを順に積層
してピラミッド状のダミーパターン積層体５を形成す
る。そして、このダミーパターンの積層体５をスペーサ
として、スナップ基板を積み上げた際に厚膜回路を非接
触式に保持し、厚膜同士が擦り合って傷付くのを防止す
る。
Description
【０００１】
【産業上の利用分野】本発明は、ハイブリッドＩＣなど
を対象とした厚膜集積回路の製造方法に関する。
を対象とした厚膜集積回路の製造方法に関する。
【０００２】
【従来の技術】周知のように、厚膜集積回路は厚膜作成
工程（トリミング工程を含む），外付部品の実装工程，
パッケージング工程を経て製造される。このうち厚膜作
成工程では、まずセラミックなどの基板上に厚膜ぺース
トを用いてスクリーン印刷，焼成により導体パターン，
厚膜抵抗体，厚膜誘電体（コンデンサ），保護コートな
どを形成して厚膜回路を順に作成する。
工程（トリミング工程を含む），外付部品の実装工程，
パッケージング工程を経て製造される。このうち厚膜作
成工程では、まずセラミックなどの基板上に厚膜ぺース
トを用いてスクリーン印刷，焼成により導体パターン，
厚膜抵抗体，厚膜誘電体（コンデンサ），保護コートな
どを形成して厚膜回路を順に作成する。
【０００３】一方、生産性を高めることを狙いに、前記
基板としてスナップ基板と呼ばれる多数個取り用の基板
を製造工程に投入し、該スナップ基板の各個片領域に同
一パターンの厚膜回路を印刷，焼成した後、スナップ基
板を各回路基板の個片に分断する製造方法がある。ここ
で、スナップ基板は、作業サイズの大形基板に対して各
回路基板の個片領域の境界線に沿ってあらかじめＶ字の
分割溝をスクライビングしておき、厚膜回路を作成した
後に基板を各個片に分割するようにしたものであり、作
業サイズの基板に対してはその外周部分に余白部が形成
されている。
基板としてスナップ基板と呼ばれる多数個取り用の基板
を製造工程に投入し、該スナップ基板の各個片領域に同
一パターンの厚膜回路を印刷，焼成した後、スナップ基
板を各回路基板の個片に分断する製造方法がある。ここ
で、スナップ基板は、作業サイズの大形基板に対して各
回路基板の個片領域の境界線に沿ってあらかじめＶ字の
分割溝をスクライビングしておき、厚膜回路を作成した
後に基板を各個片に分割するようにしたものであり、作
業サイズの基板に対してはその外周部分に余白部が形成
されている。
【０００４】
【発明が解決しようとする課題】ところで、前記のよう
にスナップ基板を厚膜作成工程に投入して厚膜回路を作
成した後、複数枚のスナップ基板を一括して次の工程に
搬送するためにスナップ基板を積み上げると、上下に重
なったスナップ基板同士が擦り合って基板上に形成した
厚膜回路のパターン面に傷が付くことがあり、このパタ
ーン面の傷付きが基で回路抵抗値の変化，外付部品のは
んだ付け性悪化などを引き起こす。
にスナップ基板を厚膜作成工程に投入して厚膜回路を作
成した後、複数枚のスナップ基板を一括して次の工程に
搬送するためにスナップ基板を積み上げると、上下に重
なったスナップ基板同士が擦り合って基板上に形成した
厚膜回路のパターン面に傷が付くことがあり、このパタ
ーン面の傷付きが基で回路抵抗値の変化，外付部品のは
んだ付け性悪化などを引き起こす。
【０００５】そのために、従来ではスナップ基板を積み
上げる場合には、各枚ごとに紙などのスペーサを挟み込
んで厚膜回路同士が直接擦り合うのを防止して厚膜回路
の傷付き防止を図っているが、この方法では工程が増え
るほか、スペーサの挟み込み作業に手間が掛かるなどの
問題があり、その改善策が望まれている。本発明は上記
の点にかんがみなされたものであり、その目的は前記課
題を解決し、製造工程に投入して厚膜回路を作成したス
ナップ基板を積み上げた際に、基板の各個片領域にパタ
ーン形成した厚膜回路を擦り合い，傷付きから安全に保
護できるようにした厚膜集積回路の製造方法を提供する
ことにある。
上げる場合には、各枚ごとに紙などのスペーサを挟み込
んで厚膜回路同士が直接擦り合うのを防止して厚膜回路
の傷付き防止を図っているが、この方法では工程が増え
るほか、スペーサの挟み込み作業に手間が掛かるなどの
問題があり、その改善策が望まれている。本発明は上記
の点にかんがみなされたものであり、その目的は前記課
題を解決し、製造工程に投入して厚膜回路を作成したス
ナップ基板を積み上げた際に、基板の各個片領域にパタ
ーン形成した厚膜回路を擦り合い，傷付きから安全に保
護できるようにした厚膜集積回路の製造方法を提供する
ことにある。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に、本発明の製造方法においては、導体，誘電体，抵抗
体，保護コートなどを順に作成する厚膜作成工程ごと
に、スナップ基板の外周余白部上の複数箇所に分散して
ダミーパターンを順に積み重ねてダミーパターンの積層
体を形成するものとする。
に、本発明の製造方法においては、導体，誘電体，抵抗
体，保護コートなどを順に作成する厚膜作成工程ごと
に、スナップ基板の外周余白部上の複数箇所に分散して
ダミーパターンを順に積み重ねてダミーパターンの積層
体を形成するものとする。
【０００７】また、前記の製造方法の実施に際しては、
ダミーパターンを少なくともスナップ基板の外周余白部
の周囲三箇所以上に分散して形成するものとし、またダ
ミーパターンの積層体はピラミッド状に形成するのがよ
い。
ダミーパターンを少なくともスナップ基板の外周余白部
の周囲三箇所以上に分散して形成するものとし、またダ
ミーパターンの積層体はピラミッド状に形成するのがよ
い。
【０００８】
【作用】上記のようにスナップ基板上に導体，誘電体，
抵抗体，保護コートなどを厚膜作成する各工程時に、同
時にスナップ基板の外周余白部の複数箇所にダミーパタ
ーンを形成して順に積層していくことにより、該ダミー
パターンの積層体が各個片領域にパターン形成した導
体，誘電体，抵抗体，保護コートなどの厚膜よりも高く
凸状に盛り上がることになる。したがって、厚膜作成後
にスナップ基板を次工程に搬送するために一時的に上下
に積み上げた場合でも、前記のダミーパターンの積層体
自身がスペーサの役目を果たして厚膜回路の間を非接触
状態に保持する。したがって、厚膜回路同士の擦り合
い、および擦り合いに起因する厚膜の傷付きを安全に保
護できる。
抵抗体，保護コートなどを厚膜作成する各工程時に、同
時にスナップ基板の外周余白部の複数箇所にダミーパタ
ーンを形成して順に積層していくことにより、該ダミー
パターンの積層体が各個片領域にパターン形成した導
体，誘電体，抵抗体，保護コートなどの厚膜よりも高く
凸状に盛り上がることになる。したがって、厚膜作成後
にスナップ基板を次工程に搬送するために一時的に上下
に積み上げた場合でも、前記のダミーパターンの積層体
自身がスペーサの役目を果たして厚膜回路の間を非接触
状態に保持する。したがって、厚膜回路同士の擦り合
い、および擦り合いに起因する厚膜の傷付きを安全に保
護できる。
【０００９】この場合に、スナップ基板の外周余白部に
対してダミーパターンを少なくとも周囲三箇所以上に分
散して形成しておくことにより、スナップ基板同士を積
み上げた際に安定よく積み上げることができる。また、
ダミーパターンをピラミッド状に積層することで、各厚
膜作成工程順にダミーパターンを積層形成する際に、厚
膜ぺーストの印刷ダレ，滲みを良好に防止できる。
対してダミーパターンを少なくとも周囲三箇所以上に分
散して形成しておくことにより、スナップ基板同士を積
み上げた際に安定よく積み上げることができる。また、
ダミーパターンをピラミッド状に積層することで、各厚
膜作成工程順にダミーパターンを積層形成する際に、厚
膜ぺーストの印刷ダレ，滲みを良好に防止できる。
【００１０】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。まず、図１（ａ),（ｂ）において、１はスナップ
基板、２は分割溝（Ｖ溝）３によって碁盤目状に区分さ
れた回路基板の各個片領域、４はスナップ基板１の外周
余白部であり、該余白部４の周域には三箇所に分散して
次記の方法によりダミーパターンの積層体５が形成され
る。
する。まず、図１（ａ),（ｂ）において、１はスナップ
基板、２は分割溝（Ｖ溝）３によって碁盤目状に区分さ
れた回路基板の各個片領域、４はスナップ基板１の外周
余白部であり、該余白部４の周域には三箇所に分散して
次記の方法によりダミーパターンの積層体５が形成され
る。
【００１１】すなわち、スナップ基板１に対して、各個
片領域２の面上に厚膜ぺーストを印刷，焼成して導体，
誘電体，抵抗体，保護コートなどのパターン（図示せ
ず）を形成する各厚膜作成工程で、同時に前記の外周余
白部４におけるコーナー部分を含めた周囲三箇所に同じ
厚膜ぺーストを印刷，焼成してダミーパターンの積層体
５を形成する。また、この場合にダミーパターンの積層
体５は、上層にいくほど面積が縮小して全体でピラミッ
ド状を呈するように各層ごとに厚膜ぺーストの印刷パタ
ーンを順に変えて形成されている。このようにダミーパ
ターンをピラミッド状に積層することで、厚膜ぺースト
のダレ，滲みを防ぐことができる。
片領域２の面上に厚膜ぺーストを印刷，焼成して導体，
誘電体，抵抗体，保護コートなどのパターン（図示せ
ず）を形成する各厚膜作成工程で、同時に前記の外周余
白部４におけるコーナー部分を含めた周囲三箇所に同じ
厚膜ぺーストを印刷，焼成してダミーパターンの積層体
５を形成する。また、この場合にダミーパターンの積層
体５は、上層にいくほど面積が縮小して全体でピラミッ
ド状を呈するように各層ごとに厚膜ぺーストの印刷パタ
ーンを順に変えて形成されている。このようにダミーパ
ターンをピラミッド状に積層することで、厚膜ぺースト
のダレ，滲みを防ぐことができる。
【００１２】このようにして形成されたダミーパターン
の積層体５はスナップ基板１の表面に盛り上がり、その
積層高さｈは各個片領域２に個別にパターン形成された
厚膜回路の膜厚よりも厚くなる。したがって、図２のよ
うに厚膜回路の形成後にスナップ基板１を積み上げて運
ぶ場合でも、前記したダミーパターンの積層体５が基板
相互間を分離するスペーサの役目を果たし、各個片領域
の表面に形成した厚膜回路を非接触状態に保持する。し
たがってスナップ基板１を積み上げる際に厚膜回路同士
が互いに接触して擦り合ったり、パターン面を傷付けた
りすることがなく、厚膜回路を安全に保護できる。
の積層体５はスナップ基板１の表面に盛り上がり、その
積層高さｈは各個片領域２に個別にパターン形成された
厚膜回路の膜厚よりも厚くなる。したがって、図２のよ
うに厚膜回路の形成後にスナップ基板１を積み上げて運
ぶ場合でも、前記したダミーパターンの積層体５が基板
相互間を分離するスペーサの役目を果たし、各個片領域
の表面に形成した厚膜回路を非接触状態に保持する。し
たがってスナップ基板１を積み上げる際に厚膜回路同士
が互いに接触して擦り合ったり、パターン面を傷付けた
りすることがなく、厚膜回路を安全に保護できる。
【００１３】図３はスナップ基板１の表，裏両面に厚膜
回路を形成する場合に、その厚膜作成工程で同時に外周
余白部の表，裏両面にダミーパターンの積層体５を形成
した応用実施例を示すものである。このようにスナップ
基板１の表裏両面にダミーパターンの積層体５を形成す
ることで、積み重ねたスナップ基板１の相互間により大
きなスペース間隔を確保できる。
回路を形成する場合に、その厚膜作成工程で同時に外周
余白部の表，裏両面にダミーパターンの積層体５を形成
した応用実施例を示すものである。このようにスナップ
基板１の表裏両面にダミーパターンの積層体５を形成す
ることで、積み重ねたスナップ基板１の相互間により大
きなスペース間隔を確保できる。
【００１４】なお、図示実施例はハイブリッドＩＣ用の
厚膜印刷基板について述べたが、プリント配線板のスナ
ップ基板に付いても、銅箔のメッキ処理，ソルダーレジ
スト印刷，表示マーク印刷などの各工程の際に同時に基
板周域の余白部に形成したダミーパターンを順に積層さ
せることにより同様な効果が得られる。
厚膜印刷基板について述べたが、プリント配線板のスナ
ップ基板に付いても、銅箔のメッキ処理，ソルダーレジ
スト印刷，表示マーク印刷などの各工程の際に同時に基
板周域の余白部に形成したダミーパターンを順に積層さ
せることにより同様な効果が得られる。
【００１５】
【発明の効果】以上述べたように本発明によれば、厚膜
集積回路の製造工程に投入するスナップ基板に付いて、
導体，誘電体，抵抗体，保護コートなどの厚膜の作成時
に同時に基板の外周余白部にダミーパターンの積層体を
形成しておくにより、搬送，取扱いのためにスナップ基
板を積み上げた場合でも、ダミーパターンの積層体がス
ペーサとして機能し、基板上にパターン形成した厚膜回
路を擦り合い，傷付きから安全に保護することができ
る。しかも、このダミーパターンは厚膜形成時に同時に
パターン形成されるので、このために製造工程が増える
こともなく、かつダミー基板の積み上げの際には従来の
ように１枚ごとに別部品のスペーサを介在させる厄介な
手間が省けて生産性の向上化に大きく寄与する。
集積回路の製造工程に投入するスナップ基板に付いて、
導体，誘電体，抵抗体，保護コートなどの厚膜の作成時
に同時に基板の外周余白部にダミーパターンの積層体を
形成しておくにより、搬送，取扱いのためにスナップ基
板を積み上げた場合でも、ダミーパターンの積層体がス
ペーサとして機能し、基板上にパターン形成した厚膜回
路を擦り合い，傷付きから安全に保護することができ
る。しかも、このダミーパターンは厚膜形成時に同時に
パターン形成されるので、このために製造工程が増える
こともなく、かつダミー基板の積み上げの際には従来の
ように１枚ごとに別部品のスペーサを介在させる厄介な
手間が省けて生産性の向上化に大きく寄与する。
【図１】本発明の実施例による厚膜印刷基板の構成図で
あり、（ａ）は平面図、（ｂ）は側面図
あり、（ａ）は平面図、（ｂ）は側面図
【図２】図１のスナップ基板を積み上げた状態図
【図３】厚膜印刷基板の表裏両面にダミーパターンの積
層体を形成した本発明の応用実施例の側面図
層体を形成した本発明の応用実施例の側面図
１ スナップ基板 ２ 個片領域 ３ 分割溝 ４ 外周余白部 ５ ダミーパターンの積層体
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０５Ｋ 3/12 Ａ 7511−4Ｅ 3/28 Ｂ 7128−4Ｅ
Claims (3)
- 【請求項１】製造工程にスナップ基板を投入し、該スナ
ップ基板の各個片領域に同一パターンの厚膜ぺーストを
印刷，焼成して導体，誘電体，抵抗体，保護コートなど
を順に作成する厚膜集積回路の製造方法において、前記
の各厚膜作成工程ごとに、スナップ基板の外周余白部上
の複数箇所に分散してダミーパターンを順に積み重ねて
ダミーパターンの積層体を形成したことを特徴とする厚
膜集積回路の製造方法。 - 【請求項２】請求項１記載の製造方法において、スナッ
プ基板の外周余白部に対し、ダミーパターンを少なくと
も周囲三箇所以上に分散して形成したことを特徴とする
厚膜集積回路の製造方法。 - 【請求項３】請求項１記載の製造方法において、ダミー
パターンの積層体をピラミッド状に形成したことを特徴
とする厚膜集積回路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15593193A JPH0738230A (ja) | 1993-06-28 | 1993-06-28 | 厚膜集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15593193A JPH0738230A (ja) | 1993-06-28 | 1993-06-28 | 厚膜集積回路の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0738230A true JPH0738230A (ja) | 1995-02-07 |
Family
ID=15616646
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15593193A Pending JPH0738230A (ja) | 1993-06-28 | 1993-06-28 | 厚膜集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0738230A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008135680A (ja) * | 2006-10-26 | 2008-06-12 | Hitachi Chem Co Ltd | プリント配線板およびその製造方法 |
| JP2010258389A (ja) * | 2009-04-28 | 2010-11-11 | Kyocer Slc Technologies Corp | 多数個取り配線基板 |
| US8024857B2 (en) | 2008-11-07 | 2011-09-27 | Hynix Semiconductor Inc. | Substrate for semiconductor package having a reinforcing member that prevents distortions and method for fabricating the same |
-
1993
- 1993-06-28 JP JP15593193A patent/JPH0738230A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008135680A (ja) * | 2006-10-26 | 2008-06-12 | Hitachi Chem Co Ltd | プリント配線板およびその製造方法 |
| US8024857B2 (en) | 2008-11-07 | 2011-09-27 | Hynix Semiconductor Inc. | Substrate for semiconductor package having a reinforcing member that prevents distortions and method for fabricating the same |
| JP2010258389A (ja) * | 2009-04-28 | 2010-11-11 | Kyocer Slc Technologies Corp | 多数個取り配線基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6210518B1 (en) | Method and fixture for manufacturing flexible printed circuit board | |
| JPH0738230A (ja) | 厚膜集積回路の製造方法 | |
| JPH021915Y2 (ja) | ||
| CN206781227U (zh) | 一种电路板印刷治具、过炉载具及电路板印刷装置 | |
| JP2777033B2 (ja) | 電子部品の製造方法 | |
| JPH06334061A (ja) | 半導体搭載用基板 | |
| KR0135412Y1 (ko) | 인쇄회로기판의 보호장치 | |
| JPH0345398A (ja) | Ｉｃカード用回路基板 | |
| JPH054294Y2 (ja) | ||
| JP3569923B2 (ja) | 積層混成集積回路部品の製造方法 | |
| JPH04346492A (ja) | 混成集積回路基板の製造方法 | |
| JPH0427155Y2 (ja) | ||
| JPH04286190A (ja) | セラミックプリント配線板の製造方法 | |
| KR102105400B1 (ko) | 기판 스트립 | |
| JP5022796B2 (ja) | 多層プリント基板母材 | |
| JPH08264918A (ja) | 多段式面実装ハイブリッドｉｃ及びその製造方法 | |
| JPH02114693A (ja) | 回路基板および回路基板の製造方法 | |
| CN114025514A (zh) | 一种双面Book叠构PCB板的优化方法及PCB板 | |
| JPH03244183A (ja) | 厚膜集積回路装置 | |
| JPS63194A (ja) | セラミツク基板の製造方法 | |
| JPS63205997A (ja) | 多層印刷配線板の製造方法 | |
| JPS6341003A (ja) | チツプ形電子部品の製造方法 | |
| JPS58171896A (ja) | 湿式多層セラミツク基板およびその製造方法 | |
| JPS62272590A (ja) | セラミツク基板の製造方法 | |
| JP2001284741A (ja) | 厚膜回路基板の擦れ防止マーク |