JP2776980B2 - 半導体パワースイッチの電流検出装置 - Google Patents
半導体パワースイッチの電流検出装置Info
- Publication number
- JP2776980B2 JP2776980B2 JP2323142A JP32314290A JP2776980B2 JP 2776980 B2 JP2776980 B2 JP 2776980B2 JP 2323142 A JP2323142 A JP 2323142A JP 32314290 A JP32314290 A JP 32314290A JP 2776980 B2 JP2776980 B2 JP 2776980B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- power switch
- semiconductor power
- circuit
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Of Eletrric Generators (AREA)
- Control Of Charge By Means Of Generators (AREA)
- Control Of Voltage And Current In General (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Control Of Direct Current Motors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体パワースイッチの電流制御回路に係
り、例えば車両用発電機制御装置，インバータ制御装置
等に好適な半導体パワースイッチの電流制御回路に関す
る。
り、例えば車両用発電機制御装置，インバータ制御装置
等に好適な半導体パワースイッチの電流制御回路に関す
る。
従来より誘導負荷の電流を制御する装置としては例え
ば特開昭58-500046号公報に記載のように、検出した負
荷電流を基準電圧と比較して半導体パワースイッチが導
通状態において出力電流を制限する方式が知られてい
る。
ば特開昭58-500046号公報に記載のように、検出した負
荷電流を基準電圧と比較して半導体パワースイッチが導
通状態において出力電流を制限する方式が知られてい
る。
上記従来技術は負荷電流を、半導体パワースイッチ素
子を介して検出するものであり、基準電圧と比較して一
定レベルに達したときにのみ断続的に電流値を制限する
ものである。また、周囲温度や外乱にあっても負荷電流
の変動が少なくなるように安定に電流を制御するには、
連続的に電流を制御することが望ましい。
子を介して検出するものであり、基準電圧と比較して一
定レベルに達したときにのみ断続的に電流値を制限する
ものである。また、周囲温度や外乱にあっても負荷電流
の変動が少なくなるように安定に電流を制御するには、
連続的に電流を制御することが望ましい。
上記従来技術においても負荷と直列に検出抵抗を設け
たり、ホール素子などの電流検出素子を用いれば連続的
に電流を制御することが可能である。しかし、その際ホ
ール素子及びその駆動回路が必要になり、電流制御のシ
ステム構成上部品点数が増加し、制御回路を一体化して
実装することが困難であった。
たり、ホール素子などの電流検出素子を用いれば連続的
に電流を制御することが可能である。しかし、その際ホ
ール素子及びその駆動回路が必要になり、電流制御のシ
ステム構成上部品点数が増加し、制御回路を一体化して
実装することが困難であった。
本発明の目的は、誘導負荷の負荷電流を半導体パワー
スイッチの導通，非導通状態によらず連続的に制御出来
るような電流検出装置を特別な外付け部品の追加なしに
提供するものである。
スイッチの導通，非導通状態によらず連続的に制御出来
るような電流検出装置を特別な外付け部品の追加なしに
提供するものである。
本発明の他の目的は、集積化に適した半導体パワース
イッチの電流検出装置を提供するものである。
イッチの電流検出装置を提供するものである。
本発明は、誘導負荷の導通電流を制御する半導体パワ
ースイッチと、該パワースイッチの駆動回路と、該パワ
ースイッチの導通電流を電圧として検出する電流検出回
路と、該電流検出回路の電流検出電圧値を記憶し、かつ
電圧保持のためのコンデンサと、入力電圧を切り替える
ためのアナログスイッチと、コンデンサの充電電圧を出
力するための入力アンプとからなるサンプルホールド回
路と、該サンプルホールド回路の電圧を前記半導体パワ
ースイッチの非導通時に前記誘導負荷の時定数に合わせ
て補正する放電回路とを備えてなる半導体パワースイッ
チの電流検出装置において、前記放電回路に、前記サン
プルホールド回路のコンデンサの充電電圧を放電するた
めの放電手段と、該放電手段に直列接続され、前記充電
電圧の放電時間を制限するための電子スイッチと、該電
子スイッチを駆動するための内部発信器とを設け、かつ
前記放電手段と電子スイッチを前記サンプルホールド回
路のコンデンサに並列接続する半導体パワースイッチの
電流検出装置によって達成される。
ースイッチと、該パワースイッチの駆動回路と、該パワ
ースイッチの導通電流を電圧として検出する電流検出回
路と、該電流検出回路の電流検出電圧値を記憶し、かつ
電圧保持のためのコンデンサと、入力電圧を切り替える
ためのアナログスイッチと、コンデンサの充電電圧を出
力するための入力アンプとからなるサンプルホールド回
路と、該サンプルホールド回路の電圧を前記半導体パワ
ースイッチの非導通時に前記誘導負荷の時定数に合わせ
て補正する放電回路とを備えてなる半導体パワースイッ
チの電流検出装置において、前記放電回路に、前記サン
プルホールド回路のコンデンサの充電電圧を放電するた
めの放電手段と、該放電手段に直列接続され、前記充電
電圧の放電時間を制限するための電子スイッチと、該電
子スイッチを駆動するための内部発信器とを設け、かつ
前記放電手段と電子スイッチを前記サンプルホールド回
路のコンデンサに並列接続する半導体パワースイッチの
電流検出装置によって達成される。
本発明の好ましくは、前記放電手段を抵抗体もしくは
定電流源とした半導体パワースイッチの電流検出装置に
よって達成される。
定電流源とした半導体パワースイッチの電流検出装置に
よって達成される。
本発明の好ましくは、前記電子スイッチを駆動する内
部発信器に周波数及びデューティ比可変手段を設けた半
導体パワースイッチの電流検出装置によって達成され
る。
部発信器に周波数及びデューティ比可変手段を設けた半
導体パワースイッチの電流検出装置によって達成され
る。
本発明の好ましくは、前記サンプルホールド回路のコ
ンデンサの低電位側を回路の設置電圧より高電位として
仮想設置電位とした半導体パワースイッチの電流検出装
置によって達成される。
ンデンサの低電位側を回路の設置電圧より高電位として
仮想設置電位とした半導体パワースイッチの電流検出装
置によって達成される。
本発明の好ましくは、前記放電回路の放電手段にトラ
ンジスタによる能動負荷を用い、微小電流で放電させた
半導体パワースイッチの電流検出装置によって達成され
る。
ンジスタによる能動負荷を用い、微小電流で放電させた
半導体パワースイッチの電流検出装置によって達成され
る。
本発明の好ましくは、車両用充電発電機の励磁電流制
御回路に用いた半導体パワースイッチの電流検出装置に
よって達成される。
御回路に用いた半導体パワースイッチの電流検出装置に
よって達成される。
半導体パワースイッチの導通，非導通状態によらず負
荷電流の検出値を連続値として得ることが出来れば、電
流フィードバック値が断続しないため制御ループが安定
し、平均値電流の誤差による誤動作を無くすことが出来
る。
荷電流の検出値を連続値として得ることが出来れば、電
流フィードバック値が断続しないため制御ループが安定
し、平均値電流の誤差による誤動作を無くすことが出来
る。
以下、本発明の実施例を第１図により説明する。半導
体パワースイッチ１は、誘導負荷３と電流検出抵抗6eを
介して直流電源４間に接続され、前記誘導負荷３は半導
体パワースイッチ１の高電位側に、電流検出抵抗6eは低
電位側に接続されている。また、誘導負荷３と並列にフ
ライホイールダイオード２が接続されている。
体パワースイッチ１は、誘導負荷３と電流検出抵抗6eを
介して直流電源４間に接続され、前記誘導負荷３は半導
体パワースイッチ１の高電位側に、電流検出抵抗6eは低
電位側に接続されている。また、誘導負荷３と並列にフ
ライホイールダイオード２が接続されている。
ただし、誘導負荷の接続は高電位側であっても低電位
側であっても特に限定されない。
側であっても特に限定されない。
半導体パワースイッチ１は本実施例においてＮチャネ
ルパワーMOSFETで説明するが、ＰチャンネルパワーMOSF
ETやバイポーラ素子,MOSFETとバイポーラの複合素子で
あるIGBTであってもかまわない。誘導負荷３は電気的に
はＬ成分とＲ成分からなり、L/Rの時定数を持つ。
ルパワーMOSFETで説明するが、ＰチャンネルパワーMOSF
ETやバイポーラ素子,MOSFETとバイポーラの複合素子で
あるIGBTであってもかまわない。誘導負荷３は電気的に
はＬ成分とＲ成分からなり、L/Rの時定数を持つ。
電流検出回路８は電流検出抵抗6eに0.1オーム以下の
低抵抗を用い、アンプ７とネットワーク抵抗6a,6b,6c,6
dによって半導体パワースイッチ１に流れる素子電流ｉ
cHをアンプ７の出力電圧値Ｖkkとして検出する。アンプ
７の出力は、サンプルホールド回路13を介し、半導体パ
ワースイッチ１の駆動回路５へとフィードバックされ
る。サンプルホールド回路13は、駆動回路５のPWM出力
ｅoによって駆動されるアナログスイッチ９と、アンプ
７の出力電圧値Ｖkkを保持するコンデンサ10と、サンプ
ルホールド電圧Ｖffを出力として駆動回路５にフィード
バックするFET入力のバッファアンプ11とから構成され
ている。
低抵抗を用い、アンプ７とネットワーク抵抗6a,6b,6c,6
dによって半導体パワースイッチ１に流れる素子電流ｉ
cHをアンプ７の出力電圧値Ｖkkとして検出する。アンプ
７の出力は、サンプルホールド回路13を介し、半導体パ
ワースイッチ１の駆動回路５へとフィードバックされ
る。サンプルホールド回路13は、駆動回路５のPWM出力
ｅoによって駆動されるアナログスイッチ９と、アンプ
７の出力電圧値Ｖkkを保持するコンデンサ10と、サンプ
ルホールド電圧Ｖffを出力として駆動回路５にフィード
バックするFET入力のバッファアンプ11とから構成され
ている。
放電回路17は、前記サンプルホールド回路13のコンデ
ンサ10の充電電圧を放電するための抵抗12からなる放電
手段と、該放電手段に直列接続され、前記充電電圧の放
電時間を制限するための電子スイッチ15と、該電子スイ
ッチを駆動するための内部発信器14とから構成され、か
つ前記放電手段と電子スイッチ15を前記サンプルホール
ド回路13のコンデンサ10に並列接続している。
ンサ10の充電電圧を放電するための抵抗12からなる放電
手段と、該放電手段に直列接続され、前記充電電圧の放
電時間を制限するための電子スイッチ15と、該電子スイ
ッチを駆動するための内部発信器14とから構成され、か
つ前記放電手段と電子スイッチ15を前記サンプルホール
ド回路13のコンデンサ10に並列接続している。
該放電回路17は、誘導負荷３のL/Rの時定数と等価な
時定数を有する。すなわち、コンデンサ10の容量が数十
pFの小容量時においても、放電回路17が無ければリーク
放電のみの動作となり、見かけ上サンプルホールド電圧
Ｖikの時定数が無限大（放電抵抗が無限大と等価になる
状態）となる。その結果、誘導負荷３の負荷Ｉfの時定
数と、サンプルホールド回路13により素子電流Ｉchを検
出したサンプルホールド電圧Ｖikの時定数に不整合が生
じ電流制御が不安定になる。このような、時定数の不整
合により電流制御が不安定になることを防ぐために、放
電回路17によりサンプルホールド電圧Ｖikの放電時定数
と、負荷電流Ｉfの時定数の整合を行う。
時定数を有する。すなわち、コンデンサ10の容量が数十
pFの小容量時においても、放電回路17が無ければリーク
放電のみの動作となり、見かけ上サンプルホールド電圧
Ｖikの時定数が無限大（放電抵抗が無限大と等価になる
状態）となる。その結果、誘導負荷３の負荷Ｉfの時定
数と、サンプルホールド回路13により素子電流Ｉchを検
出したサンプルホールド電圧Ｖikの時定数に不整合が生
じ電流制御が不安定になる。このような、時定数の不整
合により電流制御が不安定になることを防ぐために、放
電回路17によりサンプルホールド電圧Ｖikの放電時定数
と、負荷電流Ｉfの時定数の整合を行う。
しかし、コンデンサ10の容量が数十pFの小容量時にお
いて、制御対象となる誘導負荷３のL/Rの時定数に対応
付けるには、放電回路17の等価的な抵抗値を数メガオー
ム以上と大きくする必要があり、集積化等を考えると非
現実的な値となる。そこで、本実施例では特に放電回路
17を発振器14とスイッチ15を用いて、間欠パルスにより
間欠的に抵抗12で放電する回路構成にしている。間欠的
に放電することで、抵抗値を集積化が可能な数十から数
百キロオームの通常の値を用いることが出来るようにな
る。発振器14とスイッチ15は半導体として集積化に適し
ており、特に発振器14は原発振における基本クロックを
分周して論理合成により狭い間欠パルス発生する等、容
易に実現可能である。放電回路17において放電に抵抗12
を用いる場合、抵抗が受動素子のため電源電圧の影響を
受けにくく放電時定数の制御性がよくなる。
いて、制御対象となる誘導負荷３のL/Rの時定数に対応
付けるには、放電回路17の等価的な抵抗値を数メガオー
ム以上と大きくする必要があり、集積化等を考えると非
現実的な値となる。そこで、本実施例では特に放電回路
17を発振器14とスイッチ15を用いて、間欠パルスにより
間欠的に抵抗12で放電する回路構成にしている。間欠的
に放電することで、抵抗値を集積化が可能な数十から数
百キロオームの通常の値を用いることが出来るようにな
る。発振器14とスイッチ15は半導体として集積化に適し
ており、特に発振器14は原発振における基本クロックを
分周して論理合成により狭い間欠パルス発生する等、容
易に実現可能である。放電回路17において放電に抵抗12
を用いる場合、抵抗が受動素子のため電源電圧の影響を
受けにくく放電時定数の制御性がよくなる。
次に本発明の詳細な動作を第２図により説明する。PW
M出力ｅoは、一定周波数又は可変周波数でオンオフのパ
ルス波形101として出力される。半導体パワースイッチ
１に流れる素子電流ｉcHは、パルス波形101と同様にオ
フ時はゼロとなるが誘導負荷３のためオン時は一定時定
数で増加する電流波形102となる。電流検出回路８によ
って変換された電圧値Ｖkkの出力波形103も電流波形102
と同様になる。本実施例のようにフライホイールダイオ
ード２が接続された場合の誘導負荷３に流れる負荷電流
ｉfは、半導体パワースイッチ１がオン時は素子電流ｉ
cHと同様に一定時定数で増加する電流ｉf（on）とな
り、オフ時においてはフライホール電流として一定時定
数で減少する電流ｉf（off）となる。その結果、負荷電
流ｉfは増減を繰り返す三角波形104となる。
M出力ｅoは、一定周波数又は可変周波数でオンオフのパ
ルス波形101として出力される。半導体パワースイッチ
１に流れる素子電流ｉcHは、パルス波形101と同様にオ
フ時はゼロとなるが誘導負荷３のためオン時は一定時定
数で増加する電流波形102となる。電流検出回路８によ
って変換された電圧値Ｖkkの出力波形103も電流波形102
と同様になる。本実施例のようにフライホイールダイオ
ード２が接続された場合の誘導負荷３に流れる負荷電流
ｉfは、半導体パワースイッチ１がオン時は素子電流ｉ
cHと同様に一定時定数で増加する電流ｉf（on）とな
り、オフ時においてはフライホール電流として一定時定
数で減少する電流ｉf（off）となる。その結果、負荷電
流ｉfは増減を繰り返す三角波形104となる。
負荷電流ｉfを連続的に一定値に制御するなどの電流
制御を行う場合、半導体パワースイッチ１のオフ時にお
けるフライホイール電流ｉf（off）を検出する必要があ
る。本実施例においてPWM出力ｅoがオン時はアナログス
イッチ９をオンし、電流検出電圧値Ｖkk（on）をそのま
まサンプルホールド電圧Ｖff（on）として出力し、オフ
時はアナログスイッチ９をオフし電流検出電圧値Ｖ
kk（on）の最終値をサンプルし、コンデンサ10にホール
ドした後サンプルホールド電圧Ｖff（off）として出力
する。コンデンサ10を小さくし、ホールド時のリーク電
流を少なくするためには、バッファアンプ11にFET入力
のアンプを用いることが望ましくCMOS構成であっても構
わない。
制御を行う場合、半導体パワースイッチ１のオフ時にお
けるフライホイール電流ｉf（off）を検出する必要があ
る。本実施例においてPWM出力ｅoがオン時はアナログス
イッチ９をオンし、電流検出電圧値Ｖkk（on）をそのま
まサンプルホールド電圧Ｖff（on）として出力し、オフ
時はアナログスイッチ９をオフし電流検出電圧値Ｖ
kk（on）の最終値をサンプルし、コンデンサ10にホール
ドした後サンプルホールド電圧Ｖff（off）として出力
する。コンデンサ10を小さくし、ホールド時のリーク電
流を少なくするためには、バッファアンプ11にFET入力
のアンプを用いることが望ましくCMOS構成であっても構
わない。
サンプルホールド電圧Ｖffの出力波形105は、一般に
ホールド時の電圧を長時間保持するため検出誤差201,20
2,203が生じ、特にPWM出力ｅoのオフ時間Ｔ（off）が長
い領域Ａに検出誤差203が増加する傾向にある。
ホールド時の電圧を長時間保持するため検出誤差201,20
2,203が生じ、特にPWM出力ｅoのオフ時間Ｔ（off）が長
い領域Ａに検出誤差203が増加する傾向にある。
本発明では特にサンプルホールド電圧Ｖff（off）を
放電回路17により減少させ、負荷電流ｉf（off）と等価
的な出力波形106を実現している。
放電回路17により減少させ、負荷電流ｉf（off）と等価
的な出力波形106を実現している。
次に、第１図を用いて、本発明を集積回路化した場合
の実施例を説明する。半導体パワースイッチ１は、電流
検出回路8,サンプルホールド回路13,放電回路17,駆動回
路５と共にパワーIC18として同一基盤上に集積化され
る。集積回路においては、特に数百ｐファラド以上の大
容量のコンデンサや数百ｋオーム以上の高抵抗を得るこ
とが難しい。例えば誘導負荷３の時定数を50msとし、コ
ンデンサ10の値を50pf（ピコファラッド）とすると通常
であれば放電抵抗12は1000Mオーム必要であり、集積化
はできない。放電抵抗12の高電位側にアナログスイッチ
９を設け、発振器14により周波数ｆK1でコンデンサ10の
充電電荷の放電を断続的に行えば、数百ｋオームの抵抗
値で、擬似的に1000Mオームの高抵抗の時定数が実現で
きる。
の実施例を説明する。半導体パワースイッチ１は、電流
検出回路8,サンプルホールド回路13,放電回路17,駆動回
路５と共にパワーIC18として同一基盤上に集積化され
る。集積回路においては、特に数百ｐファラド以上の大
容量のコンデンサや数百ｋオーム以上の高抵抗を得るこ
とが難しい。例えば誘導負荷３の時定数を50msとし、コ
ンデンサ10の値を50pf（ピコファラッド）とすると通常
であれば放電抵抗12は1000Mオーム必要であり、集積化
はできない。放電抵抗12の高電位側にアナログスイッチ
９を設け、発振器14により周波数ｆK1でコンデンサ10の
充電電荷の放電を断続的に行えば、数百ｋオームの抵抗
値で、擬似的に1000Mオームの高抵抗の時定数が実現で
きる。
詳細を第３図により説明する。発振器14により発生し
た周波数ｆkは、放電時間Ｔ1と保持時間Ｔ2の比がデュ
ーティ比として表されるデューティ比一定の周波数であ
る。PWM出力ｅoがオフ時においてもサンプルホールド電
圧Ｖffは、ｉfに等しいことが望ましい。この際、放電
抵抗12によりＴ1の期間サンプルホールド電圧ＶffはＶr
だけ減少する。Ｖr減少後、Ｔ2の期間電圧を再度保持す
ることによってｉfに等しい擬似的な長い放電時定数を
得ることができる。この放電時定数は、デューティ比と
放電抵抗値によってのみ支配的となり、周波数ｆk1のず
れには影響されない。放電時間Ｔ1を短く、保持時間Ｔ2
を長くすれば長い時定数が得やすい。放電時間Ｔ1には
クロック周波数を、保持時間Ｔ2にはクロック周波数を
フリップ・フロップにより分周した周波数を用いれば、
デューティ比の安定した周波数が容易に実現できる。分
周ビットを変更しデューティ比を変えることにより、放
電抵抗値を変えるなどの調整手段によらず誘導負荷３の
時定数に合わせることが可能となる。
た周波数ｆkは、放電時間Ｔ1と保持時間Ｔ2の比がデュ
ーティ比として表されるデューティ比一定の周波数であ
る。PWM出力ｅoがオフ時においてもサンプルホールド電
圧Ｖffは、ｉfに等しいことが望ましい。この際、放電
抵抗12によりＴ1の期間サンプルホールド電圧ＶffはＶr
だけ減少する。Ｖr減少後、Ｔ2の期間電圧を再度保持す
ることによってｉfに等しい擬似的な長い放電時定数を
得ることができる。この放電時定数は、デューティ比と
放電抵抗値によってのみ支配的となり、周波数ｆk1のず
れには影響されない。放電時間Ｔ1を短く、保持時間Ｔ2
を長くすれば長い時定数が得やすい。放電時間Ｔ1には
クロック周波数を、保持時間Ｔ2にはクロック周波数を
フリップ・フロップにより分周した周波数を用いれば、
デューティ比の安定した周波数が容易に実現できる。分
周ビットを変更しデューティ比を変えることにより、放
電抵抗値を変えるなどの調整手段によらず誘導負荷３の
時定数に合わせることが可能となる。
第１図により説明した実施例において、放電手段であ
る放電抵抗12は定電流源によっても実現できる。第４図
に放電抵抗12を定電流源を用いて実現した場合の実施例
を示す。集積回路において数百ｋオームの抵抗値は、定
電流源による能動負荷を用いた方が得やすい。本実施例
においては、MOSトランジスタの面積比を変えたカレン
トミラーを用いた例で説明するが、バイポーラトランジ
スタを用いても構わない。抵抗20と直列にダイオード接
続されたnMOSトランジスタ21に基準電流Ｉrefが流れて
いる。これは通常数十から数百マイクロアンペアの電流
である。
る放電抵抗12は定電流源によっても実現できる。第４図
に放電抵抗12を定電流源を用いて実現した場合の実施例
を示す。集積回路において数百ｋオームの抵抗値は、定
電流源による能動負荷を用いた方が得やすい。本実施例
においては、MOSトランジスタの面積比を変えたカレン
トミラーを用いた例で説明するが、バイポーラトランジ
スタを用いても構わない。抵抗20と直列にダイオード接
続されたnMOSトランジスタ21に基準電流Ｉrefが流れて
いる。これは通常数十から数百マイクロアンペアの電流
である。
トランジスタの面積比を変えることにより、nMOSトラ
ンジスタ22にnMOSトランジスタ21の1/Nの微小電流Irを
流すことができ、等価的により大きな抵抗値となる。本
実施例によれば、定電流源をアナログスイッチ15ととも
にMOSトランジスタで構成すれば、特に集積化時の回路
面積が小さくできるといった利点がある。
ンジスタ22にnMOSトランジスタ21の1/Nの微小電流Irを
流すことができ、等価的により大きな抵抗値となる。本
実施例によれば、定電流源をアナログスイッチ15ととも
にMOSトランジスタで構成すれば、特に集積化時の回路
面積が小さくできるといった利点がある。
次に、本発明の第二の実施例を第５図により説明す
る。本実施例において電流検出回路８は、半導体パワー
スイッチ１にミラー電流の検出端子を備えた一例を示
す。ミラー電流ｉmは、半導体パワースイッチ１の素子
電流ｉcHのセル比に応じた電流値となる。電流検出抵抗
6eはミラー電流ｉmに対して接続されるため、素子電流
ｉcHに直列に用いた場合のパワー損失が生じない。ミラ
ー電流ｉmは、電流検出抵抗6eによって電流検出電圧値
Ｖkkに変換されこれまでの実施例と同様に用いられる。
る。本実施例において電流検出回路８は、半導体パワー
スイッチ１にミラー電流の検出端子を備えた一例を示
す。ミラー電流ｉmは、半導体パワースイッチ１の素子
電流ｉcHのセル比に応じた電流値となる。電流検出抵抗
6eはミラー電流ｉmに対して接続されるため、素子電流
ｉcHに直列に用いた場合のパワー損失が生じない。ミラ
ー電流ｉmは、電流検出抵抗6eによって電流検出電圧値
Ｖkkに変換されこれまでの実施例と同様に用いられる。
また、本実施例においては電流検出抵抗6eやコンデン
サ10,定電流源16の低電位側を定電圧源60で作られる基
準電圧Ｖrefを仮想接地電位としている。定電圧源60は
例えば定電圧源として良く知られている抵抗61,62,63と
トランジスタ64,65,66からなるバンドギャップ・リファ
レンス回路等があれば良い。
サ10,定電流源16の低電位側を定電圧源60で作られる基
準電圧Ｖrefを仮想接地電位としている。定電圧源60は
例えば定電圧源として良く知られている抵抗61,62,63と
トランジスタ64,65,66からなるバンドギャップ・リファ
レンス回路等があれば良い。
詳細を第６図により説明する。小さな負荷電流領域に
おいても半導体パワースイッチ１の電流制御を精度良く
行う場合、サンプルホールド回路13のバッファアンプ11
の低入力電圧域での不感帯が問題になる。これはバッフ
ァアンプ11の電源電圧に制限されるものであり、接地電
圧Ｅを基準にして入出力を行うために生じるものであ
る。入力電圧Ｖkkに、基準電圧Ｖrefだけオフセット電
圧を持たせてやればバッファアンプ11の低入力電圧域で
の不感帯の影響を無くすことができる。ミラー電流ｉm
の増減による基準電圧Ｖrefの電圧変動を無くすために
は、電流源67によりバイアス電流Ｉbを流せばよい。本
実施例によれば特に検出精度の優れた電流制御回路が実
現できる。
おいても半導体パワースイッチ１の電流制御を精度良く
行う場合、サンプルホールド回路13のバッファアンプ11
の低入力電圧域での不感帯が問題になる。これはバッフ
ァアンプ11の電源電圧に制限されるものであり、接地電
圧Ｅを基準にして入出力を行うために生じるものであ
る。入力電圧Ｖkkに、基準電圧Ｖrefだけオフセット電
圧を持たせてやればバッファアンプ11の低入力電圧域で
の不感帯の影響を無くすことができる。ミラー電流ｉm
の増減による基準電圧Ｖrefの電圧変動を無くすために
は、電流源67によりバイアス電流Ｉbを流せばよい。本
実施例によれば特に検出精度の優れた電流制御回路が実
現できる。
次に、本発明の第三の実施例を第７図により説明す
る。これは、本発明を同一基板上にパワーIC18として集
積化したレイアウトの一例を示す。半導体パワースイッ
チ１に対して熱的な影響が少なくなるよう、少なくとも
100ミクロン以上の一定距離Ｌだけ離して平行にサンプ
ルホールド回路のコンデンサ10を配置し、半導体パワー
スイッチ１と反対側に放電回路17を配置する。本実施例
によれば、半導体パワースイッチ１の熱的な影響による
放電電流の誤差を小さくすることができるといった利点
がある。
る。これは、本発明を同一基板上にパワーIC18として集
積化したレイアウトの一例を示す。半導体パワースイッ
チ１に対して熱的な影響が少なくなるよう、少なくとも
100ミクロン以上の一定距離Ｌだけ離して平行にサンプ
ルホールド回路のコンデンサ10を配置し、半導体パワー
スイッチ１と反対側に放電回路17を配置する。本実施例
によれば、半導体パワースイッチ１の熱的な影響による
放電電流の誤差を小さくすることができるといった利点
がある。
次にサンプルホールドコンデンサの放電時定数τを誘
導負荷を流れる電流の減衰時定数τoに一致させる為の
技術を説明する。
導負荷を流れる電流の減衰時定数τoに一致させる為の
技術を説明する。
サンプルホールドコンデンサの放電時定数τは で表わされる。
ここでC :サンプルホールドコンデンサの静電容量 α：発振器の出力信号のオンデューティ Ｉe：引き抜き電流（定電流） 今、誘導負荷を流れる電流の減衰時定数τoが50msで
あるとする。
あるとする。
とすることができる。
もし誘導負荷の時定数が違って、100mSの場合は、IC
内部ではＩe又はαを変えて調整すれば良い。
内部ではＩe又はαを変えて調整すれば良い。
Ｉeの場合（Ｉe＝1.02μA;以前の半分にする。） IC回路内部では特に修正の簡単なデューティαを変え
るのが望ましい。クロックより分周してαを作っている
場合は、分周のbitをずらせば良い。通常アルミパター
ン（配線）で、bitの選択が出来るようにする。外に端
子を出して、外部より選択しても良い。
るのが望ましい。クロックより分周してαを作っている
場合は、分周のbitをずらせば良い。通常アルミパター
ン（配線）で、bitの選択が出来るようにする。外に端
子を出して、外部より選択しても良い。
なお、本発明は車両用発電機であるオルタネータの負
荷電流を制御するための電圧制御装置（ICレギュレー
タ）への応用が効果的である。本来の電圧制御の制御ル
ープ内に、本発明の電流検出装置を用いた電流制御のル
ープを設けることにより負荷電流の電流制限や、出力変
動の少ない電圧制御が実現できる。また本実施例によれ
ば、サンプルホールド回路，放電回路を用いて半導体パ
ワースイッチのオフ時の負荷電流が検出できるため、サ
ンプルホールド電圧Ｖffの検出誤差が少なく電圧制御の
ループが安定に動作するといった利点も得られる。
荷電流を制御するための電圧制御装置（ICレギュレー
タ）への応用が効果的である。本来の電圧制御の制御ル
ープ内に、本発明の電流検出装置を用いた電流制御のル
ープを設けることにより負荷電流の電流制限や、出力変
動の少ない電圧制御が実現できる。また本実施例によれ
ば、サンプルホールド回路，放電回路を用いて半導体パ
ワースイッチのオフ時の負荷電流が検出できるため、サ
ンプルホールド電圧Ｖffの検出誤差が少なく電圧制御の
ループが安定に動作するといった利点も得られる。
本発明によれば、制御回路の外に外付部品を使用しな
くとも負荷電流が検出できるため実装が容易になる。
くとも負荷電流が検出できるため実装が容易になる。
また、集積化することによって部品点数が減るため制
御回路の信頼性が上がり、またコストが安くできる。
御回路の信頼性が上がり、またコストが安くできる。
また、集積化するにおいても回路面積が小さくできる
ためICチップのコストが安くできる。また、半導体パワ
ースイッチの検出抵抗による損失を低減できる。
ためICチップのコストが安くできる。また、半導体パワ
ースイッチの検出抵抗による損失を低減できる。
また、検出電流が連続的に小さい誤差で得ることがで
きるため制御精度が向上し、制御が安定する。
きるため制御精度が向上し、制御が安定する。
第１図は、本発明の第一の実施例における半導体パワー
スイッチの電流検出装置の回路図、第２図は、第１図の
動作波形図、第３図は、本発明をIC化した場合の動作波
形図、第４図はIC化した場合の回路詳細図、第５図は、
本発明の第二の実施例における半導体パワースイッチの
電流検出装置の回路図、第６図は、第５図の動作波形図
で従来との比較図、第７図は、本発明のICチップ上のレ
イアウト図である。 １……半導体パワースイッチ、２……フライホイールダ
イオード、３……誘導負荷、４……バッテリ、５……駆
動回路、6e……電流検出抵抗、８……電流検出回路、９
……アナログスイッチ、10……コンデンサ、11……バッ
ファアンプ、12……放電手段（放電抵抗）、13……サン
プル・ホールド回路、14……発振器、17……放電回路、
18……パワーIC。
スイッチの電流検出装置の回路図、第２図は、第１図の
動作波形図、第３図は、本発明をIC化した場合の動作波
形図、第４図はIC化した場合の回路詳細図、第５図は、
本発明の第二の実施例における半導体パワースイッチの
電流検出装置の回路図、第６図は、第５図の動作波形図
で従来との比較図、第７図は、本発明のICチップ上のレ
イアウト図である。 １……半導体パワースイッチ、２……フライホイールダ
イオード、３……誘導負荷、４……バッテリ、５……駆
動回路、6e……電流検出抵抗、８……電流検出回路、９
……アナログスイッチ、10……コンデンサ、11……バッ
ファアンプ、12……放電手段（放電抵抗）、13……サン
プル・ホールド回路、14……発振器、17……放電回路、
18……パワーIC。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 森 雄一 茨城県勝田市大字高場2520番地 株式会 社日立製作所佐和工場内 (56)参考文献 特開 昭62−201091（ＪＰ，Ａ) 特開 昭57−98015（ＪＰ，Ａ) 特開 昭60−136814（ＪＰ，Ａ) 特開 昭60−178521（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H02P 9/00 - 9/48 G05F 1/10
Claims (6)
- 【請求項１】誘導負荷の導通電流を制御する半導体パワ
ースイッチと、該パワースイッチの駆動回路と、該パワ
ースイッチの導通電流を電圧として検出する電流検出回
路と、該電流検出回路の電流検出電圧値を記憶し、かつ
電圧保持のためのコンデンサと、入力電圧を切り替える
ためのアナログスイッチと、コンデンサの充電電圧を出
力するための入力アンプとからなるサンプルホールド回
路と、該サンプルホールド回路の電圧を前記半導体パワ
ースイッチの非導通時に前記誘導負荷の時定数に合わせ
て補正する放電回路とを備えてなる半導体パワースイッ
チの電流検出装置において、 前記放電回路に、前記サンプルホールド回路のコンデン
サの充電電圧を放電するための放電手段と、該放電手段
に直列接続され、前記充電電圧の放電時間を制限するた
めの電子スイッチと、該電子スイッチを駆動するための
内部発信器とを設け、かつ前記放電手段と電子スイッチ
を前記サンプルホールド回路のコンデンサに並列接続す
ることを特徴とした半導体パワースイッチの電流検出装
置。 - 【請求項２】請求項１記載において、前記放電手段は抵
抗体もしくは定電流源であることを特徴とした半導体パ
ワースイッチの電流検出装置。 - 【請求項３】請求項１記載において、前記電子スイッチ
を駆動する内部発信器に周波数及びデューティ比可変手
段を設けることを特徴とした半導体パワースイッチの電
流検出装置。 - 【請求項４】請求項１記載において、前記サンプルホー
ルド回路のコンデンサの低電位側を回路の設置電圧より
高電位として仮想設置電位とすることを特徴とした半導
体パワースイッチの電流検出装置。 - 【請求項５】請求項１記載において、前記放電回路の放
電手段にトランジスタによる能動負荷を用い、微小電流
で放電することを特徴とした半導体パワースイッチの電
流検出装置。 - 【請求項６】請求項１記載において、半導体パワートラ
ンジスタの電流検出装置は車両用充電発電機の励磁電流
制御回路に用いられることを特徴とした半導体パワース
イッチの電流検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2323142A JP2776980B2 (ja) | 1990-11-28 | 1990-11-28 | 半導体パワースイッチの電流検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2323142A JP2776980B2 (ja) | 1990-11-28 | 1990-11-28 | 半導体パワースイッチの電流検出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04197100A JPH04197100A (ja) | 1992-07-16 |
| JP2776980B2 true JP2776980B2 (ja) | 1998-07-16 |
Family
ID=18151557
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2323142A Expired - Lifetime JP2776980B2 (ja) | 1990-11-28 | 1990-11-28 | 半導体パワースイッチの電流検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2776980B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7183749B2 (en) | 2002-12-24 | 2007-02-27 | Denso Corporation | Vehicle generator control system |
| WO2014083675A1 (ja) * | 2012-11-30 | 2014-06-05 | 三菱電機株式会社 | 交流発電機の界磁電流測定方法、及び交流発電機の制御装置 |
| US8803497B2 (en) * | 2010-01-07 | 2014-08-12 | Mitsubishi Electric Corporation | Current detector of inductive load |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4905994B2 (ja) * | 2008-11-07 | 2012-03-28 | 住友重機械工業株式会社 | モータ駆動装置 |
| JP5729372B2 (ja) * | 2012-12-28 | 2015-06-03 | 株式会社デンソー | 発電制御装置、および発電制御システム |
| CN109716612B (zh) | 2017-08-25 | 2022-05-31 | Oppo广东移动通信有限公司 | 终端设备、电池系统和电池异常检测装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62201091A (ja) * | 1986-02-25 | 1987-09-04 | Toshiba Corp | 直流モ−タの電流検出装置 |
-
1990
- 1990-11-28 JP JP2323142A patent/JP2776980B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7183749B2 (en) | 2002-12-24 | 2007-02-27 | Denso Corporation | Vehicle generator control system |
| US8803497B2 (en) * | 2010-01-07 | 2014-08-12 | Mitsubishi Electric Corporation | Current detector of inductive load |
| WO2014083675A1 (ja) * | 2012-11-30 | 2014-06-05 | 三菱電機株式会社 | 交流発電機の界磁電流測定方法、及び交流発電機の制御装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04197100A (ja) | 1992-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5404053A (en) | Circuit for controlling the maximum current in a MOS power transistor used for driving a load connected to earth | |
| US6177785B1 (en) | Programmable voltage regulator circuit with low power consumption feature | |
| EP0766164B1 (en) | Voltage regulator with load pole stabilization | |
| KR920004915B1 (ko) | 온도 보상된 상보 금속 절연물 반도체 발진기 | |
| JP2592234B2 (ja) | 半導体装置 | |
| US4814686A (en) | FET reference voltage generator which is impervious to input voltage fluctuations | |
| US20010005160A1 (en) | Reference voltage generation circuit using source followers | |
| JPH0670540A (ja) | 電流制限出力を有するシステム及び電源回路 | |
| US10496122B1 (en) | Reference voltage generator with regulator system | |
| US4158804A (en) | MOSFET Reference voltage circuit | |
| KR0141157B1 (ko) | 기준전압발생회로 | |
| US7729399B2 (en) | Semiconductor laser driving circuit less susceptible to noise interference | |
| JP2776980B2 (ja) | 半導体パワースイッチの電流検出装置 | |
| KR19980043784A (ko) | 외부전압에 둔감한 백바이어스전압 레벨 감지기 | |
| US4924113A (en) | Transistor base current compensation circuitry | |
| JP3269676B2 (ja) | 回路装置 | |
| US20050094421A1 (en) | Integrated charge pump voltage converter | |
| US20020067190A1 (en) | Peak hold circuit | |
| JP3963421B2 (ja) | 制御発振システムとその方法 | |
| US5617056A (en) | Base current compensation circuit | |
| US10819317B1 (en) | Feedback stabilized ring oscillator | |
| KR0150196B1 (ko) | BiCMOS 기준 전압 발생기 | |
| JPH0213821B2 (ja) | ||
| US20230421140A1 (en) | Timer circuit | |
| US4901037A (en) | Oscillator with amplitude stabilizing circuit |